CN115966568A - Rc缓冲网络 - Google Patents

Rc缓冲网络 Download PDF

Info

Publication number
CN115966568A
CN115966568A CN202211220361.8A CN202211220361A CN115966568A CN 115966568 A CN115966568 A CN 115966568A CN 202211220361 A CN202211220361 A CN 202211220361A CN 115966568 A CN115966568 A CN 115966568A
Authority
CN
China
Prior art keywords
trench
terminal
capacitors
current
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211220361.8A
Other languages
English (en)
Inventor
伊恩·斯塔布斯
安迪·贝里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexperia BV
Original Assignee
Nexperia BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexperia BV filed Critical Nexperia BV
Publication of CN115966568A publication Critical patent/CN115966568A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/346—Passive non-dissipative snubbers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0733—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种包括RC缓冲网络的开关装置。本发明还涉及一种用于开关装置的RC缓冲网络。根据本发明，提供了一种开关装置，包括：沟槽晶体管和连接在沟槽晶体管的第一端子和第二端子之间的RC缓冲网络。RC缓冲网络包括至少一个电流集中段，其被配置为局部地迫使通过沟槽电容器的缓冲电流的主要部分流过数量减少的沟槽电容器，从而增加与缓冲电流相关联的欧姆损耗。

Description

RC缓冲网络
技术领域
本发明涉及一种包括RC缓冲网络的开关装置。本发明还涉及一种用于开关装置的RC缓冲网络。
背景技术
开关装置(诸如金属氧化物半导体场效应晶体管MOSFET)能够在零到低电流的关断状态和高电流的导通状态之间切换。为了防止由于从关断状态切换到导通状态而出现的不希望的瞬变，已知在MOSFET的漏极触点和源极触点之间添加RC网络。这种RC网络被称为RC缓冲网络(RC snubber network)。
对于沟槽MOSFET，RC缓冲网络实现在集成有沟槽MOSFET的半导体管芯上。通常，RC缓冲网络包括沟槽电容器的网络。这些电容器包括覆盖沟槽内壁的绝缘层。在该绝缘层上，通常以多晶硅主体的形式布置导电迹线，其构成电容器的第一端子。此外，半导体衬底本身大部分是导电的，并且用作电容器的第二端子。此外，沟槽电容器的网络可以被描述为梯形网络，其包括串联的接地电容器和电阻器。
为了抑制开关期间不期望的振铃(ringing)，重要的是适当地设计RC缓冲网络。更具体地，为了实现对不期望的振铃的适当抑制，应当一起优化RC缓冲网络的电阻和电容。在一些实际情况下，RC缓冲网络可用的面积是有限的。在这些情况下，几乎所有可用/剩余面积都用于实现电容。
用于在RC缓冲网络中实现给定电阻的一种可能方法是采用薄膜电阻器。然而，用于实现沟槽MOSFET的至少一些可用的半导体制造工艺不能用来制造薄膜电阻器。因此，在这种工艺中实现的已知RC缓冲网络存在的问题是，如果如上所述实现给定的电容，则RC缓冲网络的电阻相对固定。这种电阻和电容的组合可能不会提供最佳性能。
发明内容
本发明的目的是提供一种具有RC缓冲网络的开关装置，其中不会发生上述问题或者至少在较小程度上发生上述问题。
根据本发明的第一方面，该目的已经通过根据权利要求1所限定的开关装置实现，该开关装置包括沟槽晶体管(例如沟槽MOSFET)，其集成在半导体衬底上，其中，所述沟槽晶体管具有控制端子、第一端子和第二端子，其中，所述沟槽晶体管被配置为基于在所述控制端子处接收到的控制信号来控制所述第一端子与所述第二端子之间的电流。根据本发明的开关装置还包括RC缓冲网络，其集成在所述半导体衬底上并且电连接在所述沟槽晶体管的所述第一端子和所述第二端子之间，其中，所述RC缓冲网络被配置为在所述开关装置的开关期间引导缓冲电流，并且其中，所述RC缓冲网络包括沟槽电容器的网络。
根据本发明的开关装置的特征在于，所述RC缓冲网络包括至少一个电流集中段，其被配置为局部地迫使通过所述沟槽电容器的缓冲电流的主要部分流过数量减少的沟槽电容器，从而增加与所述缓冲电流相关联的欧姆损耗。
已知的RC缓冲网络包括并联布置的沟槽电容器的网络。在这些网络中，缓冲电流分布在沟槽电容器上。根据本发明，局部地迫使这种电流流过数量减少的沟槽电容器。尽管具有较高的电阻，但这种局部集中允许获得相同电容。换句话说，本发明允许针对给定电容优化电阻。
每个沟槽电容器可以具有例如由多晶硅制成的相应导电迹线，从而构成该沟槽电容器的一个端子。然后，通过使用通孔等可以是导电的或者部分导电的半导体衬底可以构成该沟槽电容器的另一端子。此外，电流集中段可包括扇入段，其一侧连接到M个沟槽电容器的导电迹线，并其另一侧连接到T个沟槽电容器的导电迹线。另外或替代地，电流集中段可包括扇出段，其一侧连接到N个沟槽电容器的导电迹线，其另一侧连接到所述T个沟槽电容器的导电迹线。在上述配置中，T＜M，T＜N，且T≥1。此外，扇入段可以包括沟槽电容器的网络中的第一沟槽电容器，该第一沟槽电容器的导电迹线将所述M个沟槽电容器的导电迹线连接到所述T个沟槽电容器的导电迹线。另外或替代地，扇出段可以包括沟槽电容器的网络中的第二沟槽电容器，该第二沟槽电容器的导电迹线将所述N个沟槽电容器的导电迹线连接到所述T个沟槽电容器的导电迹线。所述M个沟槽电容器的沟槽可以通过第一沟槽电容器的沟槽连接到所述T个沟槽电容器的(一个或多个)沟槽，并且所述N个沟槽电容器的沟槽可以通过第二沟槽电容器的沟槽连接到所述T个沟槽电容器的(一个或多个)沟槽，从而形成连续的沟槽。替代地，扇入段和/或扇出段可分别包括与沟槽电容器分离的导电迹线，例如，连接棒等。
所述M个沟槽电容器的沟槽和所述N个沟槽电容器的沟槽可以在相同方向上延伸。更具体地，所述M个沟槽电容器的沟槽、所述N个沟槽电容器的沟槽和所述T个沟槽电容器的沟槽可以在所述相同方向上延伸。
所述T个沟槽电容器的沟槽可以具有弯折形状。弯折形状可以包括多个互连的平行段。这些段在与所述M个沟槽电容器和所述N个沟槽电容器的沟槽相同方向上可以是细长的。这样，通过改变弯折形状的相邻段之间的距离，可以改变电流集中段的电阻而不显著改变其长度。
沟槽电容器的网络可以具有优选地在所述相同方向上从第一端到第二端的细长形状，其中，至少所述沟槽电容器的网络中除了所述电流集中段的沟槽电容器之外的沟槽电容器优选地在所述相同方向上延伸。此外，至少可以等距离地布置所述沟槽电容器的网络中除了所述电流集中段的沟槽电容器之外的沟槽电容器。
半导体衬底可以具有前侧和后侧，其中沟槽晶体管在半导体衬底的前侧集成在半导体衬底上。此外，沟槽晶体管可以具有分别布置在半导体衬底的前侧和后侧的前侧端子和后侧端子，其中，前侧端子和后侧端子中的一个构成沟槽晶体管的第一端子，并且其中，前侧端子和后侧端子中的另一个构成沟槽晶体管的第二端子。沟槽晶体管通常包括构成沟槽晶体管的控制端子的另一前侧端子或另一后侧端子。该另一前侧端子或另一后侧端子优选地与沟槽晶体管的第二端子布置在半导体衬底的同一侧。
前侧端子可以由导电层或板形成，其中，导电层或板通常使用金属层堆叠的一个或多个层形成。
RC缓冲网络还可以包括多个触点，每个触点将相应导电迹线连接到前侧端子，以将RC缓冲网络连接到前侧端子。至少一个电流集中段可以包括第一电流集中段，与到第二端的距离相比，所述第一电流集中段被布置为更靠近第一端。用于接触沟槽电容器的导电迹线的触点优选地布置在第一端和第一电流集中段之间。这样，电流集中段对RC缓冲网络的电阻值的影响被最大化。
至少一个电流集中段可以包括第二电流集中段，与到第一端的距离相比，所述第二电流集中段被布置为更靠近第二端，并且用于接触沟槽电容器的导电迹线的触点可以被布置在第二端和第二电流集中段之间。
沟槽电容器的网络可以包括在垂直于前述相同方向的方向上相邻地布置的多个段，其中每个段包括一个或多个所述电流集中段。
可以使用一个或多个沟槽蚀刻步骤形成沟槽晶体管，其中，RC缓冲网络的沟槽已经使用所述一个或多个沟槽蚀刻步骤中的至少一个形成。例如，通常使用一个或两个沟槽蚀刻步骤形成沟槽MOSFET。在这些步骤之一期间，可以形成RC缓冲网络的沟槽。替代地，可以使用单独的工艺分别形成RC缓冲网络的沟槽和沟槽晶体管的沟槽。类似地，沟槽电容器的导电迹线可以与布置在沟槽MOSFET的栅极氧化物上的导电迹线或主体同时形成。替代地，可以在单独的工艺中形成沟槽电容器的导电迹线。
半导体衬底可以是硅衬底，并且每个沟槽电容器可以包括形成在硅衬底中的沟槽。沟槽的内部可以覆盖绝缘层，并且沟槽电容器还可以包括布置在绝缘层上的导电层。导电层可以电连接到和/或至少部分地构成该沟槽电容器的导电迹线。
绝缘层可以是二氧化硅和/或氮化硅，和/或，导电层可以由多晶硅制成，和/或半导体衬底可以是导电的。
根据第二方面，本发明提供了一种用于如上所述的开关装置的RC缓冲网络。该开关装置包括集成在半导体衬底上的沟槽晶体管(例如沟槽MOSFET)，其中沟槽晶体管具有控制端子、第一端子和第二端子。此外，沟槽晶体管被配置为基于在控制端子处接收到的控制信号来控制第一端子与第二端子之间的电流。
根据第二方面，RC缓冲网络集成在半导体衬底上，并且电连接在沟槽晶体管的第一端子和第二端子之间。此外，RC缓冲网络被配置为在开关装置的开关期间引导缓冲电流，并且包括沟槽电容器的网络。
根据第二方面，RC缓冲网络的特征在于，RC缓冲网络包括电流集中段，其被配置为局部地迫使通过沟槽电容器的缓冲电流的主要部分流过数量减少的沟槽电容器，从而增加与缓冲电流相关联的欧姆损耗。
此外，根据本发明第二方面的RC缓冲网络可以被配置为根据本发明第一方面的RC缓冲网络。
附图说明
下面，参照附图更详细地描述本发明，其中：
图1示出了已知的沟槽MOSFET和已知的沟槽电容器的示例；
图2示出了已知的开关装置的实施例；
图3A至图3C示出了根据本发明的RC缓冲网络的示例；以及
图4示出了根据本发明的开关装置的瞬态响应。
具体实施方式
图1示出了已知的沟槽MOSFET 1(左)和已知的沟槽电容器20
(右)的示例。此外，图2示出了已知的开关装置100的实施例，其中使用了沟槽MOSFET 1和沟槽电容器20。
沟槽MOSFET 1包括第一电荷类型的硅半导体衬底2和布置在半导体衬底2上的第一电荷类型的外延层3。半导体衬底2的后侧覆盖有金属层堆叠，以形成后侧端子4。在外延层3中形成沟槽5。沟槽5在其内部覆盖有栅极氧化物6，并填充有多晶硅主体7。
在外延层3中还形成第一电荷类型的源极区8和第二电荷类型的主体区9。外延层3包括布置在主体区9和衬底2之间的第一电荷类型的漂移区10。
通常，硅衬底2和外延层3是n型掺杂的。主体区9通常对应于通过使用p型掺杂剂的掺杂剂注入而获得的p阱。源极区8通常对应于通过在对应于主体区9的p阱中使用n型掺杂剂的掺杂剂注入而获得的n阱。
图1示出了具有单个单位单元的沟槽MOSFET 1。通常，沟槽MOSFET 1包括彼此相邻布置的多个这种单位单元。例如，单位单元可以在横方向上重复排列。在这种配置中，沟槽MOSFET 1包括平行排列的多个第一沟槽5。
在图1中，通过布置在电介质层12下方的导电层11接触源极区8。通孔形式的触点13将导电层11连接到第一前侧端子14。如图2所示，多晶硅主体7沿着沟槽5在不同的位置连接到第二前侧端子15。后侧端子4用作沟槽MOSFET 1的漏极端子d，并且第一前侧端子14和第二前侧端子15分别用作源极端子s和栅极端子g。
在右侧示出的沟槽电容器20包括与沟槽MOSFET 1相同的部件。形成沟槽电容器20包括：使用多晶硅主体7形成一个端子，以及使用外延层3形成另一个端子，这两个端子通过氧化物6间隔开。沟槽电容器20的多晶硅主体7使用穿过电介质层12的触点16连接到第一前侧端子14。另一个端子经由导电外延层3和导电半导体衬底2连接到后侧端子4。
如图2所示，沟槽MOSFET 1的大部分位于前侧端子14的下方。此外，RC缓冲网络110设置在半导体管芯的外围区域中，或者它可以是实现沟槽MOSFET 1的区域的一部分。RC缓冲网络110包括多个沟槽电容器20。如虚线圆圈所示，RC缓冲网络110可以在第一近似中表示为连接在沟槽MOSFET 1的漏极和源极之间的电阻R和电容C的串联连接。通过优化R和C的值，可以优化沟槽MOSFET 1的瞬态响应。这里注意到，响应于在沟槽MOSFET 1的栅极处从低到高的转变，瞬态响应对应于沟槽MOSFET 1的漏源电压，反之亦然。在没有RC缓冲网络的情况下，除了欠阻尼振荡响应之外，还可能出现高尖峰电压。
图3A至图3C示出了根据本发明的RC缓冲网络的示例。在这些图中，线20表示沟槽电容器20的多晶硅主体7。
在图3A中，示出了根据本发明的RC缓冲网络110A的第一实施例。网络110A包括两个段S1、S2，其中段S1包括左侧的4个沟槽电容器20、右侧的3个沟槽电容器20、以及电流集中段200。段S2包括左侧的8个沟槽电容器20、右侧的9个沟槽电容器20、以及电流集中段200。此外，左侧的沟槽电容器20使用触点16连接到第一前侧端子14。
电流集中段200包括沟槽电容器201形式的扇入段和沟槽电容器202形式的扇出段。沟槽电容器201将扇入段左侧的8个沟槽电容器连接到沟槽电容器203。类似地，沟槽电容器202将沟槽电容器203连接到扇出段右侧的9个沟槽电容器20。
电流集中段200的左侧和右侧的沟槽电容器20沿着第一方向D1平行地延伸。此外，沟槽电容器20在垂直于第一方向D1的第二方向D2上等距离布置。
在沟槽MOSFET 1的开关事件期间，缓冲电流将通过RC缓冲网络110A、110B、110C(更具体地，通过触点16)在后侧端子4和第一前侧端子14之间流动。
由于触点16相对于边缘E1和电流集中段200的定位，更具体地，触点16布置在边缘E1和电流集中段200之间，并且触点16和电流集中段200都布置成靠近边缘E1，因此迫使缓冲电流的主要部分流过电流集中段200。
电流集中段200迫使电流局部流过数量减少的沟槽电容器20。例如，使用长度为n×l的单个沟槽电容器，而不是并联的长度为l的n个沟槽电容器。因此，可以增加与缓冲电流相关联的欧姆损耗，同时可以将有效电容保持为基本相同。
通过改变电流集中段200的形状，可以选择电阻和电容，使得沟槽MOSFET 1在开关事件期间的瞬态响应可以满足预定标准。
在示例性设计流程中，执行RC缓冲网络的装置仿真。该仿真将输出电气数据，基于该电气数据，可以计算具有预定数量节点的RC网络。然后，可以在开关装置的电气仿真中使用该RC网络，以预测瞬态响应。如果该响应是不可接受的，则可以重新设计RC缓冲网络。更具体地，可以重新设计电流集中段200。例如，可以改变沟槽电容器203的长度和/或形状。
应当注意，图3A不是按真实比例绘制的。在实际实施例中，触点16和边缘E1之间的距离以及电流集中段200和边缘E1之间的距离远小于边缘E1和E2之间的总长度。
在边缘E1和/或边缘E2，可以使用在第二方向D2延伸的沟槽电容器20和/或通过导电棒111等来互连沟槽电容器20的导电迹线。
RC缓冲网络的有效电阻主要由多晶硅主体7的长度、厚度和宽度决定。替代地，多晶硅主体7可以连接到具有与图3A所示形状相似的形状的导电迹线。
在图3A中，组件201、202和203均为沟槽电容器。这些电容器的沟槽可以互连以形成连续的沟槽。替代地，组件201、202和/或203可以仅被实现为导电迹线，即，不是沟槽电容器的一部分。
图3B和图3C示出了电流集中段200的替代实施例。在图3B中，电流集中段200位于RC缓冲网络的两侧。关于如上所述的触点16和电流集中段200的定位的类似考虑适用于两侧。虚线表示电流集中段200之间的沟槽电容器比图3B中所示的长得多。
图3C中所示的电流集中段200相对于图3B中的电流集中段200是转动的。图3C所示的实施例允许精确控制电流集中段200的沟槽电容器在方向D1上的长度，并因此精确控制其电阻。在图3B所示的实施例中，该长度只能以粗略的步长增加，该步长是通过一次增加一整个弯折部分定义的。
图4示出了在不同配置的切换事件期间沟槽MOSFET 1的漏源电压随时间的变化关系。MOSFET 1包括布置在RC缓冲网络的两个边缘处的图3C的电流集中段。
这里，N＝1涉及以下配置：其中RC缓冲网络的各个段均包括一对电流集中段。这些电流集中段均包括将5个沟槽电容器连接到单个沟槽电容器的扇入段和将该单个沟槽电容器连接到5个沟槽电容器的扇出段。该单个沟槽电容器不具有弯折形状。
N＝2涉及以下配置：其中RC缓冲网络的各个段均包括一对电流集中段。这些电流集中段均包括将35个沟槽电容器连接到单个沟槽电容器的扇入段和将该单个沟槽电容器连接到35个沟槽电容器的扇出段。该单个沟槽电容器不具有弯折形状。
N＝3涉及以下配置：其中RC缓冲网络具有第一段和第二段。每个段包括一对电流集中段。第一段的电流集中段均包括将15个沟槽电容器连接到单个沟槽电容器的扇入段和将该单个沟槽电容器连接到15个沟槽电容器的扇出段。该单个沟槽电容器不具有弯折形状。第二段的电流集中段均包括将20个沟槽电容器连接到单个沟槽电容器的扇入段和将该单个沟槽电容器连接到20个沟槽电容器的扇出段。该单个沟槽电容器不具有弯折形状。
N＝4涉及以下配置：其中RC缓冲网络的各个段均包括一对电流集中段。这些电流集中段均包括将5个沟槽电容器连接到单个沟槽电容器的扇入段和将该单个沟槽电容器连接到5个沟槽电容器的扇出段。该单个沟槽电容器具有弯折形状。
从图中可以看出，对于N＝3和N＝4的配置，漏源峰值电压和振铃效应是最小的。它还表明，通过优化RC缓冲网络(更具体地优化电流集中段)可以实现显著的改进。在这方面，注意到在一些实施例中，RC缓冲网络的电容被最大化，并且基于该电容值，电阻被优化。
以上，已经使用本发明的详细实施例解释了本发明。然而，本发明并不限于这些实施例。在不偏离由所附权利要求及其等同物限定的本发明的范围的情况下，各种修改是可能的。

Claims (15)

1.一种开关装置(100)，包括：
沟槽晶体管(1)，其集成在半导体衬底(2)上，所述沟槽晶体管(1)具有控制端子(g)、第一端子(d)和第二端子(s)，其中，所述沟槽晶体管(1)被配置为基于在所述控制端子(g)处接收到的控制信号来控制所述第一端子(d)与所述第二端子(s)之间的电流；
RC缓冲网络(110A；110B；110C)，其集成在所述半导体衬底(2)上并且电连接在所述沟槽晶体管(1)的所述第一端子(d)和所述第二端子(s)之间，其中，所述RC缓冲网络(110A；110B；110C)被配置为在所述开关装置(100)的开关期间引导缓冲电流(Is)，并且其中，所述RC缓冲网络(110A；110B；110C)包括沟槽电容器(20)的网络；
其中，所述RC缓冲网络(110A；110B；110C)包括至少一个电流集中段(200)，其被配置为局部地迫使通过所述沟槽电容器(20)的所述缓冲电流(Is)的主要部分流过数量减少的沟槽电容器(20)，从而增加与所述缓冲电流(Is)相关联的欧姆损耗。
2.根据权利要求1所述的开关装置(100)，其中，每个沟槽电容器(20)具有构成该沟槽电容器(20)的一个端子的相应导电迹线(7)和构成该沟槽电容器(20)的另一个端子的所述半导体衬底(2)。
3.根据权利要求2所述的开关装置(100)，其中，所述电流集中段(200)包括：
扇入段，其一侧连接到M个沟槽电容器(20)的导电迹线(7)，并且其另一侧连接到T个沟槽电容器(20)的导电迹线(7)；和/或
扇出段，其一侧连接至N个沟槽电容器(20)的导电迹线(7)，并且其另一侧连接至所述T个沟槽电容器(20)的导电迹线(7)；
其中，T＜M，T＜N，且其中，T≥1。
4.根据权利要求3所述的开关装置(100)，其中，所述扇入段包括所述沟槽电容器(20)的网络中的第一沟槽电容器(20)，其中，所述第一沟槽电容器(20)的导电迹线(7)将所述M个沟槽电容器(20)的导电迹线(7)连接到所述T个沟槽电容器(20)的导电迹线(7)；和/或
其中，所述扇出段包括所述沟槽电容器(20)的网络中的第二沟槽电容器(20)，所述第二沟槽电容器(20)的导电迹线(7)将所述N个沟槽电容器(20)的导电迹线(7)连接到所述T个沟槽电容器(20)的导电迹线(7)。
5.根据权利要求4所述的开关装置(100)，其中，所述M个沟槽电容器(20)的沟槽(5)通过所述第一沟槽电容器(20)的沟槽(5)连接到所述T个沟槽电容器(20)的沟槽(5)，并且其中，所述N个沟槽电容器(20)的沟槽(5)通过所述第二沟槽电容器(20)的沟槽(5)连接到所述T个沟槽电容器(20)的沟槽(5)，从而构成连续的沟槽。
6.根据权利要求3至5中任一项所述的开关装置(100)，其中，所述M个沟槽电容器(20)的沟槽(5)和所述N个沟槽电容器(20)的沟槽(5)在相同方向(D1)上延伸；
其中，所述M个沟槽电容器(20)的沟槽(5)、所述N个沟槽电容器(20)的沟槽(5)以及所述T个沟槽电容器(20)的沟槽(5)在所述相同方向(D1)上延伸，或者
其中，所述T个沟槽电容器(20)的沟槽(5)具有弯折形状。
7.根据权利要求5至6中任一项所述的开关装置(100)，其中，所述沟槽电容器(20)的网络具有在所述相同方向(D1)上从第一端(E1)到第二端(E2)的细长形状，其中，至少所述沟槽电容器(20)的网络中除了所述电流集中段(200)的沟槽电容器(20)之外的沟槽电容器(20)在所述相同方向(D1)上延伸。
8.根据权利要求7所述的开关装置(100)，其中，至少所述沟槽电容器(20)的网络中除了所述电流集中段(200)的沟槽电容器(20)之外的沟槽电容器(20)等距离布置。
9.根据权利要求7至8中任一项所述的开关装置(100)，其中，所述半导体衬底(2)具有前侧和后侧，其中，所述沟槽晶体管(1)在所述半导体衬底(2)的前侧集成在所述半导体衬底(2)上，所述沟槽晶体管(1)具有分别布置在所述半导体衬底(2)的前侧和后侧的前侧端子(14)和后侧端子(4)，其中，所述前侧端子(14)和所述后侧端子(4)中的一个构成所述沟槽晶体管(1)的第一端子(d)和/或电连接到所述沟槽晶体管(1)的第一端子(d)，并且其中，所述前侧端子(14)和所述后侧端子(4)中的另一个构成所述沟槽晶体管(1)的第二端子(s)和/或电连接到所述沟槽晶体管(1)的第二端子(s)，其中，所述前侧端子(14)由导电层或板构成；
其中，所述RC缓冲网络(110A；110B；110C)还包括多个触点(16)，所述多个触点(16)中的每个将相应导电迹线(7)连接至所述前侧端子(14)，以将所述RC缓冲网络(110A；110B；110C)连接至所述前侧端子(14)。
10.根据权利要求9所述的开关装置(100)，其中，所述至少一个电流集中段(200)包括第一电流集中段(200)，与到所述第二端(E2)的距离相比，所述第一电流集中段(200)被布置成更靠近所述第一端(E1)，并且其中，用于接触所述沟槽电容器(20)的所述导电迹线(7)的所述触点(16)被布置在所述第一端(E1)和所述第一电流集中段(200)之间。
11.根据权利要求10所述的开关装置(100)，其中，所述至少一个电流集中段(200)包括第二电流集中段(200)，与到所述第一端(E1)的距离相比，所述第二电流集中段(200)被布置成更靠近所述第二端(E2)，并且其中，用于接触所述沟槽电容器(20)的所述导电迹线(7)的所述触点(16)被布置在所述第二端(E2)与所述第二电流集中段(200)之间。
12.根据权利要求11和权利要求5所述的开关装置(100)，其中，所述沟槽电容器(20)的网络包括在垂直于所述相同方向(D1)的方向(D2)上相邻地布置的多个段(S 1、S2)，其中，每个段(S1、S2)包括所述电流集中段(200)中的一个或多个。
13.根据前述权利要求中任一项所述的开关装置(100)，其中，使用一个或多个沟槽蚀刻步骤来形成所述沟槽晶体管(1)，其中，已经使用所述一个或多个沟槽蚀刻步骤中的至少一个来形成所述RC缓冲网络(110A；110B；110C)的沟槽(5)。
14.根据权利要求1至11中任一项所述的开关装置(100)，其中，所述半导体衬底(2)是硅衬底，并且其中，每个沟槽电容器(20)包括形成在所述硅衬底(2)中的沟槽(5)，并且所述沟槽(5)的内部被绝缘层(6)覆盖，每个沟槽电容器(20)还包括布置在所述绝缘层(6)上的导电层(7)，所述导电层(7)电连接到所述沟槽电容器(20)的所述导电迹线(7)和/或至少部分地形成所述沟槽电容器(20)的所述导电迹线(7)；
其中，所述绝缘层(6)优选地是二氧化硅和/或氮化硅，和/或其中，所述导电层(7)优选地由多晶硅制成，和/或其中，所述半导体衬底(2)优选地是导电的。
15.一种用于根据权利要求1至14中任一项所述的开关装置(100)的RC缓冲网络(110A；110B；110C)，所述开关装置(100)包括：沟槽晶体管(1)，其集成在半导体衬底(2)上，所述沟槽晶体管(1)具有控制端子(g)、第一端子(d)和第二端子(s)，其中，所述沟槽晶体管(1)被配置为基于在所述控制端子(g)处接收到的控制信号来控制所述第一端子(d)与所述第二端子(s)之间的电流；
其中，所述RC缓冲网络(110A；110B；110C)集成在所述半导体衬底(2)上并且电连接在所述沟槽晶体管(1)的所述第一端子(d)和所述第二端子(s)之间，其中，所述RC缓冲网络(110A；110B；110C)被配置为在所述开关装置(100)的开关期间引导缓冲电流(Is)，并且其中，所述RC缓冲网络(110A；110B；110C)包括沟槽电容器(20)的网络；
其中，所述RC缓冲网络(110A；110B；110C)包括至少一个电流集中段(200)，其被配置为局部地迫使通过所述沟槽电容器(20)的所述缓冲电流(Is)的主要部分流过数量减少的沟槽电容器(20)，从而增加与所述缓冲电流(Is)相关联的欧姆损耗。
CN202211220361.8A 2021-10-08 2022-10-08 Rc缓冲网络 Pending CN115966568A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP21201606.7A EP4163974A1 (en) 2021-10-08 2021-10-08 Rc snubber network
EP21201606.7 2021-10-08

Publications (1)

Publication Number Publication Date
CN115966568A true CN115966568A (zh) 2023-04-14

Family

ID=78086299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211220361.8A Pending CN115966568A (zh) 2021-10-08 2022-10-08 Rc缓冲网络

Country Status (3)

Country Link
US (1) US20230113625A1 (zh)
EP (1) EP4163974A1 (zh)
CN (1) CN115966568A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5612268B2 (ja) * 2008-03-28 2014-10-22 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
US20120175700A1 (en) * 2011-01-06 2012-07-12 Force Mos Technology Co., Ltd. Trench mos rectifier
US8643071B2 (en) * 2012-06-14 2014-02-04 Alpha And Omega Semiconductor Incorporated Integrated snubber in a single poly MOSFET

Also Published As

Publication number Publication date
US20230113625A1 (en) 2023-04-13
EP4163974A1 (en) 2023-04-12

Similar Documents

Publication Publication Date Title
US7566931B2 (en) Monolithically-integrated buck converter
TWI443836B (zh) 於共同基板上之功率裝置整合
TWI634620B (zh) 於共同基板上之功率裝置整合
US11721738B2 (en) Laterally diffused metal oxide semiconductor with gate poly contact within source window
US7186618B2 (en) Power transistor arrangement and method for fabricating it
US6673680B2 (en) Field coupled power MOSFET bus architecture using trench technology
KR100350575B1 (ko) 소오스-바디-기판이 접촉된 이중막 실리콘 소자 및 제조방법
JP4930904B2 (ja) 電気回路のスイッチング装置
TWI591803B (zh) 於共同基板上之功率裝置整合
US20140342529A1 (en) Semiconductor-on-Insulator Integrated Circuit with Back Side Gate
US10861965B2 (en) Power MOSFET with an integrated pseudo-Schottky diode in source contact trench
EP0874397A2 (en) Parasitic isolation transistor having an adjustable threshold voltage
KR20130038896A (ko) 스크리닝 전극을 가진 반도체 장치 및 방법
US20040207027A1 (en) Semiconductor switching device and method
EP1535344B1 (en) Vertical gate semiconductor device with a self-aligned structure
EP2643853B1 (en) Vertical dmos field-effect transistor and method of making the same
CN114725202A (zh) 半导体器件
US20240021604A1 (en) Monolithic component comprising a gallium nitride power transistor
JP2814079B2 (ja) 半導体集積回路とその製造方法
CN115966568A (zh) Rc缓冲网络
CN111092075A (zh) 沟槽式晶体管结构及其制造方法
JP4473837B2 (ja) トランジスタ
KR20200019575A (ko) 피치 감소를 위한 게이트 실드 버퍼를 갖는 ｍｏｓｆｅｔ의 소스 컨택 형성
CN114823869A (zh) 场效应晶体管及制造场效应晶体管的方法
CN116364782A (zh) 栅极过压保护的芯片晶体管结构与制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication