CN1159626A - 误差检验码构成方法和装置 - Google Patents

误差检验码构成方法和装置 Download PDF

Info

Publication number
CN1159626A
CN1159626A CN96122767A CN96122767A CN1159626A CN 1159626 A CN1159626 A CN 1159626A CN 96122767 A CN96122767 A CN 96122767A CN 96122767 A CN96122767 A CN 96122767A CN 1159626 A CN1159626 A CN 1159626A
Authority
CN
China
Prior art keywords
data
added
error
sign indicating
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN96122767A
Other languages
English (en)
Inventor
日墓诚司
大石刚士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Publication of CN1159626A publication Critical patent/CN1159626A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Physics & Mathematics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

构成至少与固定长度的ID数据和数字数据同步的识别(ID)误差检验码。第一数据加到每个被分离的4位数据中。第二数据加到该延迟的数据中。该加有第一和加有第二数据的数据通过周期性地对应每个4位的数据而被延迟。该加第二数据的延迟的数据由相关于有限域(24)的系数α4相乘，以便产生该第二数据。进而，该加第二数据的数据由相关于有限域(24)的系数α相乘，以便产生第一数据。

Description

误差检验码构成方法和装置
本发明涉及误差检验码构成方法和装置，特别是用于构成，例如每个都被加到每个固定长度的数字数据的奇偶码作为冗余码的误差检验码的方法和装置。
有一种在存贮介质上用于记录数字数据和从其中复制该被记录的数字数据的通常的装置，以及用于接收和传输数字数据的通常的装置。在这些装置中，需要被记录或被复制的数字数据首先被分离为固定长度，其次是将误差检验码与同步信号和识别(ID)数据，例如，地址数据一起加固定长度的分离过的数字数据上，然后，这些数据以数据块信号单元的形式全部一起被记录/复制或传输。
图1所示为块信号的格式举例。在图1中，一块是由包括全部依序排列的处于标题位置范围处的2字节同步(Sync)区域11，它作为复制的基准；3字节ID数据区域12(例如，地址数据)；99字节数据组13；和8字节奇偶区域14的共112字节组成。在这里，在8字节奇偶区域14中，奇偶码被多路传输去检验在块中存在的误差。作为奇偶误差码，例如，使用Reed-Sdomon(里德-索洛蒙)码。
在这里，在区域12中被多路传输的3字节ID数据对于传输和复制来说，在当块信号部分出错时(例如，在每个轨迹上的ID数据通过高速复制被不连续复制时)，对用于将正常获得的块还原到原始位置是重要的数据。从而，它必须判断，该复制的ID数据是否是可靠的或是否不是尽可能的那么精确。
为此目的，如图2A、2B和2C所示，3字节ID数据是由第一ID数据ID1，第二ID数据ID2，和ID奇偶数据组成。进而，8位第一ID数据ID1包括4位数据15和3位数据16；8位第二ID数据ID2包括9位数据17；和ID奇偶数据包括用于检验这些ID数据15，16和17的误差的8位误差检验码(例如，奇偶数据)。这里，由于仅用于检验ID数据的误差，所以上述奇偶码称为ID奇偶。
另外，上述4位ID数据15，3位ID数据16，和9位ID数据17分别是3个不同的ID数据，和，3个ID数据的位数和这些ID数据的数，都分别对应于应用这些ID数据的装置，二者都设置了适当的值。进而，通常如图2(C)所示的1字节ID奇偶构成如下述的简单奇偶码：
ID奇偶＝(ID1+ID2)mod2
这里ID1和ID2表示分别如图2A和2B所示的第一字节ID数据和第二字节ID数据。上述表达式指明，ID奇偶码是通过利用工作为模数的两个ID数据ID1和ID2的对应位的加。因而，该ID奇偶码能利用8个码(3，2，2：码长，数据长，最小距离)来表达。换言之，虽然能检验1位误差，但却存在着漏掉2位误差的可能性。
在通常的误差检验码构成方法中，然而，由于基本构成的(3，2，2)码，存在着当2位误差出现时就不能检验的可能性。因此，在通常的误差检验码构成方法中，尽管在相对高的频率下，在ID奇偶码中有产生误差的事实，还存在着误差被漏掉的情况。在此情况下，误差检验的效能可通过增加ID奇偶数据的位数来改进，然而，在ID奇偶区域12中的ID数据12和奇偶数据是2者的冗余位区域(不是数据区域13)，存在着存贮介质容量的限制，这样，没有可能去增加ID区域12。而是存在着降低ID区域12尽可能窄的需要。
由于这些问题，本发明的一个目的就是提供一种误差检验码构成方法和装置，它能显著改进误差检验的效能。
为实现上述目的，本发明提供一种方法，用于构成在块单元中顺序拼合的数字信号的误差检验码，每一块是由在对于每个固定长度的被分离的数字数据的字节单元中加有同步信号，识别数据(ID)，块误差检验码，和ID数据误差检验码构成，该方法包括的步骤有：以4位为单元中分离ID数据和ID误差检验码；和，在被分离的ID数据和ID误差检验码的基础上，在有限组上(24)构成所定义的Reed-Solomon码作为ID数据误差检验码。
进而，本发明提供一种构成至少同固定长度的ID数字数据同步的识别(ID)误差检验码的方法，该方法包括的步骤有：分离ID数据每个4位；加第一数据到每个被分离的4位数据中；通过周期性地对应每个4位数据而延迟该加第一数据的数据；加第二数据到该被延迟的数据中；通过周期性地对应每个4位数据而延迟该加第一数据的数据；加第二数据到该被延迟的数据中；通过周期性地对应每个4位数据而延迟该加第二数据的数据；利用相关于GaloisField(有限域)(24)的系数α4乘加第二数据的该延迟的数据，以便产生该第二数据；利用相对于Galois Fied(24)的系数α乘该加第二数据的延迟的数据，以便产生该第一数据，这样就构成了在Galois Field (24)基础上定义的4位Reed-Solomon码，该Rood-Solomon码成为ID数据误差检验码。
进而，本发明提供一种用于构成至少与固定长度的ID数据和数字数据同步的识别(ID)误差检验码的装置，该装置包括：分离该ID数据每个4位；用于将第一数据加到每个4位的ID数据的第一加装置；对通过周期性地对应该4位而延迟加第一数据的数据的第一延迟装置；用于将第二数据加到该延迟的数据的第二加装置；对通过周期性地对应该4位而延迟加第二数据的数据的第二延迟装置；利用相关于Galois Field(24)的系数α4去乘由第二延迟装置这样延迟的数据，以便产生第二数据的第一乘法装置；利用相关于Galis Field(24)的系数α去乘由第二延迟装置这样延迟的数据，以便产生第一数据的第二乘法装置，这样，在Galois Field(24)的基础上定义的4位Reem-Solomon码被构成，该Reed-Solomon码成为ID数据误差检验码。
进而，本发明借助于至少同固定长度的ID数据和数字数据同步的ID数据误差检验码，提供一种检验识别(ID)数据的误差的方法，该方法包括的步骤有：通过利用2作为模数，将第一数据加到一被同步的数据，该数据的组成至少有被划分为若干个4位数据的固定长度的数字数据。ID数据和ID数据误差检验码，每个ID数据误差检验码由在Galois Field(24)基础上定义的4位Reem-Solomon码构成；通过周期地对应该4位而延迟该加第一数据的同步数据以便产生该第一数据；利用工作为模数将第二数据加到该被同步的数据上；通过周期性地对应该4位而延迟该加第二数据的被同步的数据；利用相关于Galois Field(24)的系数α去乘加第二数据的被延迟的数据，以便产生该第二数据；当第一和第二数据都是零时，断定该ID信号没有误差。
图1所示为用于传输误差检验码的信号格式的举例；
图2(A)，2(B)和2(C)的每一个表示图1所示ID区域的细节；
图3是根据本发明的误差检验码构成装置的一个实施例的方框图；
图4是用于辅助解释图3所示误差检验码构成装置的定时图；
图5A和5B是在代码字复制系统(或接收系统)中误差检验电路的方框图；
图6是用于辅助解释图5A和5B所示误差检验电路操作的定时图。
以下将参照附图描述根据本发明的误差检验码构成方法和装置的一个实施例。
图3是根据本发明的误差检验码构成装置，和图4是用于解释图3所示装置的操作的定时图。图3所示的误差检验码构成装置设置有，第一加法器21，第一开关22，第一延迟电路23，第二加法器24，第二延迟电路25，用于乘系数α4的第一乘法器26，用于乘系数α的第二乘法器27，和第二开关28。第二开关28将通过输入端20提供的来自4位ID数据的输出数据改变为来自延迟电路25提供的4位输出数据，或，反之亦然，并通过输出端29输出该经过开关的4位数据。
图3所示误差检验码构成装置的各个元件与图4(a)所示时钟同步操作。进而，在数据被输入到输入端20之前，第一和第二延迟电路23和25，以及第一和第二乘法器26和27都由图4(b)所示的清除脉冲清零。
8位(一字节)单元的ID数据以相互有序地4位、4位地通过输入端20并联输入到第一加法器21和第二开关28的H端，作为符号数据。
换言之，如图4(c)所示，16位ID数据以S0，S1，S2和S3的顺序与图4(a)所示时钟同步地被输入，作为4位符号数据。当这些4位符号数据S0至S3被输入时，提供到第一开关22的开关控制信号被置成如图4(d)所示的高电平，以便置第一开关22到它的H端。以同样的方法，提供到第二开关28的开关控制信号被置成如图4(e)所示的高电平，以便置第二开关28到它的H端。
因而，通过输入端20被输入的4个符号数据S0至S3又通过第二开关28被输出到如图4(f)所示的输出端29。另外，4个符号数据S0至S3通过第一加法器21和第一开关22被送到第一延迟电路23。在通过第一延迟电路23已经被延迟一个符号周期(例如，对应于符号数据S0)之后，4个被延迟的符号数据S0至S3送到第二加法器24。第二加法器24的输出数据通过第二延迟电路25被进一步延迟一个符号周期并送到第一和第二乘法器26和27。进一步被延迟的符号数据S0至S3由两个系数α4和α相乘。第一和第二乘法器26和27的输出数据被分别送到第二和第一加法器24和21，然后，分别被加到第一延迟电路23的输出数据中和通过输入端20输入的符号数据中。
之后，当在第4符号数据S3已经被全部输入的一瞬间，第一和第二开关22和28的开关控制信号都被改变成如图4(d)和4(e)的低电平。第一和第二开关22和28然后被置到它们的L端，这样，输出端29与输入端20断开，并连接到第二延迟电路25的输出端。因而，当在第4个符号数据S3被已经全部输入的时刻，第二延迟电路25的4位输出数据作为奇偶数据，通过第二开关28以如图4(f)所示P0和P1的顺序被输出到输出端29。
这里，上述的4位奇偶数据P0和P1每一个都是在有限组，即Galois Field(GF)24基础上定义的Reem-Solomon码，它能以原始多项式X4+X+1表达并产生多项式(X+α)·(X+1)(α：一原始元素为0010)。奇偶数据P0和P1以同4个符号数据S0至S3综合在一起的形式构成24位(3字节)的码字CW： CW = Σ i = 0 5 Si - X 5 - 1
这里S4＝P0和S5＝P1。
产生的多项式(X+α)·(X+1)等于X2+(α+1)X+α。当在由原始多项式X4+X+1定义的有限组GF基础上计算时，α4恒等于(α+1)。这样恒等式X2+(α+1)X+α恒等于X2+α4X+α。α4和α分别对应于乘法器26和27的系数α4和α。
如上所述，在本发明中，ID奇偶是通过在利用在有限组GF(24)上的X4+X+1作为模数和利用α＝(0010)作为初始元素所获得的乘法基础上构成的Reed-Solomon码所定义的。因而，不管一个字节的奇偶量(如同普通简单奇偶相同)，两个ID奇偶码能在以4位为单元的4个符号数据的基础上构成，这样，同普通奇偶码相比较，就可能显著改进ID数据的误差检验效能。
如上所述，就图1来说，本发明的特点是，当每个以4位为单元的两个ID误差检验码被附加到ID数据(区域12)时，以1字节(8位)为单元的误差检验码(区域14)被附加到该数据上(区域13)。根据本发明的整个块数据格式如图1所示是一样的。
这里，以下将描述用于具有上述构成的误差检验码的复制系统(接收系统)的结构和操作。
图5A和5B是每个都表示为复制系统(接收系统)的方框图，图6是用于辅助解释其操作的定时图。
在如图5A所示的复制系统中(接收系统)，通过输入端30以图6(a)所示的时钟同步地输入4位接收信号数据，然后经由利用如图6(b)所示的清除脉冲清除过的加法器31输入到延迟输入4位接收信号数据，然后经过利用如图6(b)所示的清除脉冲清除过的加法器31输入到延迟电路32，在通过延迟电路32已经被延迟一个符号时间之后，该4位接收数据通过输出端33被输出并进一步反馈到加法器31。
这里，由于4个符号数据S0至S3和两个ID奇偶码P0和P1以如图6(c)所示顺序输入到输入端30，则通过利用2作为模数顺序加6个数据所获得的同步SYO，在如图6(f)所示的定时处理从输出端33输出。
进而，在图5B所示的系统中(接收系统)，4位接收信号数据通过输入端40，以如图6(a)所示的时钟同步地被输入，然后经由通过如图6(b)所示的清除脉冲消除过的加法器41输入到延迟电路42。在已经被延迟一个符号时间之后，该4位接收数据通过输出端44输出，并进而经由乘法器43反馈给加法器41 。
这里，4个符号数据S0至S3和两个ID奇偶码P0和P1按如图6(c)所示顺序输入到输入端40。该输入数据被加到通过利用工作为模数的系数α乘这6个数据中先前的数据所获得的值中，进而，该随后的数据被加到通过利用工作为模数的系数α乘所获得的加的结果数据所获得的值中。即，通过重复上述加所获得的同步SY1按顺序在如图6(g)所示的定时处从输出端44被输出，另外，图6(d)和6(e)分别指明了图5A和5B所示电路的控制信号。因而，当如上述获得的两个同步SY0和SY1都处于“0”时，它可断定那里没有误差。
如上所述，被构成的ID奇偶检验电路是由于检验在有限组GF(24)基础上的Reem-Solomon码，因而同普通误差检验电路比较，该检验电路构成简单。
另外，本发明不仅限于上述实施例，例如，ID数据和ID奇偶码的加远小于4×15位，二者的任何组都能适用。进而，在上述实施例中，虽然原始多项式X4+X+1被用于导出在GF(24)基础上的有限组，而另一原始多项式(例如，X4+X2+1)也能被使用。再进一步涉及(X+α)·(X+1)的一般多项式，其它普通多项式(例如，(X+α2)·(X+1))也能被使用。
如上述，根据本发明的误差检验码构成方法和装置中，ID数据被输入作为用于每个4位单元的符号数据，和进一步，在有限值GF(24)基础上定义的Reem-Solomon码被用作为ID数据误差检验码。同利用8(3，2，2)码的普通ID数据误差检验码相比较，它有显著改进ID数据检验效能的可能性，而不管事实上被使用的相同的奇偶量。进而，由于该奇偶构成装置能在有限组GF(24)定义的基础上构成Reem-Solomon码，这就能在只利用16位简化电路结构。

Claims (6)

1.一种用于构成用于在块单元中顺序综合的数字数据的误差检验码，其中每一块是通过在字节单元中加同步信号，识别(ID)数据，块误差检验码，和ID数据误差检验码给用于每个固定长度的分离的数字数据。该方法包括的步骤有：
分离ID数据和ID误差检验码为4位的单元；和
在被分离的ID数据和ID误差检验码的基础上，在有限组(24)定义的基础上构成Reed-Solomon码。
2.一种用于构成至少与固定长度的ID数据和数字数据同步的识别(ID)误差检验码的方法，该方法的步骤包括：
分离该ID数据为每个4位；
加第一数据到每个被分离的4位数据中；
延迟到通过周期性地对应每个4位数据而加第一数据的数据；
加第二数据到该被延迟的数据；
延迟到通过周期性地对应每个4位数据而被加的第二数据的数据；
通过用相关于Galois  Field(24)的系数α4乘加有第二数据的延迟的数据，以便产生该第二数据；和
通过利用相关于Galois Field(24)的系数α乘加有第二数据的延迟的数据，以便产生第一数据，这样构成在Galois Field(24)基础上定义的4位Reed-Solomon码，Reed-Solomon码变成为ID数据误差检验码。
3.根据权利要求2的方法，其中每个Reed-Solomon码由原始多项式X4+X+1表达，并形成多项式(X+α)·(X+1)(α：原始原素为0010)。
4.根据权利要求2的方法，其中每个Reed-Solomon码由原始多项式X4+X+1表达，并形成多项式(X+α2)·(X+1)(α：原始原素为0010)。
5.一种构成至少与固定长度的ID数据和数字数据同步的识别(ID)误差检验码的装置，该装置包括：
分离该ID数为每个4位；
第一加装置，用于将第一数据加到每个4位的ID数据；
第一延迟装置，用于通过周期性地对应该4位延迟被加第一数据的数据；
第二加装置，用于将第二数据加到该延迟的数据中；
第二延迟装置，用于通过周期性地对应该4位延迟被加第二数据的数据；
第一乘装置，用于用相关于Ga1ois Field(24)的系数α4乘由第二延迟装置这样延迟的数据，以便产生第二数据；和
第二乘装置，用于用相关于Galois Field(24)的系数α乘由第二延迟装置这样延迟的数据，以便产生第一数据，这样在GaloisField(24)定义的基础上构成4位Reed-Solomon码，该Reem-Solomon码变成为ID数据误差检验码。
6.一种利用至少同固定长度的ID数据和数字数据同步的ID数据误差检验码检验识别(ID)数据的误差的方法，该方法的步骤包括：
利用工作为模数，将第一数据加到一同步数据中，该数据至少为由被分成若干4位数据的固定长度的数字数据，ID数据和ID数据误差检验码组成，每个ID数据误差检验码由在Galois Field(24)基础上定义的4位Reed-Solomon码构成；
通过周期性地对应该4位延迟加第一数据的该同步数据；以便产生第一数据；
利用工作为模数将第二数据加到该同步的数据；
通过周期性地对应该4位延迟加第二数据的该被同步的数据；
利用相关于Galois Field(24)的系数α乘加第二数据的该被延迟的数据，以便产生该第二数据；和
当第一和第二数据这两者都为零时，断定该ID信号没有误差。
CN96122767A 1995-09-27 1996-09-27 误差检验码构成方法和装置 Pending CN1159626A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP249379/95 1995-09-27
JP7249379A JPH0993143A (ja) 1995-09-27 1995-09-27 誤り検出符号生成方法及び装置

Publications (1)

Publication Number Publication Date
CN1159626A true CN1159626A (zh) 1997-09-17

Family

ID=17192145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96122767A Pending CN1159626A (zh) 1995-09-27 1996-09-27 误差检验码构成方法和装置

Country Status (9)

Country Link
US (1) US5948118A (zh)
EP (1) EP0766407B1 (zh)
JP (1) JPH0993143A (zh)
KR (1) KR100194849B1 (zh)
CN (1) CN1159626A (zh)
DE (1) DE69602147T2 (zh)
HK (1) HK1000651A1 (zh)
MY (1) MY119376A (zh)
TW (1) TW403897B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205689A (ja) 2007-02-19 2008-09-04 Sony Corp 通信装置及び通信方法、並びにコンピュータ・プログラム
US9804925B1 (en) 2014-02-25 2017-10-31 Google Inc. Data reconstruction in distributed storage systems
US10878859B2 (en) * 2017-12-20 2020-12-29 Micron Technology, Inc. Utilizing write stream attributes in storage write commands
US11803325B2 (en) * 2018-03-27 2023-10-31 Micron Technology, Inc. Specifying media type in write commands

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2197509B (en) * 1986-10-24 1991-06-26 Mitsubishi Electric Corp Pcm signal reproducing apparatus including error/erasure correction circuit
CA2037527C (en) * 1990-03-05 1999-05-25 Hideki Okuyama Error correction system capable of correcting an error in a packet header by the use of a reed-solomon code
JPH05174496A (ja) * 1991-12-25 1993-07-13 Sony Corp ディジタル記録装置のｉｄ信号処理装置
US5377207A (en) * 1992-09-03 1994-12-27 The United States Of America As Represented By The United States National Aeronautics And Space Administration Mappings between codewords of two distinct (N,K) Reed-Solomon codes over GF (2J)
US5642366A (en) * 1994-07-05 1997-06-24 Adaptec, Inc. Global parity symbol for interleaved reed-solomon coded data

Also Published As

Publication number Publication date
JPH0993143A (ja) 1997-04-04
EP0766407A2 (en) 1997-04-02
HK1000651A1 (en) 2000-03-17
EP0766407A3 (en) 1997-08-27
MY119376A (en) 2005-05-31
KR100194849B1 (ko) 1999-06-15
DE69602147T2 (de) 1999-08-05
EP0766407B1 (en) 1999-04-21
TW403897B (en) 2000-09-01
DE69602147D1 (de) 1999-05-27
US5948118A (en) 1999-09-07

Similar Documents

Publication Publication Date Title
US5367544A (en) Data stream frame synchronisation
EP0729674B1 (en) Cyclical redundancy check method and apparatus
AU629334B2 (en) Data stream frame synchronisation
US3745526A (en) Shift register error correcting system
WO1995012849A1 (en) Burst error corrector
KR890004677B1 (ko) 순회부호의 복호화 방법 및 장치
KR840004965A (ko) 데이타 전송방법
CN1158519A (zh) 用于计算纠错校正子的装置
CN1159626A (zh) 误差检验码构成方法和装置
US3622984A (en) Error correcting system and method
WO1989003621A1 (en) Hypersystolic reed-solomon encoder
CN102201882A (zh) 一种线性分组码编码参数的盲识别方法
EP0262944A2 (en) Error correction apparatus
CN101038776B (zh) 产生数据区块奇偶符的方法与相关装置
US3137788A (en) Error checking system using residue redundancy
US9400715B1 (en) System and method for interconnecting storage elements
US6859905B2 (en) Parallel processing Reed-Solomon encoding circuit and method
CN102811066B (zh) 伴随式计算装置及解码器
EP0341851A2 (en) Method and apparatus for interleaved encoding
CN1167373A (zh) 用在里德-所罗门解码器中的多项式求值器
CN1097882C (zh) 里德－索罗门解码器和解码方法
Shankar Error correcting codes: 3. Reed Solomon codes
WO1995023384A3 (en) Error correctable data transmission method and device based on semi-cyclic codes
RU29816U1 (ru) Кодирующее устройство помехоустойчивого кода
SU1109924A1 (ru) Декодер укороченного кода Хэмминга

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication