CN115951266A - 一种计算系统 - Google Patents
一种计算系统 Download PDFInfo
- Publication number
- CN115951266A CN115951266A CN202211436047.3A CN202211436047A CN115951266A CN 115951266 A CN115951266 A CN 115951266A CN 202211436047 A CN202211436047 A CN 202211436047A CN 115951266 A CN115951266 A CN 115951266A
- Authority
- CN
- China
- Prior art keywords
- test data
- circuit board
- data stream
- input port
- output port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本申请关于一种计算系统,包括第一电路板和第二电路板,第一电路板上具有多个输出端口,第二电路板上具有多个输入端口,第一电路板的输出端口用于一一对应地通过连接件电连接至第二电路板上的输入端口。本申请提供的方法通过第二电路板的输入端口接收第一电路板的输出端口发送的测试数据流,根据该测试数据流确定输入端口与输出端口之间的线缆是否正确连接。进而保证设置有第二电路板的计算设备的正常工作。同时,由于测试数据流能够携带大量信息,在第一电路板和第二电路板之间通过大量线缆连接的场景下,测试数据流能够准确表征第一电路板的每个输出端口,以完成每个输入端口和输出端口之间的线缆是否正确连接的检测。
Description
技术领域
本申请涉及计算领域,尤其涉及一种计算系统。
背景技术
随着计算机技术的迅速发展,不同电路板之间通常通过连接件连接,以实现不同的功能。例如,连接件可以为连接器或线缆。由于不同的电路板之间的连接器或者线缆数量较多。因此,操作人员在设备装配过程中,经常会出现连接错误的情况,例如,线缆位置连接错误,线缆漏插和插接不到位等问题,会导致不同的电路板之间的通信异常进而导致电路板无法实现对应的功能。
因此,如何精准地对不同电路板之间的线缆连接状态进行检测,成为亟待解决的技术问题。
发明内容
本申请实施例提供一种计算系统,用于检测电路板之间的线缆是否连接正确。
为达到上述目的,本申请的实施例采用如下技术方案:
第一方面,提供了一种计算系统,包括第一电路板和第二电路板,第一电路板上具有多个输出端口,第二电路板上具有多个输入端口,第一电路板的输出端口用于一一对应地通过连接件电连接至第二电路板上的输入端口;第一电路板上设置有信号发送器件,信号发送器件分别与第一电路板的多个输出端口连接;第二电路板设置有信号接收器件;信号接收器件分别与第二电路板的多个输入端口连接;信号发送器件,用于向一个或多个输出端口发送互不相同的测试数据流;信号接收器件用于通过一个或多个输入端口接收测试数据流;计算系统还包括信号处理器件,该信号处理器件与信号接收器件连接,信号处理器件用于根据每个输入端口接收到的测试数据流是否与应该接收到的测试数据流一致,从而确定输入端口与输出端口之间的线缆是否正确连接。本申请提供的方法通过第二电路板的输入端口接收第一电路板的输出端口发送的测试数据流,根据该测试数据流确定输入端口与输出端口之间的线缆是否正确连接。进而保证设置有第二电路板的计算设备的正常工作。同时,由于测试数据流能够携带大量信息,在第一电路板和第二电路板之间通过大量线缆连接的场景下,测试数据流能够准确表征第一电路板的每个输出端口,以完成每个输入端口和输出端口之间的线缆是否正确连接的检测。
在第一方面的一种可能的实现方式中,输入端口包括第一输入端口,输出端口包括第一输出端口;第一输入端口应当与第一输出端口电连接;第一输入端口应该接收到的测试数据流为第一输出端口发送的测试数据流。本申请提供的方法通过第二电路板的输入端口接收第一电路板的输出端口发送的测试数据流,根据输入端口接收到的测试数据流与该输入端口应接受到的测试数据流进行对比,进而确定输入端口与输出端口之间的线缆是否正确连接。从而保证设置有第二电路板的计算设备的正常工作。
在第一方面的一种可能的实现方式中,测试数据流中包括数据字段,数据字段用于携带发送测试数据流的输出端口的端口标识;信号处理器件具体用于根据每个输入端口接收到的测试数据流中的数据字段是否与应该接收到的测试数据流中的数据字段一致,从而确定输入端口与输出端口之间的线缆是否正确连接。本申请提供的方法通过第二电路板的输入端口接收第一电路板的输出端口发送的测试数据流,根据输入端口接收到的测试数据流中的数据字段与该输入端口应接受到的测试数据流中的数据字段进行对比,进而确定输入端口与输出端口之间的线缆是否正确连接。从而保证设置有第二电路板的计算设备的正常工作。
在第一方面的一种可能的实现方式中,数据字段还用于携带第一电路板的标识,以及用于携带设置在第一电路板上与发送测试数据流的输出端口连接的连接器的标识。本申请提供的方法通过在数据字段中携带电路板的标识和连接器的标识,在第二电路板连接有多个第一电路板的场景下,测试数据流能够准确表征第一电路板的每个输出端口,以完成每个输入端口和输出端口之间的线缆是否正确连接的检测。
在第一方面的一种可能的实现方式中,在连接件包括线缆和/或转接器件的情况下,数据字段还用于携带连接发送测试数据流的输出端口的线缆的标识和/或转接器件的标识。本申请提供的方法通过在测试数据流的数据字段中携带线缆的标识和转接器件的标识,能够在输入端口与输出端口之间连接错误的情况下,及时指示操作人员对输入端口与输出端口之间的线缆或连接器进行调整,以使得输入端口与输出端口之间连接正确。
在第一方面的一种可能的实现方式中,测试数据流中还包括起始字段;信号发送器件,还用于在发送测试数据流之前,通过一个或多个输出端口发送预设字段;信号接收器件,还用于在确定通过一个或多个输入端口接收到预设字段后,响应于接收到的起始字段,接收测试数据流。通过预设字段和起始字段能够指示第二电路板接收测试数据流,以确定输入端口与输出端口之间的线缆是否正确连接。从而保证设置有第二电路板的计算设备的正常工作。
在第一方面的一种可能的实现方式中,第二电路板上还设置有寄存器,测试数据流中还包括校验字段;信号接收器件,还用于:根据校验字段对测试数据流进行校验;在测试数据流校验成功的情况下,将测试数据流存储在寄存器中,以使得信号处理器件从寄存器中获取测试数据流,根据每个输入端口接收到的测试数据流是否与应该接收到的测试数据流一致,从而确定输入端口与输出端口之间的线缆是否正确连接。本申请提供的方法通过校验信息对测试数据流进行验证,能够保障测试数据流的正确性和完整性,避免由于测试数据流不正确导致对输入端口与输出端口之间的连接的检测错误,有效提升检测的准确性。
在第一方面的一种可能的实现方式中,测试数据流中还包括命令字段,命令字段携带的特定的指令信息,不同的指令信息对应的命令字段不同;指令信息包括连接检测指令;信号处理器件具体用于响应于连接检测指令,根据每个输入端口接收到的测试数据流是否与其应该接收到的数据流一致,确定输入端口与输出端口之间的线缆是否正确连接。本申请提供的方法通过在测试数据流中携带命令字段,能够指示第二电路板根据命令字段执行对应的指令。在命令字段为连接检测指令的情况下,信号处理器件具体用于响应于连接检测指令,根据每个输入端口接收到的测试数据流是否与其应该接收到的数据流一致,确定输入端口与输出端口之间的线缆是否正确连接。
在第一方面的一种可能的实现方式中,信号发送器件为复杂可编程逻辑器件CPLD、中央处理器CPU、微控制单元MCU或现场可编程门阵列FPGA中的一种;以及信号接收器件为复杂可编程逻辑器件CPLD、中央处理器CPU、微控制单元MCU或现场可编程门阵列FPGA中的一种。由于信号发送器件和信号接收器件从多种器件中灵活选择,能够满足用户在不同使用场景下的使用需求,进而使得测试数据流的发送方式和接收方式更加灵活,从而提升用户的使用体验。
在第一方面的一种可能的实现方式中,第一电路板为主板,第二电路板为硬盘背板或者功能板卡。也可以理解为第一电路板和第二电路板可以设置在相同的计算设备中,也可以设置在不同的计算设备中,能够满足用户在不同使用场景下的使用需求,从而提升用户的使用体验。
在第一方面的一种可能的实现方式中,连接件包括线缆和/或转接器件;连接件有一个或多个;当连接件为多个的情况下,多个连接件串联连接。本申请提供的方法,在输出端口和输入端口之间包括多个连接件的情况下,仍然根据输入端口接收到的测试数据流确定输入端口与输出端口之间的线缆是否正确连接。进而保证设置有第二电路板的计算设备的正常工作。
在第一方面的一种可能的实现方式中,信号处理器件为基板管理控制器BMC。本申请提供的方法通过使用基板管理控制器BMC作为信号处理器件,以根据输入端口接收到的测试数据流确定输入端口与输出端口之间的线缆是否正确连接。由于计算设备中的BMC为基本器件,无需设置额外的器件即可完成检测,能够有效节约成本。
第二方面,提供了一种检测装置,应用于第一电路板,第一电路板连接第二电路板,第一电路板上具有多个输出端口,第二电路板上具有多个输入端口,第一电路板的输出端口用于一一对应地通过连接件电连接至第二电路板上的输入端口;检测装置包括接收单元和处理单元;接收单元,用于通过一个或多个输入端口接收测试数据流;处理单元,用于根据每个输入端口接收到的测试数据流是否与应该接收到的测试数据流一致,从而确定输入端口与输出端口之间的线缆是否正确连接。
第三方面,提供了一种检测装置,应用于第二电路板,第二电路板连接第一电路板,第一电路板上具有多个输出端口,第二电路板上具有多个输入端口,第一电路板的输出端口用于一一对应地通过连接件电连接至第二电路板上的输入端口;检测装置包括发送单元;发送单元,用于向一个或多个输出端口发送互不相同的测试数据流;信号接收器件用于通过一个或多个输入端口接收测试数据流。
第四方面,提供了一种计算设备,包括:处理器和存储器,处理器与存储器连接。存储器用于存储计算机执行指令,处理器执行存储器存储的计算机执行指令,从而实现第一方面提供的任意一种方法。
第五方面,提供了一种芯片,该芯片包括:处理器和接口电路;接口电路,用于接收代码指令并传输至处理器;处理器,用于运行代码指令以执行上述第一方面提供的任意一种方法。
第六方面,提供了一种计算机可读存储介质,存储有计算机执行指令,当计算机执行指令在计算机上运行时,使得计算机执行上述第一方面提供的任意一种方法。
第七方面,提供了一种计算机程序产品,包括计算机执行指令,当计算机执行指令在计算机上运行时,使得计算机执行上述第一方面提供的任意一种方法。
其中,第二方面至第七方面中任一种设计方式所带来的技术效果可以参见第一方面中不同实现方式所带来的技术效果,此处不再赘述。
附图说明
图1示出了本申请实施例提供的一种计算系统的应用场景图;
图2示出了本申请实施例提供的一种计算系统的架构示意图;
图3示出了本申请实施例提供的另一种计算系统的架构示意图;
图4示出了本申请实施例提供的一种第一电路板的结构示意图;
图5示出了本申请实施例提供的一种第二电路板的结构示意图;
图6示出了本申请实施例提供的一种控制器的结构示意图;
图7示出了本申请实施例提供的一种第一电路板和第二电路板的连接示意图;
图8示出了本申请实施例提供的一种检测装置的结构方框图;
图9示出了本申请实施例提供的另一种检测装置的结构方框图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。其中,在本申请的描述中,除非另有说明,“多个”是指两个或多于两个。“以下至少一项(个)”或其类似表达,是指的这些项中的任意组合,包括单项(个)或复数项(个)的任意组合。例如,a,b,或c中的至少一项(个),可以表示:a,b,c,a-b,a-c,b-c,或a-b-c,其中a,b,c可以是单个,也可以是多个。
另外,为了便于清楚描述本申请实施例的技术方案,在本申请的实施例中,采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定,并且“第一”、“第二”等字样也并不限定一定不同。同时,在本申请实施例中,“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言,使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念,便于理解。
随着计算机技术的迅速发展,不同电路板之间通常通过线缆进行通信,以实现不同的功能。由于不同的电路板之间的连接器或者线缆数量较多。因此,操作人员在设备装配过程中,经常会出现连接错误的情况,例如,线缆位置连接错误,线缆漏插和插接不到位等问题,会导致不同的电路板之间的通信异常进而导致电路板无法实现对应的功能。
因此,如何精准地对不同电路板之间的线缆连接状态进行检测,以消除因线缆连接错误而影响电路板正常工作的问题,成为亟待解决的技术问题。
鉴于此,本申请提供了一种计算系统,包括第一电路板和第二电路板,第一电路板上具有多个输出端口,第二电路板上具有多个输入端口,第一电路板的输出端口用于一一对应地通过连接件电连接至第二电路板上的输入端口。本申请提供的方法通过第二电路板的输入端口接收第一电路板的输出端口发送的测试数据流,根据该测试数据流确定输入端口与输出端口之间的线缆是否正确连接。进而保证设置有第二电路板的计算设备的正常工作。同时,由于测试数据流能够携带大量信息,在第一电路板和第二电路板之间通过大量线缆连接的场景下,测试数据流能够准确表征第一电路板的每个输出端口,以完成每个输入端口和输出端口之间的线缆是否正确连接的检测。
以下对本申请实施例提供的计算系统的应用场景进行示例性说明:
图1为本申请实施例示出的一种线缆连接的检测方法的应用场景图,如图1所示,包括第一电路板110和第二电路板120。第一电路板110上具有多个输出端口,第二电路板120上具有多个输入端口,第一电路板110的输出端口用于一一对应地通过连接件电连接至第二电路板120上的输入端口。需要解释的是,此处意思并非是指第一电路板110上所有的输出端口都要一一对应的与第二电路板120上所有的输入端口连接;而是指第一电路板110上待测试的多个输出端口一一对应的与第二电路板120上待测试的多个输入端口连接。
具体的,第一电路板的输出端口和第二电路板的输出端口之间可以通过多种连接件进行连接。例如,第一电路板的一个输出端口和第二电路板的一个输出端口之间通过一条或多条线缆连接。在另一个示例中,第一电路板的一个输出端口和第二电路板的一个输出端口之间也可以通过第三电路板连接,第一电路板的一个输出端口连接第三电路板的输入端口,然后第三电路板的输出端口连接第二电路板的输入端口,即第三电路板用于实现第一电路板的输出端口和第二电路板的输入端口的连接。第三电路板可以有多个,多个第三电路板之间可以通过线缆或者连接器形成串行链路。应理解的是,以上第一电路板的一个输出端口和第二电路板的一个输出端口之间的连接方式仅为示例性说明,本申请实施例对第一电路板的一个输出端口和第二电路板的一个输出端口之间的连接方式不作特别限制。
在一种可能的实现方式中,当第一电路板110为功能板卡时,第一电路板110和第二电路板120可以集成在不同的设备中,或者集成在同一设备中。例如,参见图2,第二电路板120设置在第一设备210中,为第一设备210的主板。第一电路板110设置在第一设备210中,为第一设备210中的一个功能板卡,例如第一电路板110可以为riser卡、PCIE卡或硬盘背板。第一电路板110和第二电路板120之间可以通过多条线缆连接。作为示例,第一设备210可以是任意具有数据处理能力的计算设备,比如服务器。
在另一示例中,参见图3,第一电路板110和第二电路板120可以集成在不同的设备中,第二电路板120设置在第一设备210中,为第一设备210的主板。第一电路板110设置在第二设备220中,第一电路板110和第二电路板120之间可以通过多条线缆连接。可选的,第二设备220可以是任意用于为第一设备210提供功能的外接设备,比如图像处理设备、声音处理设备、图像显示设备等。
在另一种可能的实现方式中,当第一电路板110为硬盘背板时,第一电路板110和第二电路板120集成在一个第一设备210中,其中,第一电路板110为该第一设备210的硬盘背板,第二电路板120为该第一设备210的主板。
还可以理解的是,图1所提供的应用场景,以及该应用场景中各个执行主体所实现的功能,只是本申请实施例中的一种示例性的实施方式,本申请实施例中的应用场景以及各个执行主体所实现的功能包括但不仅限于以上描述。
参见图4,图4示出了本申请实施例提供的第一电路板110的结构示意图。该第一电路板110上设置有输出端口111和信号发送器件112。输出端口111,用于与第二电路板120上的输入端口通信,示例性的,一个输出端口111与第一设备110的一个输入端口连接,以实现第一电路板110与第二电路板120的通信。信号发送器件112分别连接每个输出端口111。信号发送器件112用于通过与输出端口111向与该输出端口111连接的第二电路板120的输入端口发送测试数据流。
可选的,信号发送器件112可以为复杂可编程逻辑器件(Complex ProgrammableLogic Device,CPLD)、中央处理器(Central Processing Unit,CPU)、微控制单元(Microcontroller Unit,MCU)或现场可编程门阵列(field programmable gate array,FPGA)中的一种。此处对信号发送器件112的具体实现方式不做特别限制。
图5示出了本申请实施例提供的第二电路板的结构示意图。该第二电路板120设置有处理器310和存储器320、输入端口330以及控制器340。其中,处理器310、存储器320、输入端口330和控制器340设置在第二电路板120上。控制器340与输入端口330连接。处理器310可以包括一个或者多个处理核心。处理器310利用各种端口和线路连接第一设备内的各个部分,通过运行或执行存储在存储器320内的指令、程序、代码集或指令集,以及调用存储在存储器320内的数据,执行第一设备的各种功能和处理数据。可选地,处理器310可以采用数字信号处理(digital signal processing,DSP)、现场可编程门阵列(field-programmable gate array,FPGA)、可编程逻辑阵列(programmable logic array,PLA)中的至少一种硬件形式来实现。处理器310可集成中央处理器(Central Processing Unit,CPU)、图像处理器(graphics processing unit,GPU)和调制解调器等中的一种或几种的组合。可以理解的是,上述调制解调器也可以不集成到处理器310中,单独通过一块通信芯片进行实现。
存储器320可以包括随机存储器(random access memory,RAM),也可以包括只读存储器(read-only memory,ROM)。可选地,该存储器320包括非瞬时性计算机可读介质(non-transitory computer-readable storage medium)。存储器320可用于存储指令、程序、代码、代码集或指令集。存储器320可包括存储程序区。其中,存储程序区可存储用于实现操作系统的指令、用于实现至少一个功能的指令(比如触控功能、声音播放功能、图像播放功能等),用于实现上述各个方法实施例的指令等。
输入端口330,用于与其他设备或电路板通信,如连接器的端口、以太网,无线接入网(RAN),无线局域网(wireless local area networks,WLAN)等。例如,第二电路板120通过输入端口330一一对应地通过连接件电连接第一电路板上110的输入端口。
需要说明的是,该输入端口330的数量可以为多个。第二电路板120可以通过多个输入端口330与图1所示的一个第一电路板110连接,也可以通过多个输入端口330分别与不同的第一电路板110连接,此处对输入端口330的数量,以及第二电路板120连接的第一电路板110的数量不作特别限制。
控制器340分别连接每个输入端口330,控制器340用于通过一个或多个输入端口330接收测试数据流。该测试数据流由第一电路板110通过每个与第二电路板120连接的输出端口111发送。并根据每个输入端口330接收到的测试数据流是否与该输入端口330应该接收到的测试数据流一致,从而确定每个输入端口330和与该输入端口330连接的输出端口111之间的线缆是否正确连接。
具体的,多个输入端口330中包括第一输入端口,在正确连接的情况下,该第一输入端口应当与第一电路板110的多个输出端口111中的第一输出端口电连接;该第一输入端口应该接收到的测试数据流为该第一输出端口发送的测试数据流。也可以理解为:第二电路板120的每个输入端口330均配置有与该输入端口匹配的输出端口111,与该输入端口330匹配的输出端口111发送的测试数据流为该输入端口应该接收到的测试数据流。
示例性的,控制器340可以为基板管理控制器(Baseboard ManagementController,BMC)。
在另一种示例中,参见图6,控制器340包括基板管理控制器341和信息接收器件342。信号接收器件342分别连接每个输入端口330,信号接收器件342连接基板管理控制器341。信号接收器件242用于接收来自第一电路板110的测试数据流。将测试数据流发送给基板管理控制器341。基板管理控制器341根据测试数据流是否与该输入端口330应该接收到的测试数据流一致,从而确定每个输入端口330和与该输入端口330连接的输出端口111之间的线缆是否正确连接。这样,通过信号接收器件242接收测试数据流,通过基板管理控制器341根据信号接收器件242接收到的测试数据流对输入端口330和与该输入端口330连接的输出端口111之间的线缆是否正确连接进行验证。这样一来,在第二电路板120上设置不同的器件分别用于实现不同的功能,不用修改基板管理控制器341的底层代码。从而能够有利于后期对第二电路板120进行更新或维护。
可选的,信号接收器件342可以为复杂可编程逻辑器件(Complex ProgrammableLogic Device,CPLD)、CPU、微控制单元(Microcontroller Unit,MCU)或FPGA中的一种。此处对信号接收器件342的具体实现方式不做特别限制。由于信号接收器件342从多种器件中灵活选择,能够满足用户在不同使用场景下的使用需求,进而使得测试数据流的接收方式更加灵活,从而提升用户的使用体验。
需要说明的是,上述的输入端口和输出端口仅是为了对端口的功能一种示例性说明,并不构成对第一电路板的输出端口和第二电路板的输入端口能够实现的功能的具体限定。例如,第一电路板的输出端口也可以作为其他数据流或信号的输入端口。例如,第二电路板的输入端口也可以作为其他数据流或信号的输出端口。
可以理解的是,本实施例示意的结构并不构成对第一电路板110或第二电路板120的具体限定。在本申请另一些实施例中,第一电路板110或第二电路板120上可以设置有比图示更多或更少的部件,或者组合某些部件,或者拆分某些部件,或者不同的部件布置。图示的部件可以以硬件,软件或软件和硬件的组合实现。
在一种可能的实现方式中,上述测试数据流中包括数据字段,数据字段用于携带发送测试数据流的输出端口的端口标识。第二电路板的信号处理器件用于根据每个输入端口接收到的测试数据流中的数据字段是否与应该接收到的测试数据流中的数据字段一致,从而确定输入端口与输出端口之间的线缆是否正确连接。
可选的,输出端口的端口标识为该输出端口的标识信息,用于表征该输出端口在第一电路板上的位置。
示例性的,参见图7,图7为本申请示出的一种第一电路板X与第二电路板Y的连接示意图。第二电路板Y上配置有3个输入端口,3个输入端口的端口标识分别为A1、A2和A3,第一电路板X配置有3个输出端口,三个输出端口的端口标识分别为B1、B2和B3。其中,A1与B1通过线缆C连接,A2与B2通过线缆D连接,A3与B3通过线缆E连接。同时,第二电路板Y的信号接收器件分别与A1、A2和A3连接,第一电路板X的信号发送器件分别与B1、B2和B3连接。以第二电路板Y接收到测试数据流为第一电路板X通过输出端口A3发送的为例,输出端口的端口标识可以为A3。
在一种可能的实现方式中,测试数据流可以是基于单线单向异步串行通信(synchronized serial port communication,SSPC)协议的电平信号。
具体的,一个测试数据流对应一个数据帧。一个数据帧包括连续的多位电平信号。由于电平信号的不同组合能够分别对应不同的测试数据流。第一电路板通过不同输出端口向第二电路板的输入端口发送的测试数据流中的数据字段不同,不同的数据字段分别携带有不同的输出端口的端口标识。
其中,异步串行通信指第一电路板和第二电路板之间以一个字符作为数据传输单位,且第一电路板传送字符的间隔时间不一定,具有不规则数据段传送特性的串行数据传输。其中,一个字符即数据帧的一位,也可以理解为一个电平信号。通常,一个高电平信号对应的字符为“1”,一个低电平信号对应的字符为“0”。
具体的,测试数据流中的数据字段可以通过该测试数据流中的至少一位电平信号承载。测试数据流对应的数据帧中与该至少一位电平信号对应的值可以称为数据位,即测试数据流对应的数据帧中包括数据位,该数据位与测试数据流中的数据字段对应。
示例性的,结合图7,以测试数据流的数据字段包括4位连续的电平信号为例(即数据帧包括4位数据位),则数据帧“0001”可以用于表示第一电路板的输出端口B1,数据帧“0010”可以用于表示第一电路板的输出端口B2,数据帧“0100”可以用于表示第一电路板的输出端口B3。
在另一个示例中,在图7的基础上,第二电路板Y还连接有第一电路板Z,以测试数据流的数据字段包括8位连续的电平信号为例(即数据帧包括8位数据位),则数据字段对应的数据帧的前四位“0001”可以用于表示第一电路板Z,数据帧的后四位“0001”表示输出端口B1,那么测试数据流对应的数据帧的“00010001”表示第一电路板Z的输出端口B1。类似的,数据位为“00100001”的数据帧可以用于表示第一电路板X的输出端口B1。
在上述示例的基础上,以测试数据流的数据字段包括12位连续的电平信号为例(即数据帧包括12位数据位)。A1与B1通过线缆C连接,则测试数据流的数据字段对应的数据帧的前四位“1000”用于表示线缆C,数据帧的中间四位“0001”用于表示第一电路板X,以及数据帧的后四位“0001”用于表示输出端口B1。则测试数据流的数据字段对应的数据帧“100000010001”表示第一电路板X的输出端口B1,且与输出端口B1连接的线缆为线缆C。
需要说明的是,本申请对测试数据流中的数据字段的位数不做限制,可以根据用户的需求灵活设置,在一些应用场景中,上述数据字段还可以包括第一电路板的标识和设置在第一电路板上与发送测试数据流的输出端口连接的连接器的标识。在输入端口和输出端口之间的连接件包括线缆和/或转接器件的情况下,上述数据字段还包括连接发送测试数据流的输出端口的线缆的标识和/或转接器件的标识,只需为需要承载的信息设置对应的数据位即可。以上数据字段的表现形式只为示例性说明,本申请实施例对数据字段的具体实现方式不做特别限制。
由于测试数据流基于异步串行通信,且测试数据流对应的数据帧中包括数据字段对应的多位用于表征端口标识的数据位,因此测试数据流的数据字段能够表征更多不同的输出端口的端口标识。在第一电路板和第二电路板之间连接大量线缆的场景下,测试数据流中的数据字段能够准确表征每个端口的端口标识,从而提升检测输出端口和输入端口之间是否连接正确的准确性。
在一种可能的实现方式中,测试数据流中还包括校验字段;信号接收器件,还用于根据校验字段对测试数据流进行校验;在测试数据流校验成功的情况下,将测试数据流存储在第二电路板上设置的寄存器中,以使得信号处理器件从寄存器中获取测试数据流,根据每个输入端口接收到的测试数据流是否与应该接收到的测试数据流一致,从而确定输入端口与输出端口之间的线缆是否正确连接。
可选的,信号接收器件根据校验信息对测试数据流的校验方式可以为偶校验或奇校验。
以校验方式为偶校验为例,校验字段由测试数据流的最后一位电平信号承载,也可以理解为将测试数据流对应的数据帧的最后一位的值设置为校验位,即测试数据流对应的数据帧中包括校验位,该校验位与测试数据流中的校验字段对应,且校验位为数据帧的最后一位。数据位可以为1或0。当测试数据流中表征"1"的电平数为偶数的时候,校验位为"0",当测试数据流中表征"1"的电平数为奇数的时候,校验位为"1"。
在第二电路板上的信号接收器件在接收到测试数据流后,首先将测试数据流存储在寄存器中,根据测试数据流中校验字段对测试数据流进行校验,在校验成功的情况下,第二电路板的基板管理控制器从寄存器中获取测试数据流,根据每个输入端口接收到的测试数据流是否与应该接收到的测试数据流一致,从而确定输入端口与输出端口之间的线缆是否正确连接。
在测试数据流校验失败的情况下,信号接收器件将寄存器中的测试数据流删除,并重新接收来自第一电路板的测试数据位。
示例性的,以测试数据流包括5位连续的电平信号为例,即数据帧为“00010”其中,前四位为数据字段对应的数据位,用于表示输出端口的端口标识,第五位为校验字段对应的校验位,由于测试数据流中包括的高电平“1”的个数为奇数,因此校验字段应为0。此时测试数据流校验成功。
在另一示例中,测试数据流为“00011”包括的高电平“1”的个数为奇数,由于校验字段应为0。由于此时校验字段对应的校验位为1,因此,测试数据流校验失败。
需要说明的是,测试数据流的校验操作也可以由第二电路板的基板管理控制器341执行,此处对校验操作的执行主体不做特别限制。
本申请提供的方法通过接收测试数据流的第二电路板根据测试数据流中的校验字段对测试数据流进行验证,能够保证第二电路板接收到的测试数据流的正确性和完整性,避免由于测试数据流不正确导致对输入端口与输出端口之间的线缆是否正确连接的检测错误,能够有效提升检测的准确性。
在一种可能的实现方式中,测试数据流中还包括命令字段,命令字段携带的特定的指令信息,不同的指令信息对应的命令字段不同;指令信息包括连接检测指令;
信号处理器件具体用于响应于连接检测指令,根据每个输入端口接收到的测试数据流是否与其应该接收到的数据流一致,确定输入端口与输出端口之间的线缆是否正确连接。
具体的,命令字段可以通过测试数据流中的至少一位电平信号承载。测试数据流对应的数据帧中与该至少一位电平信号对应的值可以称为命令位。即测试数据流对应的数据帧中包括命令位,该命令位与测试数据流中的命令字段对应。
在一个示例中,数据帧中的命令位设置在数据位之前。
结合上述示例,以测试数据流为8位电平信号为例,测试数据流为“00100010”其中,前三位表示命令位,对应命令字段,4至7位为数据位,对应数据字段,用于表征输出端口的端口标识,第8位为校验位,对应校验字段。在本示例中,测试数据流的前三位“001”表示连接检测指令,该连接检测指令用于指示信号处理器件响应于连接检测指令,根据每个输入端口接收到的测试数据流是否与其应该接收到的数据流一致,确定输入端口与输出端口之间的线缆是否正确连接。
需要说明的是,在上述示例中,命令位可以通过其他电平信号的组合,表示不同的指令信息,以指示信号处理器件进行不同的操作。例如,参见下述表1,表1示出了多种命令字段的不同组合分别表征的指令信息。例如,将信号存储指令设置为“000”,指示信号处理器件将测试数据流存储在预设位置。这样一来,通过测试数据流中命令字段设置不同的指令信息,能够使得信号处理器件执行不同的操作,进而实现不同的功能。同时,使得第一电路板的输出端口和第二电路板的输入端口之间不只传输用于检测连接关系的测试数据流,也可以传输其他用途的数据流,有效提高第一电路板的输出端口和第二电路板的输入端口之间的线缆的利用率。
表1
在一种可能的实现方式中,测试数据流中还包括起始字段;
信号发送器件还用于在发送测试数据流之前,通过一个或多个输出端口发送预设字段;信号接收器件,还用于在确定通过一个或多个输入端口接收到预设字段后,响应于接收到的起始字段,接收测试数据流。
具体的,测试数据流中的起始字段可以通过测试数据流中的首位电平信号承载。测试数据流对应的数据帧中与该首位电平信号对应的值可以称为起始位。即测试数据流对应的数据帧中包括起始位,该起始位与测试数据流中的起始字段对应。
同时需要说明的是,当未接收测试数据流时,第二电路板的每个输入端口持续接收来自第一电路板通过每个输出端口发送的预设字段,以作为测试数据流之外的空闲位。例如,该预设字段可以为持续的高电平信号,即持续的“1”。
示例性的,预设字段可以为25个高电平信号,即25个连续的“1”,该起始位可以为“0”。第二电路板在连续接收25个高电平信号(空闲位)后,接收到起始位“0”时,开始接收测试数据流,以根据测试数据流完成对输入端口和输出端口之间是否连接正确进行检测。
通过在数据帧中设置起始位,能够根据预设字段和测试数据流中的起始字段指示第二电路板接收测试数据流,以完成对输入端口和输出端口之间是否连接正确进行检测,进而保证设置有第二电路板的计算设备的正常工作。
为了便于说明,参见下述表2,为本申请实施例示出的一种数据帧,包括起始位、命令位、数据位以及校验位。其中,起始位为第0位,命令位为1-3位,数据位为4-7位,校验位为第8位。该测试数据流为00010011,其中起始位为“0”用于指示第二电路板接收该测试数据流。命令位为“001”对应连接检测指令,用于指示第二电路板对接收该测试数据流的输入端口和与该输入端口连接的输出端口之间是否连接正确进行检测。数据位为“0001”用于表征发送该测试数据流的输出端口的端口标识。校验位为“1”用于对该测试数据流进行校验,在校验方式为偶校验的情况下,该测试数据流能够校验成功。
表2
在一种可能的实现方式中,测试数据流可以以预设频率发送。
具体的,预设频率可以根据用户的需求进行设置。例如,预设频率可以为100次/秒。本申请实施例对测试数据流的预设频率的数值不做特别限制。
这样一来,本申请提供的方法通过以预设频率发送测试数据流能够实时对第二电路板的输入端口和第一电路板的输出端口之间是否连接正确进行检测,保证设置有第二电路板的计算设备的正常工作。
可选的,测试数据流还被配置为:当第一电路板上电时,由第一电路板的信号发送器件发送。
具体的,当第一电路板上电时,信号发送器件首先通过输出端口向第二电路板的输入端口持续发送高电平信号,然后将测试数据流对应的字符放入移位寄存器,生成测试数据流对应的数据帧,并从该数据帧的低位到高位逐个发送字符。例如,第一电路板上电并生成测试数据流后,首先向第二电路板发送该测试数据流中的起始字段(起始位),然后依次向第二电路板发送命令字段(命令位),接着向第二电路板发送数据字段(数据位),最后向第二电路板发送校验字段(校验位)。
作为响应,当第二电路板上电时,信号接收器件首先接收第一电路板发送的持续的高电平信号,在接收到第一电路板发送的预设字段后,接收第第一电路板发送的测试数据流中的起始字段(起始位),从测试数据流的低位到高位逐个接收字符。然后接收第一电路板发送的命令字段(命令位)。接着接收第一电路板发送的数据字段(数据位),最后接收第一电路板发送的校验字段(校验位)。以完成对第二电路板的输入端口和第一电路板的输出端口之间是否连接正确进行检测。
需要说明的是,该测试数据流可以在第一电路板上电时发送一次,也可以在第一电路板上电后持续循环发送,此处对测试数据流的发送频率不做特别限制。
在测试数据流为第一电路板上电后持续循环发送的情况下,第二电路板可以在上电时,在预设时长后接收测试数据流。示例性的,预设时长可以为1s。
由于第二电路板在刚上电时,还未稳定运行,此时接收的测试数据流的正确性和完整性无法保障,通过在预设时长后接收测试数据流,避免第二电路板由于接收到错误的测试数据流,进而对连接检测的准确性造成影响。
在一种可能的实现方式中,信号处理器件具体用于根据每个输入端口接收到的测试数据流中的数据字段是否与应该接收到的测试数据流中的数据字段一致,从而确定输入端口与输出端口之间的线缆是否正确连接。
具体的,第二电路板的多个输入端口包括第一输入端口,第一电路板的多个输出端口包括第一输出端口;第一输入端口应当与第一输出端口电连接;第一输入端口应该接收到的测试数据流为第一输出端口发送的测试数据流。也可以理解为,只有第一输入端口与第一输出端口连接,设置有第二电路板的计算设备才能够正常工作。具体的,当信号接收器件接收到第一电路板通过输出端口发送的测试数据流时,首先确定接收该测试数据流的输入端口。例如,在信号接收器件为CPLD的情况下,CPLD根据与目标线缆连接的引脚确定接收该测试数据流的输入端口,然后接收测试数据流,在CPLD对测试数据流校验成功的情况下,将测试数据流存储在寄存器中。基板管理控制器从寄存器中获取测试数据流以及该输入端口应该接收到的测试数据流。根据该输入端口实际接收到的测试数据流中的数据字段以及该输入端口应该接收到的测试数据流中的数据字段,以确定该输入端口与其连接的输出端口是否连接正确。
在一种可能的实现方式中,在输入端口接收到的测试数据流中的数据字段与应该接收到的测试数据流中的数据字段一致的情况下,信号处理器件确定目标线缆的连接状态为正常;
在输入端口接收到的测试数据流中的数据字段与应该接收到的测试数据流中的数据字段不一致的情况下,信号处理器件确定目标线缆的连接状态为异常。
示例性的,第二电路板的信号接收器件接收到的测试数据流为“000100011”。其中,第一位为起始字段。CPLD响应于该起始字段以及该起始字段之前的预设字段,接收测试数据流。第2至4位为命令字段,“001”表示连接检测指令,信号接收器件响应于该连接检测指令,根据测试数据流中的数据字段,对第二电路板的输入端口和第一电路板的输出端口之间是否连接正确进行检测。第5至8位为数据字段,在本示例中,“0001”表示的输出端口的端口标识为第一电路板的B1端口。同时信号接收器件根据与接收该测试数据流的输入端口连接的引脚确定输入端口为第二电路板的A1端口。第9位为校验字段,在校验方式为偶校验的方式的情况下,信号接收器件根据校验字段“1”对测试数据流进行校验,当校验成功时,信号接收器件将测试数据流存储在寄存器中,以使得基板管理控制器获取。
基板管理控制器获取输入端口A1匹配的输出端口为B1,应该接收到的测试数据流中的数据字为“0001”。由于此时输入端口A1连接的输出端口B1和匹配的输出端口B1相同,均为B1,确定输入端口A1和第一电路板的输出端口B1之间连接正确。
在另一个示例中,基板管理控制器获取输入端口A1匹配的输出端口为B2,应该接收到的测试数据流中的数据字为“0010”。由于此时输入端口A1连接的输出端口B1和匹配的输出端口B2不同,确定输入端口A1和第一电路板的输出端口B1之间连接不正确。
本申请提供的方法通过对输入端口接收到的测试数据流中的数据字段与应该接收到的测试数据流中的数据字段进行比较,在数据字段一致的情况下,确定输入端口和输出端口之间连接正确,在验证失败的情况下,输入端口和输出端口B1之间连接不正确,进而保证设置有第二电路板的计算设备的正常工作。
因此,本申请提供的方法通过第二电路板的输入端口接收第一电路板的输出端口发送的测试数据流,根据该测试数据流确定输入端口与输出端口之间的线缆是否正确连接。进而保证设置有第二电路板的计算设备的正常工作。同时,由于测试数据流能够携带大量信息,在第一电路板和第二电路板之间通过大量线缆连接的场景下,测试数据流能够准确表征第一电路板的每个输出端口,以完成每个输入端口和输出端口之间的线缆是否正确连接的检测。
上述主要从方法的角度对本申请实施例的方案进行了介绍。可以理解的是,上述检测装置为了实现上述功能,其包含了执行各个功能相应的硬件结构和软件模块中的至少一个。本领域技术人员应该很容易意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
本申请实施例可以根据上述方法示例对检测装置进行功能单元的划分,例如,可以对应各个功能划分各个功能单元,也可以将两个或两个以上的功能集成在一个处理单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。需要说明的是,本申请实施例中对单元的划分是示意性的,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式。
示例性的,图8示出了本申请实施例提供的一种检测装置的结构框图。该装置应用于第二电路板,第二电路板连接第一电路板,第一电路板上具有多个输出端口,第二电路板上具有多个输入端口,第一电路板的输出端口用于一一对应地通过连接件电连接至第二电路板上的输入端口;检测装置包括接收单元610和处理单元620;接收单元610,用于通过一个或多个输入端口接收测试数据流;处理单元620,用于根据每个输入端口接收到的测试数据流是否与应该接收到的测试数据流一致,从而确定输入端口与输出端口之间的线缆是否正确连接。
可选的,输入端口包括第一输入端口,输出端口包括第一输出端口;第一输入端口应当与第一输出端口电连接;第一输入端口应该接收到的测试数据流为第一输出端口发送的测试数据流。可选的,测试数据流中包括数据字段,数据字段用于携带发送测试数据流的输出端口的端口标识;处理单元620,具体用于根据每个输入端口接收到的测试数据流中的数据字段是否与应该接收到的测试数据流中的数据字段一致,从而确定输入端口与输出端口之间的线缆是否正确连接。
可选的,数据字段还用于携带第一电路板的标识,以及用于携带设置在第一电路板上与发送测试数据流的输出端口连接的连接器的标识。
可选的,在连接件包括线缆和/或转接器件的情况下,数据字段还用于携带连接发送测试数据流的输出端口的线缆的标识和/或转接器件的标识。
可选的,测试数据流中还包括起始字段;接收单元610,还用于在确定通过一个或多个输入端口接收到预设字段后,响应于接收到的起始字段,接收测试数据流,预设字段为第一电路板在发送测试数据流之前,通过一个或多个输出端口发送的。
可选的,第二电路板上还设置有寄存器,测试数据流中还包括校验字段;接收单元610,还用于根据校验字段对测试数据流进行校验;在测试数据流校验成功的情况下,将测试数据流存储在寄存器中,以使得处理单元620从寄存器中获取测试数据流,根据每个输入端口接收到的测试数据流是否与应该接收到的测试数据流一致,从而确定输入端口与输出端口之间的线缆是否正确连接。可选的,测试数据流中还包括命令字段,命令字段携带的特定的指令信息,不同的指令信息对应的命令字段不同;指令信息包括连接检测指令;
处理单元620,具体用于响应于连接检测指令,根据每个输入端口接收到的测试数据流是否与其应该接收到的数据流一致,确定输入端口与输出端口之间的线缆是否正确连接。
可选的,第一电路板为主板,第二电路板为硬盘背板或者功能板卡。
可选的,连接件包括线缆和/或转接器件;连接件有一个或多个;当连接件为多个的情况下,多个连接件串联连接。
示例性的,图9示出了本申请实施例提供的另一种检测装置的结构框图。该装置应用于第一电路板,第一电路板连接第二电路板,第一电路板上具有多个输出端口,第二电路板上具有多个输入端口,第一电路板的输出端口用于一一对应地通过连接件电连接至第二电路板上的输入端口;检测装置包括发送单元710;发送单元710,用于向一个或多个输出端口发送互不相同的测试数据流;信号接收器件用于通过一个或多个输入端口接收测试数据流。
关于上述可选方式的具体描述可以参见前述的方法实施例,此处不再赘述。此外,上述提供的任一种检测装置的解释以及有益效果的描述均可参考上述对应的方法实施例,不再赘述。
本申请实施例还提供了一种计算机可读存储介质,该计算机可读存储介质中存储有至少一条计算机指令,该至少一条计算机指令由处理器加载并执行以实现如上各个实施例的资源配置方法。关于上述提供的任一种计算机可读存储介质中相关内容的解释及有益效果的描述,均可以参考上述对应的实施例,此处不再赘述。
本申请实施例还提供了一种芯片。该芯片中集成了用于实现上述检测装置的功能的控制电路和一个或者多个端口。可选的,该芯片支持的功能可以参考上文,此处不再赘述。本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可通过程序来指令相关的硬件完成。的程序可以存储于一种计算机可读存储介质中。上述提到的存储介质可以是只读存储器,随机接入存储器等。上述处理单元或处理器可以是中央处理器,通用处理器、特定电路结构(application specific integrated circuit,ASIC)、微处理器(digital signal processor,DSP),现场可编程门阵列(field programmable gatearray,FPGA)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。
本申请实施例还提供了一种包含指令的计算机程序产品,当该指令在计算机上运行时,使得计算机执行上述实施例中的任意一种方法。该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行计算机程序指令时,全部或部分地产生按照本申请实施例的流程或功能。计算机可以是通用计算机、专用计算机、计算机网络或者其他可编程装置。计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,计算机指令可以从一个网站站点、计算机、服务器或者数据中心通过有线(例如同轴电缆、光纤、数字用户线(digital subscriber line,DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可以用介质集成的服务器、数据中心等数据存储设备。可用介质可以是磁性介质(例如,软盘、硬盘、磁带),光介质(例如,DVD),或者半导体介质(例如SSD)等。
应注意,本申请实施例提供的上述用于存储计算机指令或者计算机程序的器件,例如但不限于,上述存储器、计算机可读存储介质和通信芯片等,均具有非易失性(non-transitory)。本领域技术人员应该可以意识到,在上述一个或多个示例中,本申请实施例所描述的功能可以用硬件、软件、固件或它们的任意组合来实现。当使用软件实现时,可以将这些功能存储在计算机可读存储介质中或者作为计算机可读存储介质上的一个或多个指令或代码进行传输。计算机可读存储介质包括计算机存储介质和通信介质,其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是通用或专用计算机能够存取的任何可用介质。
以上所述仅为本申请的可选实施例,并不用以限制本申请,凡在本申请的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (11)
1.一种计算系统,其特征在于,包括第一电路板和第二电路板,所述第一电路板上具有多个输出端口,所述第二电路板上具有多个输入端口,所述第一电路板的输出端口用于一一对应地通过连接件电连接至所述第二电路板上的输入端口;所述第一电路板上设置有信号发送器件,所述信号发送器件分别与所述第一电路板的多个输出端口连接;所述第二电路板设置有信号接收器件;所述信号接收器件分别与所述第二电路板的所述多个输入端口连接;
所述信号发送器件,用于向一个或多个所述输出端口发送互不相同的测试数据流;所述信号接收器件用于通过一个或多个输入端口接收测试数据流;
所述计算系统还包括信号处理器件,所述信号处理器件用于根据每个输入端口接收到的测试数据流是否与应该接收到的测试数据流一致,从而确定所述输入端口与所述输出端口之间的线缆是否正确连接。
2.根据权利要求1所述的系统,其特征在于,所述输入端口包括第一输入端口,所述输出端口包括第一输出端口;第一输入端口应当与第一输出端口电连接;所述第一输入端口应该接收到的测试数据流为所述第一输出端口发送的测试数据流。
3.根据权利要求1或2所述的系统,其特征在于,所述测试数据流中包括数据字段,所述数据字段用于携带发送所述测试数据流的输出端口的端口标识;所述信号处理器件具体用于根据每个输入端口接收到的测试数据流中的数据字段是否与应该接收到的测试数据流中的数据字段一致,从而确定所述输入端口与所述输出端口之间的线缆是否正确连接。
4.根据权利要求3所述的系统,其特征在于,所述数据字段还用于携带所述第一电路板的标识,以及用于携带设置在所述第一电路板上与发送所述测试数据流的输出端口连接的连接器的标识。
5.根据权利要求3或4所述的系统,其特征在于,在所述连接件包括线缆和/或转接器件的情况下,所述数据字段还用于携带连接所述发送所述测试数据流的输出端口的线缆的标识和/或转接器件的标识。
6.根据权利要求1-5中任一项所述的系统,其特征在于,所述测试数据流中还包括起始字段;
所述信号发送器件,还用于在发送所述测试数据流之前,通过一个或多个所述输出端口发送预设字段;
所述信号接收器件,还用于在确定通过一个或多个输入端口接收到所述预设字段后,响应于接收到的所述起始字段,接收所述测试数据流。
7.根据权利要求1-6中任一项所述的系统,其特征在于,所述第二电路板上还设置有寄存器,所述测试数据流中还包括校验字段;所述信号接收器件,还用于:
根据所述校验字段对所述测试数据流进行校验;
在所述测试数据流校验成功的情况下,将所述测试数据流存储在寄存器中,以使得所述信号处理器件从所述寄存器中获取所述测试数据流,根据每个输入端口接收到的测试数据流是否与应该接收到的测试数据流一致,从而确定所述输入端口与所述输出端口之间的线缆是否正确连接。
8.根据权利要求1-7中任一项所述的系统,其特征在于,所述测试数据流中还包括命令字段,所述命令字段携带的特定的指令信息,不同的指令信息对应的命令字段不同;所述指令信息包括连接检测指令;
所述信号处理器件具体用于响应于所述连接检测指令,根据每个输入端口接收到的所述测试数据流是否与其应该接收到的数据流一致,确定所述输入端口与输出端口之间的线缆是否正确连接。
9.根据权利要求1-8中任一项所述的系统,其特征在于,所述信号发送器件为复杂可编程逻辑器件CPLD、中央处理器CPU、微控制单元MCU或现场可编程门阵列FPGA中的一种;以及所述信号接收器件为复杂可编程逻辑器件CPLD、中央处理器CPU、微控制单元MCU或现场可编程门阵列FPGA中的一种。
10.根据权利要求1-9中任一项所述的系统,其特征在于,所述第一电路板为主板,所述第二电路板为硬盘背板或者功能板卡。
11.根据权利要求1-10中任一项所述的系统,其特征在于,所述连接件包括线缆和/或转接器件;所述连接件有一个或多个;当所述连接件为多个的情况下,多个所述连接件串联连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211436047.3A CN115951266A (zh) | 2022-11-16 | 2022-11-16 | 一种计算系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211436047.3A CN115951266A (zh) | 2022-11-16 | 2022-11-16 | 一种计算系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115951266A true CN115951266A (zh) | 2023-04-11 |
Family
ID=87281333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211436047.3A Pending CN115951266A (zh) | 2022-11-16 | 2022-11-16 | 一种计算系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115951266A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116500506A (zh) * | 2023-06-25 | 2023-07-28 | 新华三信息技术有限公司 | 一种线缆接线关系检测方法及装置 |
-
2022
- 2022-11-16 CN CN202211436047.3A patent/CN115951266A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116500506A (zh) * | 2023-06-25 | 2023-07-28 | 新华三信息技术有限公司 | 一种线缆接线关系检测方法及装置 |
CN116500506B (zh) * | 2023-06-25 | 2023-09-19 | 新华三信息技术有限公司 | 一种线缆接线关系检测方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6886107B2 (en) | Method and system for selecting a master controller in a redundant control plane having plural controllers | |
US7231560B2 (en) | Apparatus and method for testing motherboard having PCI express devices | |
US11748218B2 (en) | Methods, electronic devices, storage systems, and computer program products for error detection | |
US7848232B2 (en) | Time division multiplexed communication bus and related methods | |
US7324913B2 (en) | Methods and apparatus for testing a link between chips | |
CN111289922B (zh) | 线缆插接检测方法及相关设备 | |
US20180349310A1 (en) | HOT PLUGGING PERIPHERAL CONNECTED INTERFACE EXPRESS (PCIe) CARDS | |
CN115951266A (zh) | 一种计算系统 | |
CN110321255B (zh) | 用以检查缆线错误的方法及系统 | |
US11157378B2 (en) | Method, device, data storage system, and computer product for error injection | |
WO2014082275A1 (zh) | 线缆插接情况的检测方法及装置 | |
CN109428778B (zh) | 主板网络连通性测试方法及装置 | |
US20070022363A1 (en) | Redundant 3-wire communication system and method | |
CN115729872A (zh) | 一种计算设备及pcie线缆连接的检测方法 | |
CN113138951B (zh) | 一种通过sgpio共接多种设备的方法、系统及介质 | |
US7000170B2 (en) | Method and apparatus for generating CRC/parity error in network environment | |
JP2000040040A (ja) | データ通信装置及びプログラムを記憶した記憶媒体 | |
CN112100109B (zh) | 一种线缆连接容错连接装置及方法 | |
CN109270398B (zh) | 插卡的插稳状态的检测方法、装置和设备 | |
CN111666089B (zh) | 电子设备的固件更新方法、芯片、电子设备及存储介质 | |
US11500717B2 (en) | Method for detecting data storage system, device and data storage system | |
CN109474493B (zh) | 具有自检功能的通信方法及系统 | |
CN114880264A (zh) | Pcie信号配置处理方法、系统、终端及存储介质 | |
US20020186022A1 (en) | Method, system, and recording medium of testing a 1394 interface card | |
CN117692354A (zh) | 一种线缆检测方法及计算设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |