CN115943486A - 平底遮蔽环 - Google Patents

平底遮蔽环 Download PDF

Info

Publication number
CN115943486A
CN115943486A CN202180041451.8A CN202180041451A CN115943486A CN 115943486 A CN115943486 A CN 115943486A CN 202180041451 A CN202180041451 A CN 202180041451A CN 115943486 A CN115943486 A CN 115943486A
Authority
CN
China
Prior art keywords
substrate
fbr
fbsr
processing chamber
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180041451.8A
Other languages
English (en)
Inventor
魏崃
金智洙
艾伦·杰弗里·米勒
威廉·蒂
弗兰克·云·林
韩俊熙熙
刘洁
柯南·江
迈克尔·约翰·马丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN115943486A publication Critical patent/CN115943486A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在一些示例中，提供了用于在处理室中处理衬底的平底遮蔽环(fBSR)。示例性的fBSR包含用于覆盖处理室中的衬底边缘的悬出部。悬出部包括径向向外延伸越过衬底的外缘的平坦区。

Description

平底遮蔽环
相关申请的交叉引用
本申请要求于2020年6月11日申请的美国临时专利申请No.63/038,026的优先权利益，其全部公开内容都通过引用合并于此。
技术领域
本公开内容总体上涉及半导体制造，且更具体地涉及用于衬底蚀刻操作的平底遮蔽环。
背景技术
在深硅蚀刻操作中，非预期的黑硅形成物可能呈现显著的缺陷问题。这样的形成物有时可能发生在晶片外缘的晶片斜角区。黑硅可例如在硅针中观察到，这些硅针捕集光以及造成等离子体或RF遮蔽。黑硅和缺陷形成物可能倾向破裂。该破裂在制造上可能引发重大缺陷问题。
解决黑硅形成物的已知技术包括例如覆盖晶片的边缘以保护其免遭蚀刻。一些边缘覆盖技术采用底遮蔽环(BSR)。即使使用BSR，然而随着轮廓深度增加，要产出均匀径向梯度或深度均匀度仍具有挑战，特别是在晶片的窄边缘排除区。在某些情况下，一些目前可用BSR的固有特性甚至可能使问题恶化。
例如，已知类型的BSR 302描绘于图3中。此类型的BSR 302具有0.254至7.6mm(约0.01至0.3英寸)的范围内的径向长度的短唇缘306。将看到BSR 302的径向内区303包括斜坡304。斜坡304呈现可能引起蚀刻和其他处理问题的障碍。例如，斜坡304的反射形状可能干扰RF场并造成遮蔽、(“无蚀刻”区)、以及结构、通孔等的可能错位。
这里提供的背景描述是为了总体呈现本公开的背景。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。
发明内容
在一些示例中，提供了一种平底遮蔽环(fBSR)，其用于在处理室中处理衬底。
示例性的fBSR包含：悬出部，其用于覆盖所述处理室中的所述衬底的边缘，该悬出部包括平坦区，该平坦区径向向外延伸越过所述衬底的外缘。在一些示例中，所述平坦区大致与所述衬底的上表面平行。
在一些示例中，提供了一种在处理室中处理衬底的方法。示例性的方法包含：将所述衬底支撑在所述处理室内的衬底支撑组件上。该方法包括将fBSR安装于所述处理室中，其中所述fBSR包含用于覆盖所述处理室中的所述衬底的边缘的悬出部，且其中所述悬出部包括径向向外延伸越过所述衬底的外缘的平坦区。所述方法还包括使所述fBSR居中于所述衬底上方，并用所述fBSR的所述悬出部覆盖所述衬底的所述边缘；以及然后在所述处理室中处理所述衬底。
附图说明
一些实施方案系通过实例且非限制的方式显示于附图的视图中。为了更容易识别任何特定元件或动作的论述，参考编号中的一个或多个最大有效位数是指首次介绍该元件的附图编号。
图1是其内可采用本文的平BSR的一些实施方案的反应室的示意图。
图2说明根据一实施方案的fBSR的总体布置。
图3说明根据一示例的已知的BSR类型。
图4A是图2所示fBSR 202的放大图。
图4B说明根据本公开内容的另一示例性实施方案的fBSR。
图5说明根据本公开内容的另一示例性实施方案的fBSR。
图6A至6B是说明根据一些实施方案的衬底形成物的比较性示例的图。
图7是显示根据本公开内容的一示例性实施方案使用fBSR的方法流程图。
具体实施方式
以下描述包括体现本公开内容的说明性实施方案的系统、方法和技术。在下面描述中，为了说明的目的，概述许多特定细节，以提供对示例性实施方案的彻底理解。然而本领域技术人员将明白本公开内容可在不具有这些特定细节下实施。
本专利文件的公开内容的一部分可能包含受版权保护的材料。版权所有者不反对由任何人对专利文件或专利公开内容进行传真复制，因为其出现在专利和商标局的专利档案或记录中，但在任何其他方面保留所有版权。以下声明适用于如下面所述以及在形成本文件的一部分的附图中的任何数据：版权人LAM Research Corporation，2020，保留所有权利。
图1是其内可采用所述平BSR的一些实施方案的反应室的示意图。图1说明电容耦合等离子体处理室100，其代表一般用于蚀刻衬底的示例性等离子体处理室类型。处理室100包括例如卡盘102之类的衬底支撑组件，其代表蚀刻期间例如晶片104之类的衬底定位于其上的工件保持器。卡盘102可通过任何适合夹持技术(例如静电技术、机械技术、夹持技术、真空技术等等)实施。在蚀刻期间，通常通过双频电源106同时供给卡盘102双RF频率(低频和高频)，例如2MHz和27MHz。
上电极108位于晶片104上方。上电极108为接地。图1说明其中上电极108的底表面107大于卡盘102的顶表面109和晶片104的蚀刻反应器。在蚀刻期间，等离子体112由通过混合气体管线114供应并经由排放管线118泵送出的蚀刻剂源气体形成。在处理室100内，混合气体管线114可连接至喷头(未图示)。处理室100外部的气体的上游混合及分配将于以下更详尽讨论。
电绝缘器环110使上电极108与处理室100绝缘。限制环116可设置在上电极108与例如卡盘102之类的底电极之间。通常，限制环116有助于将蚀刻等离子体112局限在晶片104上方的区域，以改善工艺控制并且确保再现性。
当RF功率从双频电源106供应到卡盘102时，等电位场线在晶片104上方建立。等电位场线是在横跨晶片104与等离子体112之间的等离子体鞘的电场线。与这些等电位场线相交的是晶片104与等离子体112之间的等离子体鞘中的电场线。在等离子体处理期间，正离子加速越过等电位场线而撞击在晶片104的表面上，从而提供所需的蚀刻效果，例如改善蚀刻方向性。由于上电极108和卡盘102的几何形状，所以场线可能在晶片表面范围不均匀且可能在晶片104的边缘显著变化。因此，一般设置聚焦环120来改善整个晶片表面范围的工艺均匀度。参照图1，晶片104显示为设置在聚焦环120内，该聚焦环120可由合适的介电材料(例如陶瓷、石英、塑料等等)形成。于是，聚焦环120的存在使得等电位场线能基本上均匀设置在晶片104的整个表面上方。
导电屏蔽件122基本上环绕聚焦环120。导电屏蔽件122配置成在处理室100内基本上接地。导电屏蔽件122防止非期望等电位场线出现在聚焦环120外。关于通过混合气体管线114供应的室源气体，已发现等离子体反应器内及其上游的气体传输特性可能是导致蚀刻或沉积不均匀性的最敏感变量。
在一些实施方案中，在混合前，混合气体管线114上游的气体输送面板由单独的气体专属供应管线供应。这些管线可包括用于气体混合物的各气体成分的管道和流动部件，例如阀、调节器、质量流量控制器(MFC)等。这些单独的管线通过歧管入口供应气体至常规的气体混合歧管。在经由出口离开歧管以经由气体供应管线(例如图1的混合气体管线114)分配到其他部件或处理室(例如图1的处理室100)前，单独的气体在歧管中混合。
在一些实施方案中，气体混合歧管或分配器包括具有相对高容积的细长管状结构。用于产生所需气体混合物的各气体供应管线沿气体歧管的长度间隔特定距离。一些歧管的长度可达如27英寸。给定歧管的总体长度可根据供应气体的管线数而定。气体管线数又可取决于处理室100中给定工艺所需的气体混合物。
图2说明了根据一示例性实施方案的fBSR 202的总体布置200。在该实施方案中，布置200包括晶片204和卡盘205。晶片包括上表面207。一或更多个限制或聚焦环220围绕晶片204。晶片204和卡盘205各自的中心在视图中为朝左的方向209。在一些情况下，fBSR 202可以下列方式部署：fBSR 202的悬出部206覆盖晶片204的边缘区域208且延伸越过晶片204的外缘222。
图4A是图2所示的fBSR 202的放大图。图4A的fBSR 202包括沿fBSR 202的上表面402设置的延伸平坦区204。在一些实施方案中，平坦区204设置在fBSR 202的径向内区405内。对比已知的BSR 302(图3)，平坦区204无阻碍性轮廓或干扰性结构。如BSR 302上呈现的斜坡304并未存在于fBSR 202中。因而以上所讨论有关斜坡304的干扰本质的问题减轻或至少减少。再次参照图2，在一些示例中，平坦区204位于平坦的非倾斜平面，其平行于晶片204的上表面207的平面。
在一些示例中，fBSR 202包括具有明显比BSR 302的短唇缘306(图3)更长的径向长度的薄悬出部206。在一些示例中，薄悬出部206的径向面积或尺寸大于BSR 302的短唇缘306的径向面积。在一些实施方案中，薄悬出部206部分地沿平坦区204延伸并定义平坦区204的一部分。在一些示例中，薄悬出部206具有7.62至76.2mm(约0.3至3.0英寸)的范围内的径向长度。
根据某些实施方案，薄悬出部206具有凸段(nose section)406，其比薄悬出部206的长度短，用于覆盖晶片204的选定对应边缘区域或与其重叠(图2)。在一些示例中，凸段406具有0.245至7.62mm(约0.01至0.3英寸)的范围内的径向长度。在一些示例中，基于76.2至304.8mm(约3.0至12.0英寸)的晶片直径，fBSR 202的内缘407与受处理晶片的中心间的距离在38.1至152.4mm(约1.5至6.0英寸)的范围内。
在一些示例中，fBSR 202在薄悬出部206的区域具有均匀截面厚度。在某些实施方案中，fBSR 202具有0.245至7.6mm(约0.01至0.3英寸)范围内的薄悬出部206和/或凸段406的截面厚度，以用于改装某些处理室。在一些示例中，如图所示，薄悬出部206构成上延伸平坦区204的部分或定义上延伸平坦区204的部分或全部。在一些示例中，平坦区204具有7.62至76.2mm(约0.3至3.0英寸)的范围内的径向长度。在一些示例中，平坦区204径向向外延伸进入或中途通过径向外区410。在一些示例中，平坦区204延伸至位于fBSR 202的径向中点与fBSR 202的周缘413之间的径向外区410内。在一些示例中，平坦区404径向向外延伸到fBSR 402的整个周缘413。在一些示例中，平坦区204终止于台阶408。在一些示例中，fBSR202包括一或更多定位凹槽或构造414和415，以用于将fBSR 202居中于晶片上方或例如卡盘102(图1)的衬底支撑组件上。fBSR 202可包括某些几何特征，例如向内倾斜面或坡面416、或向外倾斜面或坡面418。fBSR 202的一些示例可包括其他或进一步的几何特征，以增强fBSR 202的功能性。
在该方面，图4B显示了根据本公开内容的另一示例性实施方案的fBSR 202。在一些示例中，平坦区204终止于倾斜面或坡面409的基部。其他终止配置也是可行的，例如平滑曲线或其他构造。在一些示例中，几何特征包括在薄悬出部206的下侧424与fBSR 202的下侧426间延伸的向内扩展倾斜面或坡面420。在一些示例中，倾斜面或坡面设置在其他或进一步的位置，例如fBSR 202的两个平面或表面相交处。在一些示例中，几何特征可包括轮廓构造，例如圆角422。该轮廓构造可设置在例如fBSR202的两个平面或表面相交处。
在一些示例中，定位构造414和415具有不同截面轮廓或形状。其他示例也是可行的。定位构造414和415可具有相同形状，或和所示的不同的形状。例如，示例性fBSR 202可以只包括一个定位构造414或415、或包括定位构造414与415两者在内的多个定位构造。进一步的定位构造及其配置也是可行的。例如，定位构造414与415间的间距可有所不同。在一些示例中，定位构造414或415配置成与衬底支撑组件上的特定元件(例如限制环220(图2))接合。
图5显示了根据本公开内容的一些实施方案的经涂覆的fBSR。参照图5，fBSR 502用涂层504处理，以增强fBSR 502的材料强度或化学抗性。涂层504可包括氧化物涂层，例如钇氧化物涂层。涂层504可延伸覆盖例如fBSR 502的整个上表面506和508。在一些示例中，涂层504仅覆盖上表面506或对应平坦区510的上表面508。其他涂层类型和覆盖区域的组合也是可行的。
图6A是显示利用例如BSR 302之类的已知BSR在晶片表面上产生的示例性构造602的示意图。图6A示出了晶片边缘的轮廓602A变形且包括条纹603。这种变形在一些情况下表示即将达到蚀刻终止。相比之下，图6B说明利用本公开内容的fBSR在晶片表面上产生一致的示例性构造604。相比于图6A，图6B示出了不具有条纹的沿晶片边缘(604A)的干净许多的轮廓。这表示更高深宽比仍可实现。
图7显示了根据某些实施方案，在用于处理衬底(例如晶片)的处理室中使用fBSR的工艺700。
在操作702中，工艺700开始于将衬底支撑在处理室内的衬底支撑组件上。工艺700接着继续进行操作704。
在操作704中，工艺700包括在处理室中安装fBSR，并使其居中于衬底上方。居中操作可包括使fBSR上的居中构造与衬底支撑组件接合。fBSR可包含用于覆盖在处理室中的衬底的边缘的悬出部，平坦区径向向外延伸越过衬底的外缘。工艺700接着继续进行操作706。
在操作706中，工艺700包括用fBSR的悬出部覆盖衬底的边缘。工艺700接着继续进行操作708。
在操作708中，工艺700包括处理衬底。
为进一步说明本文所公开的装置和方法，在此提供非限制性的示例列表：
1.一种平底遮蔽环(fBSR)，其用于在处理室中处理衬底，所述fBSR包含：悬出部，其用于覆盖所述处理室中的所述衬底的边缘；平坦区，其径向向外延伸越过所述衬底的外缘。
2.根据示例1所述的fBSR，其中所述平坦区大致与所述衬底的上表面平行。
3.根据示例1或示例2所述的fBSR，其中所述平坦区的径向长度在约7.62至76.2mm(约0.3至3.00英寸)的范围内。
4.根据示例1至3中任一者所述的fBSR，其中所述平坦区径向向外延伸至所述fBSR的径向外区内，所述径向外区位于所述fBSR的径向中点与所述fBSR的周缘之间。
5.根据示例1至4中任一者所述的fBSR，其中所述平坦区径向向外延伸至所述fBSR的所述周缘。
6.根据示例1至5中任一者所述的fBSR，其中所述平坦区包括涂层。
7.根据示例6所述的fBSR，其中所述涂层包括氧化物涂层。
8.一种在处理室中处理衬底的方法，所述方法包含：将所述衬底支撑在所述处理室内的衬底支撑组件上；将平底遮蔽环(fBSR)安装于所述处理室中，其中所述fBSR包含用于覆盖所述处理室中的所述衬底的边缘的悬出部，且其中所述悬出部包括径向向外延伸越过所述衬底的外缘的平坦区；使所述fBSR居中于所述衬底上方，并用所述fBSR的所述悬出部覆盖所述衬底的所述边缘；以及在所述处理室中处理所述衬底。在一些示例中，示例性方法中使用的fBSR包括示例1至7中任一者定义的特征中的一者或更多者。
尽管实施例已参照特定示例性实施方案或方法描述，但显然在不脱离实施方案的更广范围下，可对这些实施方案进行多种修改和改变。因此，说明书和附图应视为具有说明性而非限制性。形成本文的一部分的附图通过举例而非限制地显示可实践主题的特定实施方案。所述实施方案被充分阐述，以使本领域技术人员能实施本文所公开的教导。可使用其他实施方案及从中产生其他实施方案。因此该具体实施方式不被视为限制性的，且各种实施方案的范围仅由所附权利要求、连同这些权利要求所赋予的等效方案的全部范围限定。
本发明主题的这些实施方案在此可单个地和/或共同地由术语“发明”所提及，其仅是为了方便，而不旨在将本申请的范围自愿性地限制于任何单一的发明或发明构思(如果公开多于一个的发明或发明构思的话)。因此，虽然本文显示并描述了特定实施方案，但应理解，为实现相同目的而计算的其他配置可替代所示的特定实施方案。本公开内容旨在涵盖各种实施方案的任何和所有的调整或变化。在阅读以上说明后，上述实施方案的组合以及本文未具体描述的其他实施方案对于本领域技术人员而言是显而易见的。

Claims (8)

1.一种平底遮蔽环(fBSR)，其用于在处理室中处理衬底，所述fBSR包含：
悬出部，其用于覆盖所述处理室中的所述衬底的边缘，平坦区径向向外延伸越过所述衬底的外缘。
2.根据权利要求1所述的fBSR，其中所述平坦区大致与所述衬底的上表面平行。
3.根据权利要求1所述的fBSR，其中所述平坦区的径向长度在约7.62至76.2mm(约0.3至3.00英寸)的范围内。
4.根据权利要求1所述的fBSR，其中所述平坦区径向向外延伸至所述fBSR的径向外区内，所述径向外区位于所述fBSR的径向中点与所述fBSR的周缘之间。
5.根据权利要求4所述的fBSR，其中所述平坦区径向向外延伸至所述fBSR的所述周缘。
6.根据权利要求1所述的fBSR，其中所述平坦区包括涂层。
7.根据权利要求6所述的fBSR，其中所述涂层包括氧化物涂层。
8.一种在处理室中处理衬底的方法，所述方法包含：
将所述衬底支撑在所述处理室内的衬底支撑组件上；
将平底遮蔽环(fBSR)安装于所述处理室中，其中所述fBSR包含用于覆盖所述处理室中的所述衬底的边缘的悬出部，且其中所述悬出部包括径向向外延伸越过所述衬底的外缘的平坦区；
使所述fBSR居中于所述衬底上方，并用所述fBSR的所述悬出部覆盖所述衬底的所述边缘；以及
在所述处理室中处理所述衬底。
CN202180041451.8A 2020-06-11 2021-06-10 平底遮蔽环 Pending CN115943486A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063038026P 2020-06-11 2020-06-11
US63/038,026 2020-06-11
PCT/US2021/036802 WO2021252758A1 (en) 2020-06-11 2021-06-10 Flat bottom shadow ring

Publications (1)

Publication Number Publication Date
CN115943486A true CN115943486A (zh) 2023-04-07

Family

ID=78845913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180041451.8A Pending CN115943486A (zh) 2020-06-11 2021-06-10 平底遮蔽环

Country Status (6)

Country Link
US (1) US20230223292A1 (zh)
JP (1) JP2023529651A (zh)
KR (1) KR20230022962A (zh)
CN (1) CN115943486A (zh)
TW (1) TW202213432A (zh)
WO (1) WO2021252758A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030217693A1 (en) * 2002-05-22 2003-11-27 Applied Materials, Inc. Substrate support assembly having an edge protector
US20050196971A1 (en) * 2004-03-05 2005-09-08 Applied Materials, Inc. Hardware development to reduce bevel deposition
US20080242117A1 (en) * 2007-03-30 2008-10-02 Panchapakesan Ramanarayanan Apparatus to reduce wafer edge temperature and breakage of wafers
JP2009277720A (ja) * 2008-05-12 2009-11-26 Nec Electronics Corp 半導体装置の製造方法及びエッチング装置
US9997381B2 (en) * 2013-02-18 2018-06-12 Lam Research Corporation Hybrid edge ring for plasma wafer processing

Also Published As

Publication number Publication date
US20230223292A1 (en) 2023-07-13
TW202213432A (zh) 2022-04-01
KR20230022962A (ko) 2023-02-16
WO2021252758A1 (en) 2021-12-16
JP2023529651A (ja) 2023-07-11

Similar Documents

Publication Publication Date Title
KR102035960B1 (ko) 플라즈마 프로세싱시 균일도 제어를 위한 테이퍼링된 상부 전극
KR101336446B1 (ko) 기판 에지로부터의 가스 주입을 튜닝하는 프로세스
US11049755B2 (en) Semiconductor substrate supports with embedded RF shield
KR102454532B1 (ko) 전기적 아크 및 발광을 방지하고 프로세스 균일도를 개선하기 위한 피처들을 갖는 정전 척
US20130206337A1 (en) Arrangements for controlling plasma processing parameters
US20090272718A1 (en) Methods for selective pre-coating of a plasma processing chamber
JP6097471B2 (ja) 環状のバッフル
US11098406B2 (en) Substrate support unit and deposition apparatus including the same
US11488804B2 (en) Shower head assembly and plasma processing apparatus having the same
CN115943486A (zh) 平底遮蔽环
JP2023520035A (ja) 調節ガスの局所供給用エッジリング
CN113308683B (zh) Pe-cvd设备及方法
CN112740389A (zh) 具有集成加热器的腔室盖
US20230326722A1 (en) Gas-delivery assembly and reactor system including same
JP7493516B2 (ja) 基板処理チャンバ用ペデスタル
TWI835453B (zh) 用於電漿處理中之均勻性控制的漸縮上電極
JPH11238727A (ja) プラズマｃｖｄ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination