CN115939166A - 半导体装置以及其制造方法 - Google Patents

半导体装置以及其制造方法 Download PDF

Info

Publication number
CN115939166A
CN115939166A CN202210037585.9A CN202210037585A CN115939166A CN 115939166 A CN115939166 A CN 115939166A CN 202210037585 A CN202210037585 A CN 202210037585A CN 115939166 A CN115939166 A CN 115939166A
Authority
CN
China
Prior art keywords
type semiconductor
semiconductor layer
layer
groove
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210037585.9A
Other languages
English (en)
Inventor
伊东浩二
小笠原淳
村井亮太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN115939166A publication Critical patent/CN115939166A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3046—Mechanical treatment, e.g. grinding, polishing, cutting using blasting, e.g. sand-blasting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供一种能够高耐量且易于制造的半导体装置。本发明涉及的半导体装置，包括：台面型二极管结构部(20)，依次层积有P型半导体层(11)、第一N型半导体层(12)、以及杂质浓度比所述第一N型半导体层高的第二N型半导体层(13)；以及在平面视图中配置在所述台面型二极管结构部(20)周围的侧壁的保护层(17b)，其中，在所述P型半导体层的下侧的侧面未配置所述保护层，在所述P型半导体层的上侧的侧面配置有所述保护层，在所述第一N型半导体层的侧面12a以及所述第二N型半导体层的侧面13a配置有所述保护层，所述P型半导体层与所述第一N型半导体层之间的的PN结面与所述P型半导体层的上侧的侧面11c构成的斜角(30)大于等于85度小于等于120度。

Description

半导体装置以及其制造方法
技术领域
本发明涉及半导体装置以及其制造方法。
背景技术
一直以来，实施玻璃钝化的台面型二极管，以容易制造的负斜角台面型二极管为主流。虽然负斜角的台面型二极管容易制造，但由于半导体基板的表面电场强度变高，与正斜角相比难以实现高耐量化，进而难以提高反向浪涌耐量。另外，采用负斜角进行高耐量化时，还需要深而宽的槽和高价的高电阻率晶片，因此会导致成本不可避免地上升。这其中，需要深且宽的槽的理由是，由于通过药液的湿蚀刻形成槽，因此需要确保用于药液进入并且将化学反应中产生的气泡释放的多余区域(无效区域)。另外，耐量越高，越需要深且宽的槽，而无效区域的增加势必会减少有效的芯片区域。在下述专利文献1中公开了与其相关的技术。
另一方面，正斜角的台面型二极管能够降低半导体基板的表面电场强度，因此相对容易实现高耐量化，且能够提高反向浪涌耐量。但是，由于PN结位于较深的位置且需要较宽且较深的槽，因此可能导致因蚀刻引发的制造偏差变大。因此，用现有技术很难制造正斜角的台面型二极管。
因此，行业需要一种能够高耐量化且容易制造的正斜角的台面型二极管。
【先行技术文献】
【专利文献1】WO2014/155739号公报
鉴于所述这种情况，本发明的目的在于提供一种高耐量化且容易制造的半导体装置以及其制造方法。
发明内容
【1】本发明涉及的半导体装置，其特征在于，包括：
台面型二极管结构部，依次层积有P型半导体层、第一N型半导体层、以及杂质浓度比所述第一N型半导体层高的第二N型半导体层；以及
保护层，配置在俯视时所述台面型二极管结构部的周围的侧壁，
其中，在所述P型半导体层的下侧的侧面未配置所述保护层，
在所述P型半导体层的上侧的侧面配置有所述保护层，
在所述第一N型半导体层的侧面以及所述第二N型半导体层的侧面配置有所述保护层，
由所述P型半导体层与所述第一N型半导体层之间的PN结面与所述P型半导体层的上侧的侧面之间形成的斜角大于等于85度且小于等于120度。
【2】在本发明涉及的半导体装置中，
由所述第一N型半导体层与所述第二N型半导体层之间的接合面与所述第一N型半导体层与所述第二N型半导体层之间的接合部的侧面之间形成的角度大于等于85度且小于等于95度。
【3】在本发明涉及的半导体装置中，
所述P型半导体层的下侧的侧面与所述第二N型半导体层的侧面之间的距离大于等于50μm且小于等于150μm。
【4】本发明涉及的半导体装置的制造方法，其特征在于，包含：
准备半导体基板的工序(a)，所述半导体基板依次层积有P型半导体层、第一N型半导体层、以及杂质浓度比所述第一N型半导体层高的第二N型半导体层；
在所述半导体基板上，通过用切割刀片切削形成从所述第二N型半导体层一侧至所述P型半导体层中途深度的槽的工序(bc)；
在所述槽的内部涂布玻璃粉或含玻璃粉的材料的工序(e)；
通过烧成含有所述玻璃粉或玻璃粉材料，在所述槽的内部形成玻璃层的工序(f)；
在位于所述槽旁边的所述第二N型半导体层上形成第一电极的工序(h)；以及
通过用第三切割刀片沿着所述槽的底部的中央切削所述玻璃层和所述P型半导体层，从而切割所述半导体基板的工序(i)，
其中，由所述P型半导体层与所述第一N型半导体层之间的PN结面与所述P型半导体层的上侧的侧面之间形成的斜角大于等于85度且小于等于120度，
由所述第一N型半导体层与所述第二N型半导体层之间的接合面与所述第一N型半导体层与所述第二N型半导体层之间的接合部的侧面之间形成的角度大于等于85度且小于等于95度，
所述第三切割刀片的宽度窄于所述切割刀片的宽度。
【5】在本发明的半导体装置的制造方法中，
所述切割刀片的外周端部的宽度窄于内侧的宽度。
【6】在本发明的半导体装置的制造方法中，
所述工序(bc)包含：
在所述半导体基板上，通过用第一切割刀片切削形成从所述第二N型半导体层一侧至所述P型半导体层的中途深度的第一槽的工序(b)；以及
在所述半导体基板上，通过用第二切割刀片以不与所述第一槽重叠方式切削形成从所述第二N型半导体层一侧至所述第一N型半导体层的中途深度的第二槽的工序(c)，
其中，所述第二切割刀片的宽度宽于所述第一切割刀片的宽度。
【7】在本发明的半导体装置的制造方法中，
在所述工序(bc)与所述工序(e)之间，包含在槽的底面、槽的侧面以及所述第二N型半导体层表面分别形成期望的薄膜的工序(d)，
在所述工序(f)与所述工序(h)之间，包含除去所述第二N型半导体层表面的所述期望的薄膜的工序(g)。
【8】在本发明的半导体装置的制造方法中，
在所述工序(a)与所述工序(bc)之间，包含分别在所述第二N型半导体层的表面以及所述P型半导体层的背面形成蚀刻保护膜的工序，
在所述工序(bc)与所述工序(d)之间，包含在以所述蚀刻保护膜为掩模蚀刻所述槽的内壁后，除去所述蚀刻保护膜的工序。
【9】在本发明的半导体装置的制造方法中，
在所述工序(g)与所述工序(h)间，包含对所述第二N型半导体层的表面以及所述P型半导体层的背面进行喷砂处理的工序。
【10】在本发明的半导体装置的制造方法中，
在所述工序(h)中，形成在所述第二N型半导体层上的所述第一电极为第一Ni镀层。
【11】在本发明的半导体装置的制造方法中，
在所述工序(h)中，在所述第二N型半导体层上形成第一电极的同时，在所述P型半导体层下形成第二电极，
所述第一电极为第一Ni镀层，
所述第二电极为第二Ni镀层。
【12】在本发明的半导体装置的制造方法中，
在所述工序(h)中，形成在所述第二N型半导体层上的所述第一电极是通过蒸镀法或溅射法形成的第一金属电极。
【13】在本发明的半导体装置的制造方法中，
在所述工序(h)中，在所述第二N型半导体层上形成第一电极的同时，在所述P型半导体层下形成第二电极，
所述第一电极是通过蒸镀法或溅射法形成的第一金属电极以及第二金属电极，
所述第二电极是通过蒸镀法或溅射法形成的第二金属电极。
发明效果
根据本发明，就能够提供能够实现高耐量化且容易制造的半导体装置以及其制造方法。
附图说明
图1是本发明的一实施方式的半导体装置的平面图。
图2是图1所示的半导体装置的截面图。
图3是用于说明本发明的一实施方式的半导体装置的制造方法的截面图。
图4是用于说明本发明的一实施方式的半导体装置的制造方法的截面图。
图5是用于说明本发明的一实施方式的半导体装置的制造方法的截面图。
图6是用于说明本发明的一实施方式的半导体装置的制造方法的截面图。
图7是用于说明本发明的一实施方式的半导体装置的制造方法的截面图。
图8是用于说明本发明的一实施方式的半导体装置的制造方法的截面图。
图9是用于说明本发明的一实施方式的半导体装置的制造方法的截面图。
图10是与图2对应的图，是展示不同于图2所示的台面型二极管结构20周围的侧壁20a的形状的图。
图11是用于说明形成本发明的一实施方式的半导体装置的槽的截面图。
具体实施方式
以下，使用附图详细说明本发明的实施方式。另外，本发明不限于以下说明，本领域技术人员可以容易地理解，在不脱离本发明的主旨以及其范围的情况下可以对其形态和细节进行各种改变。因此，本发明并不限于以下所示的实施方式的记载内容。
【第一实施方式】
图1是本发明的一实施方式的半导体装置的平面图。图2是图1所示的半导体装置的截面图。
本发明的一实施方式涉及的上述【1】中的半导体装置包括：
台面型二极管结构部20，依次层积有P型半导体11、第一N型半导体层12、以及杂质浓度比所述第一N型半导体层12高的第二N型半导体层13；以及
保护层17b，配置在俯视时所述台面型二极管结构部20的周围的侧壁20a，
其中，在所述P型半导体层11的下侧的侧面11a未配置所述保护层17b，
在所述P型半导体层11的上侧的侧面11c配置有所述保护层17b，
在所述第一N型半导体层12的侧面12a以及所述第二N型半导体层13的侧面13a配置有所述保护层17b，
由所述P型半导体层11与所述第一N型半导体层12之间的PN结面11b与所述P型半导体层11的上侧的侧面11c之间形成的斜角30大于等于85度且小于等于120度。
以下，进行详细说明。
图1和图2所示，半导体装置具有台面型二极管结构部20，该台面型二极管结构部20按照P型半导体层11、第一N型半导体层12、杂质浓度比第一N型半导体层12高的第二N型半导体层13的顺序层积。另外，P型半导体层11、第一N型半导体层12第二以及第二N型半导体层13例如由硅形成。
如图1所示，在平面图中，在台面型二极管结构部20周围的侧壁20a上配置有保护层17b。该保护层17b为玻璃层。
如图2所示，在P型半导体层11的下侧的侧面11a处未配置保护层17b。即，在台面型结构部20的P型半导体层11的下侧的侧面具有未配置保护层(玻璃层)17b的部分。
另外，在P型半导体层11的上侧的侧面11c配置有保护层17b。
在第一N型半导体层12的侧面12a以及第二N型半导体层13的侧面13a上配置有保护层17b。即，在第一N型半导体层12以及第二N型半导体层13各自的侧面12a、13a上，整个面地形成有保护层(玻璃层)17b。
由P型半导体层11与第一N型半导体层12之间的PN结面11b与P型半导体层11上侧的侧面11c形成的斜角30大于等于85度且小于等于120度(参照图10)。
在本实施方式中，将斜角30的上限设为120度的理由是斜角30越大，第一N型半导体层12的表面(硅表面)的电场就越缓和，从而能够实现高耐量，但如果大于120度，则由于无效区域的增加，导致有效的芯片区域减少，另一方面，将斜角30的下限设为85度的理由是，通过将斜角30设为接近直角的角度，就能够实现无效区域更小的高耐量的台面型二极管。
另外，图1和图2所示的半导体装置的制造方法将在后述。
图10是与图2对应的图，图10不同于图2所示的台面型二极管结构部20周围的侧壁20a的形状的理由是因为，在图2所示半导体装置的制造方法中，通过两次切割来制作槽，而在图10所示的半导体装置的制造方法中，通过一次切割来制作槽。
由第一N型半导体层12与第二N型半导体层13之间的接合面12b、与第一N型半导体层12与第二N型半导体层13之间的接合部的侧面12c所形成的角度40可以大于等于85度且小于等于95度(参照图10)。也就是说，角度40优选为直角，但是作为制造偏差的允许范围，可以设为大于等于85度且小于等于95度。
根据本实施方式，通过将角度40设为接近直角的角度，能够缩短P型半导体层11的下侧的侧面11a与第二N型半导体层13的侧面13a之间的距离19(参照图10)。这样一来，通过在Si晶片上形成深且窄的槽，就可以制造台面型二极管并减少Si晶片的无效区域。
P型半导体层11下侧的侧面11a与第二N型半导体层13的侧面13a之间的距离19优选为大于等于50μm且小于等于150μm(参照图10)。通过在晶片上形成深且窄的槽，就能够制造台面型二极管，并减少晶片的无效区域。
【第二实施方式】
图11、图5～图9是用于说明图1以及图2或图10所示半导体装置的制造方法的截面图。图10是展示用图11所示的切割刀片34形成槽18后的半导体芯片结构的部分截面图。
本发明上述【4】涉及的半导体装置的制造方法包含：
准备半导体基板(晶片)的工序(a)，所述半导体基板依次层积有P型半导体层11、第一N型半导体层12、以及杂质浓度比所述第一N型半导体层12高的第二N型半导体层13；
在所述半导体基板14上，通过用切割刀片34切削形成从所述第二N型半导体层13一侧至所述P型半导体层11中途深度的槽18的工序(bc)；
在所述槽18的内部涂布玻璃粉或含玻璃粉的材料17的工序(e)；
通过烧成含有所述玻璃粉或玻璃粉材料17，在所述槽18的内部形成玻璃层17a的工序(f)；
在位于所述槽18旁边的所述第二N型半导体层13上形成第一电极31的工序(h)；以及
通过用第三切割刀片23沿着所述槽18的底部15a的中央切削所述玻璃层17a和所述P型半导体层11，从而切割所述半导体基板14的工序(i)，
其中，所述槽18中由所述P型半导体层11与所述第一N型半导体层12之间的PN结面11b与所述P型半导体层11的上侧的侧面11c之间形成的斜角30大于等于85度且小于等于120度，
所述槽18中由所述第一N型半导体12层与所述第二N型半导体层13之间的接合面12b与所述第一N型半导体层12与所述第二N型半导体层13之间的接合部的侧面12c之间形成的角度大于等于85度且小于等于95度，
所述第三切割刀片23的宽度窄于所述切割刀片的宽度。
如图11所示，准备按照P型半导体层(P+)11、第一N型半导体层(N-)12、杂质浓度比第一N型半导体层12高的第二N型半导体层(N+)13的顺序层积的半导体基板(晶片)14(工序(a))。
接着，如图11所示，通过用切割刀片34切削，在半导体基板14上形成从第二N型半导体层13侧即半导体基板14表面至P型半导体层11的中途深度的槽18(工序(bc))。由于切割刀片34可以挖掘出狭窄且深的沟，因此可以减少沟部的无效区域。另外，如图11所示，可以在切割刀片34的前端附加任意的角度，因此可以进行正斜角化。在现有制造方法中，由于通过湿蚀刻形成槽，所以槽的深度、宽度、斜角等的制造偏差较大，而且由于会侵入蚀刻液且需要却白较宽的宽度用于除去因化学反应产生的气泡，但是用那个切割刀片的切槽的话就能够减小制造偏差，从而制造出与当初设计时更接近的芯片。另外，由于通过正斜角化缓和了表面电场，因此还可以用低电阻的廉价晶片实现高耐量化。
另外，如图11所示，由于从第二N型半导体层13侧即N面侧进行利用切割刀片的切槽，因此能够进行正斜角化，从而缓和表面电场。与此相对，从P面侧利用切割刀片进行切槽时为负斜角，因此就得不到缓和表面电场的效果。
另外，在本实施方式中，虽然是通过用切割刀片34切削半导体基板14来形成槽18，但是发明人认为通过激光加工或干蚀刻法也能够形成同样的槽，并能够得到同样的效果。
接着，如图5所示，对槽18的内表面的Si进行湿蚀刻。通过这样，就能够除去用切割刀片34切削时的损伤以及激光加工和干蚀刻时的损伤。
接着，如图6所示，在槽18的内部涂布玻璃粉或含有玻璃粉的材料17(工序(e))。在本实施方式中，使用的是在载体中混合了玻璃粉的材料即玻璃浆料，但也可以使用在抗蚀剂液中涂布混合了玻璃粉的抗蚀剂混合玻璃的方法、以及利用电泳堆积法仅涂布玻璃粉的方法。
另外，在槽18旁的第二N型半导体层(N+)13的表面的作为电极面的部分残留有玻璃层17a的情况下，先在工序(e)之前在作为电极面的部分形成保护膜，之后再进行工序(e)，之后除去保护膜即可。通过这样，就能够防止在第二N型半导体层(N+)13表面的作为电极面的部分残留玻璃层17a。
接着，如图7所示，通过烧成含有玻璃粉或玻璃粉的材料17，从而在槽18的内部形成作为保护层的玻璃层17a(工序(f))。另外，在使用将玻璃粉与载体或抗蚀剂混合的材料时，可以在利用燃烧或分解等除去有机物后进行玻璃烧成。
接着，如图8所示，在位于槽18旁边的第二N型半导体层13上形成第一电极31(工序(h))。
接着，如图9所示，通过用第三切割刀片23沿着槽18的底部15a的中央切削玻璃层17a和P型半导体层11来切割半导体基板14(工序(i))。具体来说，用第三切割刀片23将半导体基板14半切后通过制动处理按芯片进行分离，或者在上述工序(i)之前将胶带(未图示)粘贴在半导体基板14的背面(P型半导体层11侧)之后，将半导体基板14完全切割来按芯片进行分离。也可以利用激光从半导体基板14的P型半导体层11侧在槽18的中央方向上制作芯片分割用的槽，然后通过制动处理将各个芯片分离。玻璃层17a则作为保护层发挥作用。
由槽18中P型半导体层11与第一N型半导体层12之间的PN结面11b、与P型半导体层11与第一N型半导体层12之间的PN结部的侧面11c形成的斜角30大于等于85度且小于等于120度(参照图10)。
在本实施方式中，将斜角30的上限设为120度的理由是斜角30越大，第一N型半导体层12的表面(硅表面)的电场越缓和，从而能够实现高耐量，但如果大于120度，则由于无效区域增加，有效的芯片区域就会减少。另一方面，将斜角30的下限设为85度的理由是，通过将斜角30设为接近直角的角度，能够实现无效区域更小的高耐量的台面型二极管。
由槽18中第一N型半导体层12与第二N型半导体层13之间的接合面12b与第一N型半导体层12与第二N型半导体层13之间的接合部的侧面12c形成的角度40可以为大于等于85度且小于等于95度。通过这样，就能够缩短P型半导体层11下侧的侧面11a与第二N型半导体层13的侧面13a之间的距离19(参照图10)。能够缩短距离19是因为使用切割刀片切削来形成槽18的缘故。通过在Si晶片上形成深且窄的槽，就能够制造台面型二极管，从而减少Si晶片的无效区域。
图9所示的第三切割刀片23优选比图11所示的切割刀片34的宽度更窄的切割刀片。通过这样，就能够将作为保护层的玻璃层17a残留在台面型二极管结构的侧壁上。
如图11所示，切割刀片34的外周端部形成得比内侧窄，通过这样，就能够制作如图10所示形状的槽18。另外，图11所示的切割刀片34是在上述工序(bc)中通过1次切割形成槽18的情况的一个例子。另外，图11所示的切割刀片34仅展示其外周端部附近。
切割刀片34的外周端部的角度使用大于等于0度且小于等于30度即可。通过这样，就能够将图10所示的斜角30设为大于等于90度且小于等于120度。另外，考虑到制造偏差的允许范围，斜角30的下限为大于等于85度。
另外，在本实施方式中，虽然通过用切割刀片34切削半导体基板14来形成槽18，但本发明人认为通过激光加工或干蚀刻法也能够形成同样的槽并能够得到同样的效果。
【第三实施方式】
在第二实施方式中，用图11所示切割刀片34在上述工序(bc)中通过一次切割形成槽18，与此相比，在第三实施方式中，用图3和图4所示的切割刀片21、22进行以下的工序(b)和工序(c)这两个工序
也就是说，所述工序(bc)也可以包括以下工序(b)和工序(c)。
如图3所示，通过用第一切割刀片21切削，在半导体基板14上形成从第二N型半导体层13一侧即半导体基板14表面直P型半导体层11的中途深度的第一槽15(工序(b))。
另外，在本实施方式中，通过用第一切割刀片21切削形成从半导体基板14的表面至P型半导体层11的中途深度的第一槽15，但本发明者认为也可以利用激光加工或干蚀刻法形成同样的第一槽并具有相同的效果。
接着，如图4所示，通过使用第二切割刀片22切削，在半导体基板14上，以与第一槽15重叠的方式形成从第二N型半导体层13一侧的半导体基板14的表面至第一N型半导体层(N-)12的中途深度的第二槽16(工序(c))。即，以图5所示的第一槽15的底部15a的中央为目标，通过使用第二切割刀片22进行切削来形成第二槽16。
另外，在本实施方式中，虽然是通过以不与第一槽15重叠的方式用第二切割刀片22切削形成从半导体基板14的表面至第一N型半导体层(N-)12的中途深度的第二槽16，但通过激光加工或干蚀刻法也同样能够形成同样形状和效果的第二槽。
接着，如图5所示，对第一槽15以及第二槽16的内表面(即，第一槽15的底面15a、第一槽15的侧面15b、第二槽16的侧面16a以及第二N型半导体层13的表面)处的Si进行湿蚀刻。通过这样，就能够消除第一切割刀片21以及第二切割刀片22分别切削时导致的损伤。
另外，在本实施方式中，虽然在工序(b)之后进行工序(c)，但也可以反过来，在工序(c)之后进行工序(b)。
第二切割刀片22的宽度比第一切割刀片21的宽度更宽。由此，能够形成图5所示的第一槽15与第二槽16合并而成的槽。
另外，如图5和图6所示，也可以在工序(bc)与工序(e)之间，在槽18的底面15a、槽18的侧面15b、16a以及上述第二N型半导体层13的表面分别形成期望的薄膜(未图示)。具体来说，在第一槽15底面15a、第一槽15的侧面15b、第二槽16的侧面16a以及第二N型半导体层13的表面分别形成期望的薄膜(未图示)(工序(d))。另外，期望的薄膜可以是将表面氧化后的氧化膜、SIPOS(semi-insulated poly crystalline silicon:半绝缘多晶硅)或氮化膜等薄膜。通过形成这样的薄膜，就能够获得所需的二极管特性和长期可靠性。
另外，如图7和图8所示，在工序(f)与工序(h)间，除去第二N型半导体层13表面的所述期望的薄膜(工序(g))。
如图3所示，在工序(a)与工序(bc)之间，在第二N型半导体层13表面以及P型半导体层11的背面分别形成蚀刻保护膜23a、24。蚀刻保护膜23a、24可以使用例如有机膜、抗蚀剂或氧化膜等。保护膜23a、24的效果除了保护免受蚀刻液的侵害外，还具有缓和切割中产生的碎片和裂纹等对基板的损伤的效果。
如图5所示，在工序(bc)与工序(e)之间，将蚀刻保护膜23a、24作为掩模对槽18的内壁进行蚀刻，然后除去蚀刻保护膜23a、24。通过蚀刻槽18的内壁，可以除去切割后的损伤。另外，槽18内壁的蚀刻量例如可以为30μm左右。在蚀刻量少到例如低于等于5μm的情况下，也可以在除去保护膜之后进行蚀刻。
如图7和图8所示，在工序(g)与工序(h)之间，可以进行对第二N型半导体层13的表面以及所述P型半导体层11的背面进行喷砂处理(喷吹研磨材料的处理)的工序。通过这样，就能够在第二N型半导体层13表面以及所述P型半导体层11的背面形成细小的凹凸。
另外，在工序(h)的第二N型半导体层13上形成的第一电极31可以是第一Ni镀层(参照图8)。在工序(h)中，虽然在第二N型半导体层13上形成了作为第一电极31的第一Ni镀层，但也可以在形成第一Ni镀层之前，在玻璃层17a上形成用于保护玻璃层17a的未图示的保护膜，之后再形成第一Ni镀层。如上所述，通过在第二N型半导体层13的表面形成细小的凹凸，就能够增加第一Ni镀层的密合性。
工序(h)是在第二N型半导体层13上形成第一电极31的同时在P型半导体层11下形成第二电极32，所述第一电极31可以是第一Ni镀层，第二电极32可以是第二Ni镀层(参照图8)。在形成第一Ni镀层以及第二Ni镀层之前，可以在玻璃层17a上形成用于保护玻璃层17a的未图示的保护膜，然后再形成第一Ni镀层以及第二Ni镀层。如上所述，通过在第二N型半导体层13的表面以及P型半导体层11的背面形成细小的凹凸，就能够增加第一Ni镀层以及第二Ni镀层的密合性。
在工序(h)中的在第二N型半导体层13上形成的第一电极31也可以是通过蒸镀法或溅射法形成的第一金属电极。第一金属电极可以是Al层或Ti/Ni的层积等。另外，在工序(h)中，虽然在第二N型半导体层13上形成作为第一电极31的第一金属电极，但也可以在形成第一金属电极之前，在玻璃层17a上形成用于保护玻璃层17a的未图示的保护膜，之后，再利用蒸镀法或溅射法形成Al层或Ti/Ni的层积。通过这样制成第一金属电极，可以适应焊接和键合。
工序(h)是在第二N型半导体层13上形成第一电极31的同时在P型半导体层11下形成第二电极32，第一电极31可以是通过蒸镀法或溅射法形成的第一金属电极，第二电极32可以通过蒸镀法或溅射法形成的第二金属电极。第一金属电极以及第二金属电极分别可以是Al层或Ti/Ni层积等。另外，在工序(h)中，虽然在第二N型半导体层13上形成作为第一电极31的第一金属电极的同时在P型半导体层11下形成作为第二电极32的第二金属电极，但也可以在形成第一金属电极以及第二金属电极之前，在玻璃层17a上形成用于保护玻璃层17a的未图示的保护膜，之后再通过蒸镀法或溅射法形成Al层或Ti/Ni层积。通过制成这样的第一金属电极以及第二金属电极，可以适应焊接和键合。
【符号说明】
11 P型半导体层
11a P型半导体层下侧的侧面
11b PN结面
11c P型半导体层上侧的侧面
12 第一N型半导体层
12a 第一N型半导体层的侧面
12b 第一N型半导体层与第二N型半导体层之间的接合面
12c 第一N型半导体层与第二N型半导体层之间的接合部的侧面
13 第二N型半导体层
13a 第二N型半导体层的侧面
14 半导体基板(晶片)
15 第一槽
15a 槽的底部
15b、16a 槽的侧面
16 第二槽
17 玻璃粉或含玻璃粉的材料
17a 玻璃层
17b 保护层
18 槽
19 P型半导体层下侧的侧面与第二N型半导体层的侧面之间的距离
20 台面型二极管结构部
20a 台面型二极管结构部周围的侧壁
21 第一切割刀片
22 第二切割刀片
23 第三切割刀片
23a、24 蚀刻保护膜
30 斜角
31 第一电极
32 第二电极
34 切割刀片
40 角度。

Claims (13)

1.一种半导体装置，其特征在于，包括：
台面型二极管结构部，依次层积有P型半导体层、第一N型半导体层、以及杂质浓度比所述第一N型半导体层高的第二N型半导体层；以及
保护层，配置在俯视时所述台面型二极管结构部的周围的侧壁，
其中，在所述P型半导体层的下侧的侧面未配置所述保护层，
在所述P型半导体层的上侧的侧面配置有所述保护层，
在所述第一N型半导体层的侧面以及所述第二N型半导体层的侧面配置有所述保护层，
由所述P型半导体层与所述第一N型半导体层之间的PN结面与所述P型半导体层的上侧的侧面之间形成的斜角大于等于85度且小于等于120度。
2.根据权利要求1所述的半导体装置，其特征在于：
其中，由所述第一N型半导体层与所述第二N型半导体层之间的接合面与所述第一N型半导体层与所述第二N型半导体层之间的接合部的侧面之间形成的角度大于等于85度且小于等于95度。
3.根据权利要求1或2所述的半导体装置，其特征在于：
其中，所述P型半导体层的下侧的侧面与所述第二N型半导体层的侧面之间的距离大于等于50μm且小于等于150μm。
4.一种半导体装置的制造方法，其特征在于，包含：
准备半导体基板的工序(a)，所述半导体基板依次层积有P型半导体层、第一N型半导体层、以及杂质浓度比所述第一N型半导体层高的第二N型半导体层；
在所述半导体基板上，通过用切割刀片切削形成从所述第二N型半导体层一侧至所述P型半导体层中途深度的槽的工序(bc)；
在所述槽的内部涂布玻璃粉或含玻璃粉的材料的工序(e)；
通过烧成含有所述玻璃粉或玻璃粉材料，在所述槽的内部形成玻璃层的工序(f)；
在位于所述槽旁边的所述第二N型半导体层上形成第一电极的工序(h)；以及
通过用第三切割刀片沿着所述槽的底部的中央切削所述玻璃层和所述P型半导体层，从而切割所述半导体基板的工序(i)，
其中，由所述P型半导体层与所述第一N型半导体层之间的PN结面与所述P型半导体层的上侧的侧面之间形成的斜角大于等于85度且小于等于120度，
由所述第一N型半导体层与所述第二N型半导体层之间的接合面与所述第一N型半导体层与所述第二N型半导体层之间的接合部的侧面之间形成的角度大于等于85度且小于等于95度，
所述第三切割刀片的宽度窄于所述切割刀片的宽度。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于：
其中，所述切割刀片的外周端部的宽度窄于内侧的宽度。
6.根据权利要求4所述的半导体装置的制造方法，其特征在于：
所述工序(bc)包含：
在所述半导体基板上，通过用第一切割刀片切削形成从所述第二N型半导体层一侧至所述P型半导体层的中途深度的第一槽的工序(b)；以及
在所述半导体基板上，通过用第二切割刀片以不与所述第一槽重叠方式切削形成从所述第二N型半导体层一侧至所述第一N型半导体层的中途深度的第二槽的工序(c)，
其中，所述第二切割刀片的宽度宽于所述第一切割刀片的宽度。
7.根据权利要求4至6中任意一项所述的半导体装置的制造方法，其特征在于：
在所述工序(bc)与所述工序(e)之间，包含在槽的底面、槽的侧面以及所述第二N型半导体层表面分别形成期望的薄膜的工序(d)，
在所述工序(f)与所述工序(h)之间，包含除去所述第二N型半导体层表面的所述期望的薄膜的工序(g)。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于：
在所述工序(a)与所述工序(bc)之间，包含分别在所述第二N型半导体层的表面以及所述P型半导体层的背面形成蚀刻保护膜的工序，
在所述工序(bc)与所述工序(d)之间，包含在以所述蚀刻保护膜为掩模蚀刻所述槽的内壁后，除去所述蚀刻保护膜的工序。
9.根据权利要求7或8所述的半导体装置的制造方法，其特征在于：
在所述工序(g)与所述工序(h)间，包含对所述第二N型半导体层的表面以及所述P型半导体层的背面进行喷砂处理的工序。
10.根据权利要求4至9中任意一项所述的半导体装置的制造方法，其特征在于：
在所述工序(h)中，形成在所述第二N型半导体层上的所述第一电极为第一Ni镀层。
11.根据权利要求4至9中任意一项所述的半导体装置的制造方法，其特征在于：
在所述工序(h)中，在所述第二N型半导体层上形成第一电极的同时，在所述P型半导体层下形成第二电极，
其中，所述第一电极为第一Ni镀层，
所述第二电极为第二Ni镀层。
12.根据权利要求4至9中任意一项所述的半导体装置的制造方法，其特征在于：
在所述工序(h)中，形成在所述第二N型半导体层上的所述第一电极是通过蒸镀法或溅射法形成的第一金属电极。
13.根据权利要求4至9中任意一项所述的半导体装置的制造方法，其特征在于：
在所述工序(h)中，在所述第二N型半导体层上形成第一电极的同时，在所述P型半导体层下形成第二电极，
其中，所述第一电极是通过蒸镀法或溅射法形成的第一金属电极以及第二金属电极，
所述第二电极是通过蒸镀法或溅射法形成的第二金属电极。
CN202210037585.9A 2021-10-05 2022-01-13 半导体装置以及其制造方法 Pending CN115939166A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021164102A JP2023055018A (ja) 2021-10-05 2021-10-05 半導体装置及びその製造方法
JP2021-164102 2021-10-05

Publications (1)

Publication Number Publication Date
CN115939166A true CN115939166A (zh) 2023-04-07

Family

ID=85774534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210037585.9A Pending CN115939166A (zh) 2021-10-05 2022-01-13 半导体装置以及其制造方法

Country Status (3)

Country Link
US (1) US20230105626A1 (zh)
JP (1) JP2023055018A (zh)
CN (1) CN115939166A (zh)

Also Published As

Publication number Publication date
JP2023055018A (ja) 2023-04-17
US20230105626A1 (en) 2023-04-06
TW202316526A (zh) 2023-04-16

Similar Documents

Publication Publication Date Title
CN101499421A (zh) 台型半导体装置及其制造方法
TW417190B (en) Semiconductor chips having a mesa structure provided by sawing
US11121034B2 (en) Semiconductor device manufacturing method and semiconductor device
US4179794A (en) Process of manufacturing semiconductor devices
CN108364865A (zh) 半导体器件制造方法和半导体晶片
GB1485015A (en) Semi-conductor device manufacture
US7655539B2 (en) Dice by grind for back surface metallized dies
JP6879617B2 (ja) 受光素子の製造方法
JP6357654B2 (ja) 化合物半導体装置および樹脂封止型半導体装置
CN113345838B (zh) 半导体器件解理方法
CN115050696A (zh) 晶圆级芯片封装方法
TWI657512B (zh) 半導體裝置的製造方法
EP2858129B1 (en) Semiconductor light emitting device
CN115939166A (zh) 半导体装置以及其制造方法
US4680615A (en) Silicon semiconductor component with an edge contour made by an etching technique, and method for manufacturing this component
US10232471B2 (en) Method for dividing a composite into semiconductor chips, and semiconductor chip
JPS582076A (ja) シヨツトキダイオ−ドの製造方法
TWI857266B (zh) 半導體裝置以及其製造方法
US20160163939A1 (en) Optoelectronic semiconductor chip, semiconductor component and method of producing optoelectronic semiconductor chips
CN107408531B (zh) 用于制造半导体本体的方法
US20140162413A1 (en) Method for manufacturing semiconductor device
EP0070692A2 (en) Semiconductor device passivation
US9029261B2 (en) Semiconductor device fabrication method and semiconductor device
CN104810409A (zh) 一种碳化硅二极管及其制造方法
US10903119B2 (en) Semiconductor chip, method of producing a semiconductor chip and apparatus having a plurality of semiconductor chips

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination