CN115913222A - 一种针对adf4002失锁的捕捉改进方法 - Google Patents
一种针对adf4002失锁的捕捉改进方法 Download PDFInfo
- Publication number
- CN115913222A CN115913222A CN202211346358.0A CN202211346358A CN115913222A CN 115913222 A CN115913222 A CN 115913222A CN 202211346358 A CN202211346358 A CN 202211346358A CN 115913222 A CN115913222 A CN 115913222A
- Authority
- CN
- China
- Prior art keywords
- diode
- adf4002
- locking
- vco
- small
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种针对ADF4002失锁的捕捉改进方法，包括有VCO、肖特基二极管、二极管和ADF4002，其改进方法如下：强制收窄VCO的工作频段加软件优化的方式来实现锁相环的锁定。压控电压加上一2.2V肖特基二极管。通过软件修改ADF4002的N值，和CPout的输出极性，让锁定的频率由小到大，或者由大到小的逐次逼近，最终在6392.2MHz停下来实现稳定锁定。采用两个二极管结合的方式，其中的一个为一般肖特基二极管，不必追求反向电压尽量小的特性，另外一个二极管则采用一般的单向导通二极管。本发明让现有的低相噪锁相环锁定更稳定，可搭配任意更宽带的VCO使用，扩展应用场景。
Description
技术领域
本发明涉及雷达变频领域，本发明提供了一种针对ADF4002失锁的捕捉改进方法。
背景技术
在雷达变频组件的应用中，通常会用到一些具有低相位噪声的特殊本振信号，这里传统的方案采用ADF4002加混频环的方式来实现，且ADF4002具有优秀的底噪，良好的杂散。由于ADF4002芯片的内部工作方式为完全的整数鉴相模式，而VCO的工作带宽如果大于了2倍鉴相频率则很容易造成锁相环失锁，一旦失锁之后则无法重新恢复锁定。ADF4002其输入频率范围在20～300MHz、射频输入频率范围在5～400MHz、鉴相频率范围在104MHz以内。当工作射频输入带宽范围较宽时，则可能出现失锁现象、且失锁之后不能恢复正常。
针对上述问题，本发明提供了一种稳定性高的一种针对ADF4002失锁的捕捉改进方法。
发明内容
本发明的目的是提供一种针对ADF4002失锁的捕捉改进方法，包括有VCO、肖特基二极管、二极管和ADF4002，其改进方法如下：
1).强制收窄VCO的工作频段加软件优化的方式来实现锁相环的锁定。压控电压加上一2.2V肖特基二极管。通过软件修改ADF4002的N值，和CPout的输出极性，让锁定的频率由小到大，或者由大到小的逐次逼近，最终在6392.2MHz停下来实现稳定锁定。
2).采用两个二极管结合的方式，其中的一个为一般肖特基二极管，不必追求反向电压尽量小的特性，另外一个二极管则采用一般的单向导通二极管。
本发明具有以下优势：本发明能够让现有的低相噪锁相环锁定更稳定，争现有的搭配窄带VCO场景扩展成可搭配任意更宽带的VCO使用。方便在更改不同的可变本振频率下，相同的VCO下能够输出更宽的射频输出带宽，在超宽带的雷达接收机应用中实现同样的收发能够缩减一部分电路，节约成本和体积，有利于往更小更便宜的集成化趋势发展。
附图说明
图1为本发明方法1的实现原理框图；
图2为本发明方法2的实现原理框图。
具体实施方式
本发明的目的是提供一种针对ADF4002失锁的捕捉改进方法，包括有VCO、肖特基二极管、二极管和ADF4002，其改进方法如下：
方法一，强制收窄VCO的工作频段加软件优化的方式来实现锁相环的锁定。压控电压加上一2.2V肖特基二极管。通过软件修改ADF4002的N值，和CPout的输出极性，让锁定的频率由小到大，或者由大到小的逐次逼近，最终在6392.2MHz停下来实现稳定锁定。
方法二，采用两个二极管结合的方式，其中的一个为一般肖特基二极管，不必追求反向电压尽量小的特性，另外一个二极管则采用一般的单向导通二极管。
本实施例中，肖特基二极管的反向导通电压VAz，一般二极管的正向导通电压Vbi，肖特基二极管的反向导通电压VAz，一般二极管的正向导通电压VBi在器件选定后都为已知常数，故只需要控制DAC输出的两路DAC电压VLset和VHset到合适的值就能够保障最终的压控电压精确到一个很窄的电压上，从而最终实现宽带VCO的快速捕获，精确锁定不会失锁。
虽然结合附图对本发明的具体实施方式进行了详细地描述，但不应理解为对本专利的保护范围的限定。在权利要求书所描述的范围内，本领域技术人员不经创造性劳动即可做出的各种修改和变形仍属本专利的保护范围。
Claims (1)
1.一种针对ADF4002失锁的捕捉改进方法，包括有VCO、肖特基二极管、二极管和ADF4002，其改进方法如下：
1).强制收窄VCO的工作频段加软件优化的方式来实现锁相环的锁定，压控电压加上一2.2V肖特基二极管。通过软件修改ADF4002的N值，和CPout的输出极性，让锁定的频率由小到大，或者由大到小的逐次逼近，最终在6392.2MHz停下来实现稳定锁定。
2).采用两个二极管结合的方式，其中的一个为一般肖特基二极管，不必追求反向电压尽量小的特性，另外一个二极管则采用一般的单向导通二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211346358.0A CN115913222A (zh) | 2022-10-31 | 2022-10-31 | 一种针对adf4002失锁的捕捉改进方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211346358.0A CN115913222A (zh) | 2022-10-31 | 2022-10-31 | 一种针对adf4002失锁的捕捉改进方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115913222A true CN115913222A (zh) | 2023-04-04 |
Family
ID=86482649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211346358.0A Pending CN115913222A (zh) | 2022-10-31 | 2022-10-31 | 一种针对adf4002失锁的捕捉改进方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115913222A (zh) |
-
2022
- 2022-10-31 CN CN202211346358.0A patent/CN115913222A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100358118B1 (ko) | 고속 동기를 갖는 위상동기루프 | |
| US6441691B1 (en) | PLL cycle slip compensation | |
| JP4472067B2 (ja) | 周波数ステアリングを伴う位相検出器 | |
| KR20210007454A (ko) | 위상 고정 회로, 이를 포함하는 동작 방법 및 트랜시버 | |
| US6915081B2 (en) | PLL circuit and optical communication reception apparatus | |
| US7932784B1 (en) | Frequency and phase locked loop synthesizer | |
| US8354866B2 (en) | PLL start-up circuit | |
| US8354867B2 (en) | Phase-locked loop circuit and an associated method | |
| US7019595B1 (en) | Frequency synthesizer with automatic tuning control to increase tuning range | |
| CN112994687B (zh) | 一种参考时钟信号注入锁相环电路及消除失调方法 | |
| CN115913222A (zh) | 一种针对adf4002失锁的捕捉改进方法 | |
| US8638141B1 (en) | Phase-locked loop | |
| CN115765727B (zh) | 一种实现快速锁定的锁相环、收发机和通信设备 | |
| EP1199806B1 (en) | PLL circuit and optical communication reception apparatus | |
| US5929678A (en) | Frequency synthesis circuit having a charge pump | |
| Yoo et al. | 19.2 A PVT-robust− 39dBc 1kHz-to-100MHz integrated-phase-noise 29GHz injection-locked frequency multiplier with a 600µW frequency-tracking loop using the averages of phase deviations for mm-band 5G transceivers | |
| CN113055001B (zh) | 一种锁相环电路 | |
| CN108599759B (zh) | 基于内嵌时钟位的时钟cdr电路及控制装置 | |
| Qian et al. | A sub-sampling PLL with robust operation under supply interference and short re-locking time | |
| CN107835015B (zh) | 一种低参考杂散快速锁定i型锁相环 | |
| CN111988036A (zh) | 用于产生适用于毫米波安检的信号源的方法 | |
| CN116155269A (zh) | 一种低噪声锁相环电路结构 | |
| JP2638831B2 (ja) | 周波数シンセサイザ | |
| Liao et al. | An mm-wave synthesizer with low in-band noise and robust locking reference-sampling PLL | |
| JP2638830B2 (ja) | 周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |