CN115911199A - 发光二极管外延结构及发光二极管 - Google Patents

Abstract

本发明涉及半导体器件技术领域，尤其是涉及一种发光二极管外延结构及发光二极管。发光二极管外延结构，包括：衬底，以及顺次设置于所述衬底上的N型半导体层、有源层和P型半导体层；有源层包括交替层叠设置的量子阱层和量子垒层，至少一个所述量子垒层为复合结构层；复合结构层包括一个或多个复合结构子层；复合结构子层包括层叠设置的未掺杂的氮化镓层、掺杂硼的氮化镓层和P型掺杂的氮化铝镓层。本发明的有源层中的量子垒层使用GaN/B‑GaN/P‑AlGaN超晶格方式，可以抑制电子溢流，并减小量子垒层与电子阻挡层之间的晶格失配度；同时，可以有效提升空穴的注入质量，进一步改善电子空穴的辐射复合效率，提升LED的发光效率。

Description

发光二极管外延结构及发光二极管

技术领域

本发明涉及半导体器件技术领域，尤其是涉及一种发光二极管外延结构及发光二极管。

背景技术

发光二极管(light-emitting diode，简称LED)，通过电子与空穴复合释放能量发光，是一种发光器件，其可将电能高效地转化为光能。随着科技的发展，发光二极管现今被广泛地应用于显示器、照明以及医疗器件等技术领域。

但是，现有技术中的发光二极管，发光层中的量子阱和量子垒存在晶格差异，往往会造成能带弯曲，电子容易溢流到P型区；另一方面，量子阱中空穴浓度低，空穴迁移率低，这会导致量子阱中电子空穴辐射复合效率低下的技术问题。

有鉴于此，特提出本发明。

发明内容

本发明的一个目的在于提供发光二极管外延结构，以解决现有技术中存在的发光二极管中电子空穴辐射复合效率低等技术问题。

本发明的另一目的在于提供发光二极管。

为了实现本发明的上述目的，特采用以下技术方案：

发光二极管外延结构，包括：

衬底，以及顺次设置于所述衬底上的N型半导体层、有源层和P型半导体层；

所述有源层包括交替层叠设置的量子阱层和量子垒层，其中至少一个所述量子垒层为复合结构层；

所述复合结构层包括一个或多个复合结构子层；所述复合结构子层包括层叠设置的未掺杂的氮化镓层、掺杂硼的氮化镓层和P型掺杂的氮化铝镓层。

本发明通过改善有源层的结构，限制电子溢流，改善电流扩展，增加空穴注入效率，进而增大有源层中电子和空穴波函数的交叠部分，增加电子空穴辐射复合效率，最终改善LED的发光效率。

在本发明的具体实施方式中，所述复合结构层包括层叠设置的多个复合结构子层。进一步的，所述复合结构层中，所述复合结构子层的数量为3～10个。

在本发明的具体实施方式中，与所述P型半导体层最近的一个量子垒层为复合结构层，其中的P型掺杂的氮化铝镓层为P-Al_x1GaN。进一步的，其余的所述量子垒层为n-Al_x2GaN。

在本发明的具体实施方式中，x1和x2满足：x1＞x2≥0。

在本发明的具体实施方式中，与所述P型半导体层最近的两个量子垒层为复合结构层，所述两个量子垒层中的P型掺杂的氮化铝镓层沿远离所述P型半导体层的方向分别为P-Al_x1GaN和P-Al_x4GaN，并满足：x4≤x1。

在本发明的具体实施方式中，所述掺杂硼的氮化镓层中，硼的含量以摩尔比值计为0.05～0.5；优选为0.1～0.35。

在本发明的具体实施方式中，定义从所述N型半导体层到所述P型半导体层的方向为第一方向；所述有源层中，单个所述复合结构层中，所述掺杂硼的氮化镓层中的硼含量沿所述第一方向上逐渐增加。

在本发明的具体实施方式中，在所述第一方向上，所述掺杂硼的氮化镓层中，硼含量以摩尔比值计的最大增幅≤0.05。

在本发明的具体实施方式中，所述复合结构子层中，所述P型掺杂的氮化铝镓层中，P型杂质的掺杂浓度为2×10¹⁸～8×10¹⁸cm^-3，优选为3.5×10¹⁸～7×10¹⁸cm^-3。

在本发明的具体实施方式中，定义从所述N型半导体层到所述P型半导体层的方向为第一方向；所述有源层中，单个所述复合结构层中，所述P型掺杂的氮化铝镓层中的P型杂质的含量沿所述第一方向上逐渐增加。

在本发明的具体实施方式中，所述复合结构子层中，所述未掺杂的氮化镓层的厚度为50～100埃，优选为60～80埃，如70埃；所述掺杂硼的氮化镓层的厚度为15～35埃，优选为20～30埃，如25埃；所述P型掺杂的氮化铝镓层的厚度为25～50埃，优选为30～40埃，如35埃。

在本发明的具体实施方式中，所述有源层中，n-Al_x2GaN形式的量子垒层的个数大于复合结构层形式的量子垒层的个数。

在本发明的具体实施方式中，所述量子阱层为InGaN量子阱层。

在本发明的具体实施方式中，所述量子阱层的厚度为20～60埃；优选为30～40埃，如35埃；n-Al_x2GaN形式的量子垒层的厚度为80～110埃；优选为100～110埃，如105埃。

在本发明的具体实施方式中，所述量子阱层和所述量子垒层的交替次数为2～15次。

在本发明的具体实施方式中，还包括：电子阻挡层；所述电子阻挡层设置于所述有源层和所述P型半导体层之间。进一步的，所述电子阻挡层为Al掺杂的InGaN层—Al_x3InGaN；并满足：x3＞x1。

在本发明的具体实施方式中，所述Al掺杂的InGaN层的厚度为40～150埃，优选为60～120埃。

本发明还提供了一种发光二极管，包括上述任意一种所述发光二极管外延结构，以及分别与所述N型半导体层和所述P型半导体层电性连接的N电极和P电极。

与现有技术相比，本发明的有益效果为：

(1)本发明的发光二极管外延结构，有源层中的量子垒层使用GaN/B-GaN/P-AlGaN超晶格方式，可以增加有效势垒高度，抑制电子从有源区溢出到P型区；另一方面，通过调整硼组分可以减小量子垒层与电子阻挡层之间的晶格失配度，提升晶体的结晶质量；

(2)本发明的发光二极管外延结构，有源层中的量子垒层进行P型掺杂，可以有效提升空穴的注入质量，进一步改善电子空穴的辐射复合效率，提升LED的发光效率。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的发光二极管外延结构示意图；

图2为本发明实施例提供的有源层的结构示意图；

图3为本发明提供的发光二极管的结构示意图。

附图标记：

10-衬底；                   20-缓冲层；      30-U型氮化镓层；

40-N型半导体层；            50-有源层；      60-电子阻挡层；

70-P型半导体层；            80-接触层；      51-量子阱层；

52-量子垒层；               531-氮化镓层；   532-掺杂硼的氮化镓层；

533-P型掺杂的氮化铝镓层；   101-电流阻挡层； 102-电流扩展层；

103-P电极；                 104-N电极；      105-绝缘层；

40a-N台阶区。

具体实施方式

下面将结合附图和具体实施方式对本发明的技术方案进行清楚、完整地描述，但是本领域技术人员将会理解，下列所描述的实施例是本发明一部分实施例，而不是全部的实施例，仅用于说明本发明，而不应视为限制本发明的范围。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

现有的发光二极管外延片中，为了将电子有效限制在有源区中，一般会将电子阻挡层中的铝组分提高，但这同时也导致了有源区的最后一个垒层和电子阻挡层之间更大的晶格失配，导致能带弯曲严重，虽然电子有效的限制在了有源区中，但是使得空穴也被限制在了有源区外，这就导致了有源区中电子浓度高，而空穴浓度严重偏少，从而使得LED的发光效率低。

本发明实施例提供了发光二极管外延结构及发光二极管，下面通过实施例进行描述。

图1为本发明实施例所提供的发光二极管外延结构示意图，图2为本发明实施例提供的有源层的结构示意图。如图1和图2所示，所述发光二极管外延结构包括：

衬底10，以及在衬底10上依次外延生长的缓冲层20、U型氮化镓层30、N型半导体层40、有源层50、电子阻挡层60、P型半导体层70以及接触层80；

其中，所述有源层50包括交替层叠设置的量子阱层51和量子垒层52，其中至少一个所述量子垒层52为复合结构层；

所述复合结构层包括一个或多个复合结构子层；所述复合结构子层包括层叠设置的未掺杂的氮化镓层531(U-GaN)、掺杂硼的氮化镓层532(B-GaN)和P型掺杂的氮化铝镓层533(P-AlGaN)，即复合结构层包括U-GaN/B-GaN/P-AlGaN的超晶格结构。

在本发明的实施例中，作为一可选实施例，所述复合结构层包括层叠设置多个复合结构子层。进一步的，所述复合结构层中，复合结构子层的数量为3～10个。

图2中所示的下方的

是指若干组交替层叠设置的量子阱层51和量子垒层52；上方的

是指若干组交替层叠设置的未掺杂的氮化镓层531、掺杂硼的氮化镓层532和P型掺杂的氮化铝镓层533的超晶格结构。

如果复合结构层中，交替的次数即超晶格结构的复合结构子层的数量小于3个，则可能由于超晶格的数量较少而无法有效促进载流子的横向扩展；如果超晶格结构的复合结构子层的数量大于10个，则可能由于数量较多而造成工艺复杂，增加生产成本。

例如，可设定所述有源层50包括由下至上(由所述N型半导体层40至所述P型半导体层70的方向)依次设置的第一量子阱层/第一量子垒层、第二量子阱层/第二量子垒层、…、第n-1量子阱层/第n-1量子垒层、第n量子阱层/第n量子垒层；n为≥2的整数。

在本发明的实施例中，作为一可选实施例，与所述P型半导体层70最近的一个量子垒层52为复合结构层，即，第n量子垒层为复合结构层，其中的P型掺杂的氮化铝镓层533为P-Al_x1GaN。进一步的，其余的所述量子垒层52为n-Al_x2GaN，即第一量子垒层至第n-1量子垒层均为n-Al_x2GaN。

在本发明的实施例中，作为一可选实施例，x1和x2满足：x1＞x2≥0。

在本发明的实施例中，作为一可选实施例，与所述P型半导体层70最近的两个量子垒层52均为复合结构层，即第n量子垒层和第n-1量子垒层均为复合结构层；所述两个量子垒层52中的P型掺杂的氮化铝镓层533沿远离所述P型半导体层70的方向分别为P-Al_x1GaN和P-Al_x4GaN，并满足：x4≤x1；即，第n量子垒层和第n-1量子垒层中的P型掺杂的氮化铝镓层533分别为P-Al_x1GaN和P-Al_x4GaN，第n量子垒层中的P型掺杂的氮化铝镓层533中的Al含量大于或等于第n-1量子垒层中的P型掺杂的氮化铝镓层533中的Al含量。

在本发明的实施例中，作为一可选实施例，所述发光二极管外延结构中，复合结构层的个数优选在6个以内。进一步的，如从所述P型半导体层70向所述N型半导体层40方向数的第1个量子垒层52至第6个量子垒层52均为复合结构层；即第n量子垒层至第n-5量子垒层为复合结构层。

在本发明的实施例中，作为一可选实施例，与所述P型半导体层70最近的一个量子垒层52(即第n量子垒层)为复合结构层，其中，所述掺杂硼的氮化镓层532中，硼的含量以摩尔比计为0.05～0.5；优选为0.1～0.35。

其中，以摩尔比计是指，以B_mGa_1-mN代表掺杂硼的氮化镓层，B在其中掺杂的摩尔比值为m。以硼的含量以摩尔比计为0.25为例进行说明，对应的表示为B_0.25Ga_0.75N。

若掺杂硼的氮化镓层532中硼组分的含量小于0.05，则可能由于其硼组分的含量较低而无法有效减小最后一个量子垒层52和电子阻挡层60的晶格失配度，造成晶格失配大从而影响整体的晶体质量；如果掺杂硼的氮化镓层532中硼组分的含量大于0.5，则可能由于其中硼组分的含量较高会导致价带的能带太高，进而阻碍了空穴向量子阱的移动。

在本发明的实施例中，作为一可选实施例，定义从所述N型半导体层40到所述P型半导体层70的方向为第一方向；所述有源层50中，单个所述复合结构层中，量子垒层52中的所述掺杂硼的氮化镓层532中的硼含量沿所述第一方向上逐渐增加。

在本发明的实施例中，作为一可选实施例，在所述第一方向上，所述掺杂硼的氮化镓层中，硼含量以摩尔比值计的最大增幅≤0.05，如可以为0.05。增幅是指硼含量以摩尔比值计增加的数值，比如，沿所述第一方向，可以从B_0.2Ga_0.8N逐渐变至B_0.25Ga_0.75N等等。

硼以含量逐渐增加的方式进行掺杂，随着硼含量的逐渐增加，直至在最后一个超晶格结构中，硼达到最大含量，可以有效的将量子阱中的电子限制在有源层50中。因为硼的禁带宽度较大，能级较高，可以增加有效势垒高度，抑制电子从有源区溢出到P型区；另一方面通过调整硼组分可以减小最后一个量子垒层52和电子阻挡层60之间的晶格失配度，提升晶体的结晶质量。通过采用硼逐渐增加的方式，对电子限制在量子阱中的作用逐渐增强。

在本发明的实施例中，作为一可选实施例，所述复合结构子层中，P型掺杂的氮化铝镓层533中，P型杂质的掺杂浓度为2×10¹⁸～8×10¹⁸cm^-3，优选为3.5×10¹⁸～7×10¹⁸cm^-3。

在量子垒层52进行P型掺杂，可以有效提升空穴的注入质量，进一步改善电子空穴的辐射复合效率，提升LED的发光效率。并且，复合结构层中的Al组分也起到限制电子的作用。如果P型掺杂的氮化铝镓层533中P型杂质的掺杂浓度小于2×10¹⁸cm^-3，则可能由于其P型杂质的掺杂浓度较低而无法有效促进空穴的横向扩展；如果P型掺杂的氮化铝镓层533中P型杂质的掺杂浓度大于8×10¹⁸cm^-3，则可能由于其P型杂质的掺杂浓度较高，进而使得Mg扩散到有源层50，而影响有源层50的晶体质量。

在本发明的实施例中，作为一可选实施例，定义从所述N型半导体层40到所述P型半导体层70的方向为第一方向；所述有源层50中，单个所述复合结构层中，P型掺杂的氮化铝镓层533中的P型杂质的含量沿所述第一方向上逐渐增加。

在本发明的实施例中，作为一可选实施例，所述复合结构层沿所述N型半导体层40至所述P型半导体层70的方向，可以包括第一复合结构子层、第二复合结构子层、…、第m-1复合结构子层和第m复合结构子层，m为≥3的整数；其中，所述复合结构层中，掺杂硼的氮化镓层532中的硼含量满足：第m复合结构子层＞第m-1复合结构子层＞…＞第二复合结构子层＞第一复合结构子层；所述复合结构层中，P型掺杂的氮化铝镓层533中的P型杂质的含量满足：第m复合结构子层＞第m-1复合结构子层＞…＞第二复合结构子层＞第一复合结构子层。

在本发明的实施例中，作为一可选实施例，所述复合结构子层中，未掺杂的氮化镓层531的厚度为50～100埃，优选为60～80埃，如70埃；掺杂硼的氮化镓层532的厚度为15～35埃，优选为20～30埃，如25埃；P型掺杂的氮化铝镓层533的厚度为25～50埃，优选为30～40埃，如35埃。

在本发明的实施例中，作为一可选实施例，所述有源层50中，n-Al_x2GaN形式的量子垒层的个数大于复合结构层形式的量子垒层的个数。

在本发明的实施例中，作为一可选实施例，所述量子阱层51为InGaN量子阱层。

在本发明的实施例中，作为一可选实施例，所述量子阱层51的厚度为20～60埃；优选为30～40埃，如35埃；n-Al_x2GaN形式的量子垒层52的厚度为80～110埃；优选为100～110埃，如105埃。

在本发明的实施例中，作为一可选实施例，所述量子阱层51和所述量子垒层52的交替次数为3～15次。

在本发明的实施例中，作为一可选实施例，所述U型氮化镓层30的厚度为1.5～3.5μm，优选为2～3μm，如2.5μm。

在本发明的实施例中，作为一可选实施例，所述缓冲层20为未掺杂的GaN层、未掺杂的AlN层和AlN+GaN层中的任一种。

在本发明的实施例中，作为一可选实施例，所述缓冲层20的厚度为15～30nm，优选为22～28nm，如25nm。

在本发明的实施例中，作为一可选实施例，所述电子阻挡层60为Al掺杂的InGaN层—Al_x3InGaN；并满足：x3＞x1。

为了减小复合结构层与电子阻挡层60之间的晶格失配，复合结构层中的P型掺杂的氮化铝镓层533的Al组分比电子阻挡层60中的Al组分少，如复合结构层中的P型掺杂的氮化铝镓层533的Al组分的含量可以为10％等等。

在本发明的实施例中，作为一可选实施例，所述电子阻挡层60的厚度为40～150埃；优选为60～120埃，如90埃。

在本发明的实施例中，作为一可选实施例，所述P型接触层80的厚度为10～50埃；优选为15～25埃，如20埃。

在本发明的实施例中，作为一可选实施例，所述N型半导体层40为掺杂硅的GaN层。进一步的，所述N型半导体层40的厚度为2～3.5μm；优选为2～3μm，如2μm。

在本发明的实施例中，作为一可选实施例，所述N型半导体层40中，N型杂质的掺杂浓度为5×10¹⁸～5×10¹⁹cm^-3，优选为1×10¹⁹～3×10¹⁹cm^-3，如2×10¹⁹cm^-3。

在本发明的实施例中，作为一可选实施例，所述P型半导体层70为掺杂镁的GaN层。进一步的，所述P型半导体层70的厚度为70～200埃；优选为120～140埃，如130埃。

本发明还提供了一种发光二极管，如图3所示，包括上述任意一种所述发光二极管外延结构，以及分别与所述N型半导体层40和所述P型半导体层70电性连接的N电极104和P电极103。

进一步的，所述发光二极管还包括电流阻挡层101、电流扩展层102和绝缘层105。

所述电流阻挡层101设置于所述发光二极管外延结构的P型接触层80上；所述电流扩展层102以包覆所述电流阻挡层101的方式层叠于所述P型接触层80上；所述P电极103设置于所述电流扩展层102上并电连接于所述P型半导体层70；所述N电极104设置于N台阶区40a，与所述N型半导体层40电连接；所述绝缘层105覆盖所述P电极103和所述N电极104，并暴露部分所述P电极103和所述N电极104，形成开口部。

本发明一实施例还提供了一种所述发光二极管外延结构的制备方法，可将衬底10置于反应室内进行外延生长，反应室可以为金属有机化合物化学气相沉淀(MOCVD)设备的反应腔，如Veeco K465i MOCVD或者Veeco C4 MOCVD；外延片生长时，采用氢气和氮气的混合气体、氢气、氮气中的任一种作为载气，三甲基镓(TMGa)或者三乙基镓(TEGa)作为Ga源，高纯氨气(NH₃)作为N源，三甲基铟(TMIn)作为In源，三甲基铝(TMAl)作为Al源，硅烷(SiH₄)作为Si源进行N型掺杂，二茂镁(Cp2Mg)作为Mg源进行P型掺杂。具体可包括如下步骤：

(1)将衬底10放入反应室内，衬底10可以为蓝宝石平片衬底；

控制温度为1000～1100℃(如1050℃)，压力为200～500torr(如350torr)，在氢气气氛中对衬底10进行3～5min(如4min)的退火处理。通过上述步骤清洁衬底10的表面，避免杂质掺入外延片中，有利于提高外延片的生长质量。

(2)在衬底10上生长缓冲层20；

在步骤(2)中，缓冲层20可以生长在蓝宝石的[0001]面上，缓冲层20可以为未掺杂的GaN或者AlN或者AlN+GaN。进一步地，缓冲层20的厚度可以为15～30nm，如25nm。

(3)在缓冲层20上生长U型氮化镓层30；

在步骤(3)中，控制温度为1000～1150℃(如1100℃)，压力为150～300torr(如250torr)，在缓冲层20上生长U型氮化镓层30；通过在缓冲层20和N型半导体层40之间生长未掺杂氮化镓层，可以缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，为外延片主体结构提供晶体质量较好的生长表面。

在具体实现时，缓冲层20为首先在图形化衬底10上生长的一层较薄的GaN或者AlN或者AlN+GaN，再在缓冲层20进行氮化镓的纵向生长，会形成多个相互独立的三维岛状结构，称为三维成核层；然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长，形成二维平面结构，称为二维生长层；最后在二维生长层上高温生长一层较厚的氮化镓，称为本征氮化镓层。本实施例中将三维成核层、二维生长层和本征氮化镓层统称为未掺杂的U型氮化镓层30。U型氮化镓层30的厚度为1.5～3.5μm，如2.5μm。

(4)在U型氮化镓层30上生长N型半导体层40；

在步骤(4)中，N型半导体层40可以为掺杂硅的氮化镓层；温度控制在1000～1100℃(如1050℃)，压力为10～300torr(如250torr)，在U型氮化镓层30上生长N型半导体层40。

N型半导体层40的厚度可以为2～3.5μm，如2μm；N型半导体层40中N型杂质的掺杂浓度可以为5×10¹⁸～5×10¹⁹cm^-3，如2×10¹⁹cm^-3。

(5)在N型半导体层40上生长有源层50；

有源层50包括交替层叠设置的量子阱层51和量子垒层52，便于实现发光二极管外延片的正常发光。量子阱层51为InGaN阱层，除与所述P型半导体层70最近的一个或两个量子垒层52外，其余量子垒层52为n-Al_x2GaN层。InGaN阱层的厚度为20～60埃，如35埃；n-Al_x2GaN层的厚度为80～110埃，如105埃，能够保证有源层50本身的质量。

在有源层50的最后一个量子阱层51生长完成后，生长最后一个复合结构层形式的量子垒层52，具体采用GaN/B-GaN/P-AlGaN超晶格生长，掺杂硼的氮化镓层532中，硼以含量逐渐增加的方式进行掺杂，硼组分的含量可以为0.05～0.5；P型掺杂的氮化铝镓层533中，P型杂质以含量逐渐增加的方式进行掺杂，P型杂质的掺杂浓度为2×10¹⁸～8×10¹⁸cm^-3。其中，增加的方式不限，可等度增加，也可梯度增加等等。

生长最后一个复合结构层形式的量子垒层52时，控制温度为750～950℃(如850℃)，压力为150～350torr(如250torr)，气氛为氮气和氢气混合气氛。最后一个复合结构层形式的量子垒层52中，未掺杂的氮化镓层531、掺杂硼的氮化镓层532、P型掺杂的氮化铝镓层533的交替次数可以为3～10次，如5次。未掺杂的氮化镓层531的厚度为50～100埃，如70埃；掺杂硼的氮化镓层532的厚度为15～35埃，如25埃；P型掺杂的氮化铝镓层533的厚度为25～50埃，如35埃。

(6)在有源层50上生长电子阻挡层60；

电子阻挡层60的材料为Al掺杂的InGaN层；温度控制在850～1100℃(如980℃)，压力为100～300torr(如200torr)，在有源层50上生长电子阻挡层60。电子阻挡层60的厚度可以为40～150埃，如90埃。

(7)在电子阻挡层60上生长高温P型半导体层70；

高温P型半导体层70的材料为掺杂Mg的氮化镓层。温度控制在900～1100℃(如1050℃)，压力为100～300torr(如200torr)，在电子阻挡层60上生长高温P型半导体层70。高温P型半导体层70的厚度可以为70～200埃，如130埃。

(8)在高温P型半导体层70上生长P型接触层80；

温度控制在950～1050℃(如980℃)，压力为100～300torr(如200torr)，在高温P型半导体层70上生长P型接触层80。P型接触层80的厚度可以为10～50埃，如20埃。

(9)在P型接触层80生长完成后，将反应腔的温度降至600～800℃之间，在纯氮气氛围中退火处理5～10min，然后降温至室温，结束外延生长。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (13)

1.发光二极管外延结构，其特征在于，包括：

衬底，以及顺次设置于所述衬底上的N型半导体层、有源层和P型半导体层；

所述有源层包括交替层叠设置的量子阱层和量子垒层，其中至少一个所述量子垒层为复合结构层；

所述复合结构层包括一个或多个复合结构子层；所述复合结构子层包括层叠设置的未掺杂的氮化镓层、掺杂硼的氮化镓层和P型掺杂的氮化铝镓层。

2.根据权利要求1所述的发光二极管外延结构，其特征在于，所述复合结构层包括层叠设置的多个复合结构子层；

优选的，所述复合结构层中，所述复合结构子层的数量为3～10个。

3.根据权利要求1所述的发光二极管外延结构，其特征在于，与所述P型半导体层最近的一个量子垒层为所述复合结构层；其中的P型掺杂的氮化铝镓层为P-Al_x1GaN；

优选的，其余的所述量子垒层为n-Al_x2GaN；

优选的，x1＞x2≥0。

4.根据权利要求3所述的发光二极管外延结构，其特征在于，所述有源层中，n-Al_x2GaN形式的量子垒层的个数大于复合结构层形式的量子垒层的个数；

优选的，n-Al_x2GaN形式的量子垒层的厚度为80～110埃。

5.根据权利要求1所述的发光二极管外延结构，其特征在于，与所述P型半导体层最近的两个量子垒层为所述复合结构层，所述两个量子垒层中的P型掺杂的氮化铝镓层沿远离所述P型半导体层的方向分别为P-Al_x1GaN和P-Al_x4GaN，并满足：x4≤x1。

6.根据权利要求1所述的发光二极管外延结构，其特征在于，所述掺杂硼的氮化镓层中，硼的含量以摩尔比值计为0.05～0.5；

优选的，所述硼的含量以摩尔比值计为0.1～0.35。

7.根据权利要求3所述的发光二极管外延结构，其特征在于，所述复合结构为未掺杂的氮化镓层、掺杂硼的氮化镓层和P型掺杂的氮化铝镓层交替层叠形成的周期性结构，其周期数为3～10。

8.根据权利要求1～7任一项所述的发光二极管外延结构，其特征在于，定义从所述N型半导体层到所述P型半导体层的方向为第一方向；单个所述复合结构层中，所述掺杂硼的氮化镓层中的硼含量沿所述第一方向上逐渐增加；

优选的，在所述第一方向上，所述掺杂硼的氮化镓层中，硼含量以摩尔比值计的最大增幅≤0.05。

9.根据权利要求1所述的发光二极管外延结构，其特征在于，所述复合结构子层中，所述P型掺杂的氮化铝镓层中，P型杂质的掺杂浓度为2×10¹⁸～8×10¹⁸cm^-3；

优选的，所述复合结构子层中，所述P型掺杂的氮化铝镓层中，P型杂质的掺杂浓度为3.5×10¹⁸cm^-3～7×10¹⁸cm^-3；

优选的，定义从所述N型半导体层到所述P型半导体层的方向为第一方向；单个所述复合结构层中，所述P型掺杂的氮化铝镓层中的P型杂质的含量沿所述第一方向上逐渐增加。

10.根据权利要求1所述的发光二极管外延结构，其特征在于，所述复合结构子层具备下述特征(1)～(3)中的至少一个：

(1)所述未掺杂的氮化镓层的厚度为50～100埃，优选为60～80埃；

(2)所述掺杂硼的氮化镓层的厚度为15～35埃，优选为20～30埃；

(3)所述P型掺杂的氮化铝镓层的厚度为25～50埃，优选为30～40埃。

11.根据权利要求1所述的发光二极管外延结构，其特征在于，所述量子阱层为InGaN量子阱层；

优选的，所述量子阱层的厚度为20～60埃。

12.根据权利要求3所述的发光二极管外延结构，其特征在于，还包括：电子阻挡层；所述电子阻挡层设置于所述有源层和所述P型半导体层之间；

优选的，所述电子阻挡层为Al_x3InGaN；并满足：x3＞x1。

13.发光二极管，其特征在于，包括权利要求1～12任一项所述的发光二极管外延结构，以及分别与所述N型半导体层和所述P型半导体层电性连接的N电极和P电极。

Images