CN115911003A - 驱动芯片及其制作方法、显示模组 - Google Patents

Abstract

本申请提供一种驱动芯片及其制作方法、显示模组。其中，所述驱动芯片包括芯片单体以及防护结构，其中，芯片单体被配置为设置于基板之上，防护结构覆盖芯片单体远离基板且与基板平行的上表面以及垂直于基板的侧面；防护结构的第一绝缘层位于防护结构远离芯片单体的一侧，第二绝缘层位于防护结构靠近芯片单体的一侧，导电层位于第一绝缘层以及第二绝缘层之间并接地设置。当静电或电磁波接触到芯片单体外侧的防护结构时，第一绝缘层首先屏蔽静电或电磁波，导电层可以将击穿第一绝缘层的静电或电磁波引入大地，第二绝缘层能够进一步保证静电或电磁波不会接触到芯片单体，上述防护结构能够有效避免静电或电磁波损伤甚至击穿芯片单体。

Description

驱动芯片及其制作方法、显示模组

技术领域

本申请涉及芯片制造技术领域，尤其涉及一种驱动芯片及其制作方法、显示模组。

背景技术

静电或电磁波如果接触到IC(Integrated Circuit，集成电路)芯片，可能会造成电击穿进而导致芯片失效。相关技术中IC芯片单体外部封装的抗ESD能力(Electro-Staticdischarge，静电释放)和抗EMI(Electromagnetic Interference，电磁干扰)能力较弱，电击穿所导致的失效率较高，影响芯片所在电路以及电子设备的正常工作。

发明内容

有鉴于此，本申请的目的在于提出一种驱动芯片及其制作方法、显示模组。

基于上述目的，本申请提供了一种驱动芯片，包括芯片单体以及防护结构，其中，所述芯片单体被配置为设置于基板之上，所述防护结构覆盖所述芯片单体远离所述基板且与所述基板平行的上表面以及垂直于所述基板的侧面；所述防护结构包括第一绝缘层、导电层以及第二绝缘层，所述第一绝缘层位于所述防护结构远离所述芯片单体的一侧，所述第二绝缘层位于所述防护结构靠近所述芯片单体的一侧，所述导电层位于所述第一绝缘层以及第二绝缘层之间并接地设置。

可选地，所述防护结构贴合所述芯片单体设置，所述芯片单体包括接地引脚，所述防护结构的导电层与所述接地引脚连接并共同接地设置。

可选地，至少一个所述接地引脚位于所述芯片单体垂直于所述基板的侧面，所述第二绝缘层包括至少一个与所述接地引脚位置相同的通孔，所述导电层通过所述通孔与所述接地引脚连接。

可选地，所述防护结构与所述芯片单体远离所述基板且与所述基板平行的上表面间隔第一距离，所述防护结构与所述芯片单体垂直于所述基板的侧面间隔第二距离。

可选地，所述导电层通过所述基板接地。

可选地，所述第一绝缘层或所述第二绝缘层的材料为氮氧化硅、氧化硅或氮化硅中的一种或多种组合。

可选地，所述导电层为金属薄膜层。

基于同一发明构思，本申请还提供了一种驱动芯片的制作方法，所述驱动芯片包括芯片单体以及防护结构，所述芯片单体被配置为设置于基板之上，所述方法包括：在所述芯片单体远离基板且与所述基板平行的上表面，以及垂直于所述基板的侧面依次沉积第二绝缘层、导电层以及第一绝缘层，其中，所述第二绝缘层、所述导电层以及所述第一绝缘层共同构成所述防护结构，所述导电层接地设置。

可选地，所述芯片单体包括接地引脚，至少一个所述接地引脚位于所述芯片单体垂直于所述基板的侧面，所述在所述芯片单体远离基板且与所述基板平行的上表面，以及垂直于所述基板的侧面依次沉积第二绝缘层、导电层以及第一绝缘层，包括：利用掩膜在所述芯片单体远离所述基板且与所述基板平行的上表面，以及除所述接地引脚以外的垂直于所述基板的侧面沉积所述第二绝缘层；在所述第二绝缘层表面以及所述接地引脚表面沉积所述导电层；在所述导电层表面沉积所述第一绝缘层。

可选地，沉积所述第一绝缘层或所述第二绝缘层，包括：采用化学气相沉积或物理气相沉积的方式沉积所述第一绝缘层或所述第二绝缘层；沉积所述导电层，包括：采用离子束沉积的方式沉积所述导电层。

基于同一发明构思，本申请还提供了一种显示模组，包括显示面板以及任意一种所述的驱动芯片。

从上面所述可以看出，本申请提供的驱动芯片及其制作方法、显示模组。其中，所述驱动芯片包括芯片单体以及防护结构，其中，所述芯片单体被配置为设置于基板之上，所述防护结构覆盖所述芯片单体远离所述基板且与所述基板平行的上表面以及垂直于所述基板的侧面；所述防护结构包括第一绝缘层、导电层以及第二绝缘层，所述第一绝缘层位于所述防护结构远离所述芯片单体的一侧，所述第二绝缘层位于所述防护结构靠近所述芯片单体的一侧，所述导电层位于所述第一绝缘层以及第二绝缘层之间并接地设置。应用本申请提供的驱动芯片，当静电或电磁波接触到芯片单体外侧的防护结构时，第一绝缘层首先屏蔽静电或电磁波，导电层可以将击穿第一绝缘层的静电或电磁波引入大地，第二绝缘层能够进一步保证静电或电磁波不会接触到芯片单体，上述防护结构能够有效避免静电或电磁波损伤甚至击穿芯片单体。

附图说明

为了更清楚地说明本申请或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例驱动芯片截面结构示意图；

图2为本申请一种具体实施例中驱动芯片截面结构示意图；

图3为本申请另一种具体实施例中驱动芯片截面结构示意图；

图4为本申请一种具体实施例中芯片单体截面结构示意图；

图5为本申请一种具体实施例中第二绝缘层截面结构示意图；

图6为本申请一种具体实施例中导电层截面结构示意图。

附图中的标记如下：

10、芯片单体；11、引脚；12、接地引脚；20、防护结构；21、第一绝缘层；22、导电层；23、第二绝缘层；30、基板；24、导体。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本申请进一步详细说明。

需要说明的是，除非另外定义，本申请实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

相关技术中，为了防止电击穿，会在芯片单体表面贴附一层保护用的胶带来隔绝外部的静电或电磁波。但该方案只能隔绝较小的静电或电磁波，电击穿所导致的芯片失效率仍较高。

有鉴于此，本申请的一个实施例提供了一种驱动芯片，如图1所示，包括芯片单体10以及防护结构20，其中，所述芯片单体10被配置为设置于基板30之上，并通过多个引脚11与所述基板30连接，所述防护结构20覆盖所述芯片单体10远离所述基板30且与所述基板30平行的上表面以及垂直于所述基板30的侧面。

所述防护结构20包括第一绝缘层21、导电层22以及第二绝缘层23，所述第一绝缘层21位于所述防护结构20远离所述芯片单体10的一侧，所述第二绝缘层23位于所述防护结构20靠近所述芯片单体10的一侧，所述导电层22位于所述第一绝缘层21以及第二绝缘层23之间并接地设置。

应用本申请提供的驱动芯片，当静电或电磁波接触到芯片单体外侧的防护结构时，第一绝缘层首先屏蔽静电或电磁波，起到抗ESI以及抗EMI作用；当第一绝缘层被击穿时，导电层可以将击穿第一绝缘层的静电或电磁波引入大地；第二绝缘层起到隔绝导电层与芯片单体的作用，并能够进一步保证静电或电磁波不会接触到芯片单体，上述防护结构能够有效避免静电或电磁波损伤甚至击穿芯片单体。

所述芯片单体指的是常规封装后的芯片，所述芯片单体可以由于其绝缘封装材料具备一定的抗ESI以及抗EMI能力，应用至本申请上述驱动芯片后，抗ESI以及抗EMI能力能够得到进一步提升；所述芯片单体也可以不具备任何抗ESI以及抗EMI能力，应用至本申请上述驱动芯片后，能够得到较好的抗ESI以及抗EMI能力。

在一些实施例中，所述防护结构20贴合所述芯片单体10设置，所述芯片单体10的多个引脚11种包括接地引脚，所述防护结构20的导电22层与所述接地引脚连接并共同接地设置，所述接地引脚与芯片单体内部电路的接地线连接。

具体实施时，所述防护结构20贴合所述芯片单体10设置通过在所述芯片单体上沉积所述防护结构实现，直接将防护结构沉积在芯片单体上能够减小器件尺寸，增加电路密度。

在一些实施例中，如图2所示，至少一个所述接地引脚12位于所述芯片单体10垂直于所述基板30的侧面，所述第二绝缘层23包括至少一个与所述接地引脚12位置相同的通孔，所述导电层22通过所述通孔与所述接地引脚12连接。

具体实施时，所述第二绝缘层上的通孔通过掩膜实现。利用掩膜将接地引脚处遮住之后沉积所述第二绝缘层，第二绝缘层沉积完成后移除掩膜，此时接地引脚表面裸露，在此基础上沉积导电层，从而实现导电层通过所述通孔与接地引脚连接。

一种具体的实施例中，所述接地引脚的材质为铜镀镍再镀金。

在另一些实施例中，如图3所示，所述防护结构20与所述芯片单体10远离所述基板30且与所述基板30平行的上表面间隔第一距离a，所述防护结构20与所述芯片单体10垂直于所述基板30的侧面间隔第二距离b。具体实施时，所述第一距离a以及所述第二距离b随实际情况调整，在此不做限定。

在该实施例中，所述防护结构不贴合芯片单体设置，可以预先制造，相当于在芯片单体上增加一个防护罩(即所述防护结构)，其厚度相比于在芯片单体上沉积更大，机械强度更高。

在一些实施例中，如图3所示，所述导电层22通过导体24连接所述基板30，并通过所述基板30接地。需要说明的是，图3中的导体24仅为示例性，具体实施时，所述导电层可以直接与基板焊接连接，同样在本申请的保护范围之内。

在防护结构贴合芯片单体设置的实施例中，所述第一绝缘层或所述第二绝缘层的材料为氮氧化硅、氧化硅或氮化硅中的一种或多种组合。

在防护结构不贴合芯片单体设置的实施例中，所述第一绝缘层或所述第二绝缘层的材料为塑料、云母、橡胶、氮氧化硅、氧化硅或氮化硅中的一种或多种组合。

在一些实施例中，所述导电层为金属薄膜层。

基于同一发明构思，本申请的一个实施例还提供了一种驱动芯片的制作方法，如图1所示，所述驱动芯片包括芯片单体10以及防护结构20，所述芯片单体10被配置为设置于基板30之上，并通过多个引脚11与所述基板30连接，所述方法包括：

在所述芯片单体10远离基板30且与所述基板30平行的上表面，以及垂直于所述基板30的侧面依次沉积第二绝缘层23、导电层22以及第一绝缘层21，其中，所述第二绝缘层23、所述导电层22以及所述第一绝缘层21共同构成所述防护结构20，所述导电层22接地设置。

应用本申请提供的方法，当静电或电磁波接触到芯片单体外侧的防护结构时，第一绝缘层首先屏蔽静电或电磁波，起到抗ESI以及抗EMI作用；当第一绝缘层被击穿时，导电层可以将击穿第一绝缘层的静电或电磁波引入大地；第二绝缘层起到隔绝导电层与芯片单体的作用，并能够进一步保证静电或电磁波不会接触到芯片单体，上述防护结构能够有效避免静电或电磁波损伤甚至击穿芯片单体。并且，直接将防护结构沉积在芯片单体上，能够减小器件尺寸，增加电路密度。

在一些实施例中，如图4所示，所述芯片单体10包括接地引脚12，至少一个所述接地引脚12位于所述芯片单体10垂直于所述基板30的侧面，所述在所述芯片单体10远离基板30且与所述基板30平行的上表面，以及垂直于所述基板30的侧面依次沉积第二绝缘层23、导电层22以及第一绝缘层21，进一步包括：

步骤S101、如图5所示，利用掩膜在所述芯片单体10远离所述基板30且与所述基板30平行的上表面，以及除所述接地引脚12以外的垂直于所述基板30的侧面沉积所述第二绝缘层23。

步骤S102、如图6所示，在所述第二绝缘层23表面以及所述接地引脚12表面沉积所述导电层22。

步骤S103、如图2所示，在所述导电层22表面沉积所述第一绝缘层21。

在一些实施例中，沉积所述第一绝缘层或所述第二绝缘层，包括：

采用化学气相沉积或物理气相沉积的方式沉积所述第一绝缘层或所述第二绝缘层；

沉积所述导电层，包括：

采用离子束沉积的方式沉积所述导电层。

需要说明的是，上述对本申请的一些实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于上述实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。

基于同一发明构思，本申请的一个实施例还提供了一种显示模组，包括显示面板以及上述实施例任意一种所述的驱动芯片。

相关技术中，显示装置中采用的驱动芯片的抗ESD和抗EMI能力较弱，应用本申请提供的驱动芯片，当静电或电磁波接触到芯片单体外侧的防护结构时，第一绝缘层首先屏蔽静电或电磁波，起到抗ESI以及抗EMI作用；当第一绝缘层被击穿时，导电层可以将击穿第一绝缘层的静电或电磁波引入大地；第二绝缘层起到隔绝导电层与芯片单体的作用，并能够进一步保证静电或电磁波不会接触到芯片单体，上述防护结构能够有效避免静电或电磁波损伤甚至击穿芯片单体。并且，直接将防护结构沉积在芯片单体上，能够减小器件尺寸，增加电路密度。

具体实施时，当本申请实施例上述驱动芯片中防护结构的导电层接触到静电或电磁波，电荷通过接地引脚或基板(电路板)依次转移至显示装置主板、显示装置机壳，最后释放至大地。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本申请的范围(包括权利要求)被限于这些例子；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本申请实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。

另外，为简化说明和讨论，并且为了不会使本申请实施例难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本申请实施例难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本申请实施例的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本申请的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本申请实施例。因此，这些描述应被认为是说明性的而不是限制性的。

尽管已经结合了本申请的具体实施例对本申请进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。

本申请实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本申请实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (11)

1.一种驱动芯片，包括芯片单体以及防护结构，其中，所述芯片单体被配置为设置于基板之上，所述防护结构覆盖所述芯片单体远离所述基板且与所述基板平行的上表面以及垂直于所述基板的侧面；

所述防护结构包括第一绝缘层、导电层以及第二绝缘层，所述第一绝缘层位于所述防护结构远离所述芯片单体的一侧，所述第二绝缘层位于所述防护结构靠近所述芯片单体的一侧，所述导电层位于所述第一绝缘层以及第二绝缘层之间并接地设置。

2.根据权利要求1所述的驱动芯片，其中，所述防护结构贴合所述芯片单体设置，所述芯片单体包括接地引脚，所述防护结构的导电层与所述接地引脚连接并共同接地设置。

3.根据权利要求2所述的驱动芯片，其中，至少一个所述接地引脚位于所述芯片单体垂直于所述基板的侧面，所述第二绝缘层包括至少一个与所述接地引脚位置相同的通孔，所述导电层通过所述通孔与所述接地引脚连接。

4.根据权利要求1所述的驱动芯片，其中，所述防护结构与所述芯片单体远离所述基板且与所述基板平行的上表面间隔第一距离，所述防护结构与所述芯片单体垂直于所述基板的侧面间隔第二距离。

5.根据权利要求4所述的驱动芯片，其中，所述导电层通过所述基板接地。

6.根据权利要求1至3任意一项所述的驱动芯片，其中，所述第一绝缘层或所述第二绝缘层的材料为氮氧化硅、氧化硅或氮化硅中的一种或多种组合。

7.根据权利要求1至5任意一项所述的驱动芯片，其中，所述导电层为金属薄膜层。

8.一种驱动芯片的制作方法，所述驱动芯片包括芯片单体以及防护结构，所述芯片单体被配置为设置于基板之上，所述方法包括：

在所述芯片单体远离所述基板且与所述基板平行的上表面，以及垂直于所述基板的侧面依次沉积第二绝缘层、导电层以及第一绝缘层，其中，所述第二绝缘层、所述导电层以及所述第一绝缘层共同构成所述防护结构，所述导电层接地设置。

9.根据权利要求8所述方法，其中，所述芯片单体包括接地引脚，至少一个所述接地引脚位于所述芯片单体垂直于所述基板的侧面，所述在所述芯片单体远离基板且与所述基板平行的上表面，以及垂直于所述基板的侧面依次沉积第二绝缘层、导电层以及第一绝缘层，包括：

利用掩膜在所述芯片单体远离所述基板且与所述基板平行的上表面，以及除所述接地引脚以外的垂直于所述基板的侧面沉积所述第二绝缘层；

在所述第二绝缘层表面以及所述接地引脚表面沉积所述导电层；

在所述导电层表面沉积所述第一绝缘层。

10.根据权利要求8所述方法，其中，沉积所述第一绝缘层或所述第二绝缘层，包括：

采用化学气相沉积或物理气相沉积的方式沉积所述第一绝缘层或所述第二绝缘层；

沉积所述导电层，包括：

采用离子束沉积的方式沉积所述导电层。

11.一种显示模组，包括显示面板以及权利要求1至7任意一项所述的驱动芯片。

Images