CN115884667A - 忆阻器及其制备方法 - Google Patents

忆阻器及其制备方法 Download PDF

Info

Publication number
CN115884667A
CN115884667A CN202211596091.0A CN202211596091A CN115884667A CN 115884667 A CN115884667 A CN 115884667A CN 202211596091 A CN202211596091 A CN 202211596091A CN 115884667 A CN115884667 A CN 115884667A
Authority
CN
China
Prior art keywords
tellurium
metal electrode
memristor
wire
wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211596091.0A
Other languages
English (en)
Inventor
李京波
刘雪婷
霍能杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Xinke Semiconductor Co Ltd
Original Assignee
Zhejiang Xinke Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Xinke Semiconductor Co Ltd filed Critical Zhejiang Xinke Semiconductor Co Ltd
Priority to CN202211596091.0A priority Critical patent/CN115884667A/zh
Publication of CN115884667A publication Critical patent/CN115884667A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及忆阻器器件领域,具体涉及一种忆阻器及其制备方法。所述忆阻器包括衬底,位于衬底表面的第一金属电极和第二金属电极,以及位于第一金属电极和第二金属电极表面的碲线,碲线表面具有氧化碲薄层。氧化碲薄层通过在空气中放置一段时间后表面形成氧化碲薄层,使得忆阻器具有良好的忆阻性能。本发明先在衬底表面形成第一金属电极和第二金属电极再利用转移的工艺将碲线放置于第一金属电极和第二金属电极表面,通过调整氧化碲薄层的厚度,使得接触位置的碲线、氧化碲薄层、金属电极之间兼具忆阻器的开、关两种状态,且忆阻窗口稳定可重复。

Description

忆阻器及其制备方法
技术领域
本发明涉及忆阻器器件领域,具体涉及一种忆阻器及其制备方法。
背景技术
电阻、电容与电感是三种广为人知的无源电路元件。蔡少棠教授于1971年由对称性论证推断出,应该存在第四种电路基本元件,他称之为忆阻器。电荷或磁通流经忆阻器时,忆阻器的电阻值会发生变化,并且忆阻器会将这种电阻值的变化记录下来。2008年,惠普公司首次在实验室里通过一个“导体-绝缘体-导体”的结构实现了忆阻器的构建。在纳米尺度系统中,固态电子和离子输运在外部偏置电压下耦合,忆阻就会自然产生。
目前,存在多种类型的忆阻器结构,但现有忆阻器依然普遍存在开关比低的问题。
发明内容
为实现上述目的,本发明提供一种忆阻器,包括:
衬底;
所述衬底表面具有第一金属电极和第二金属电极,所述第一金属电极和第二金属电极在同一直线上且相隔离;
所述第一金属电极和第二金属电极表面具有碲线,所述碲线表面具有氧化碲薄层,所述碲线将所述第一金属电极和第二金属电极相连接。
可选的,所述第一金属电极和第二金属电极材料为惰性金属电极。
可选的,所述第一金属电极和第二金属电极材料为金。
可选的,所述碲线的直径范围为0.1微米~2微米,所述氧化碲薄层的厚度范围为1纳米~5纳米。
可选的,所述忆阻器的设置电压与恢复电压均小于5V。
本发明还提供一种忆阻器的制备方法,包括:
提供衬底;
在所述衬底表面形成第一金属电极和第二金属电极,所述第一金属电极和第二金属电极在同一直线上且相隔离;
转移碲线到所述第一金属电极和第二电表面,所述碲线表面具有氧化碲薄层,所述碲线将所述第一金属电极和第二金属电极相连接。
可选的,所述第一金属电极和第二金属电极通过热蒸镀工艺进行制备。
可选的,所述碲线采用物理气相沉积的方法制备,所述碲线的制备方法具体包括:取一定质量的碲粉平铺于石英舟内;选用单抛氧化硅片,将所述单抛氧化硅片的二氧化硅面朝向石英舟,并覆盖在石英舟上;将覆盖有单抛氧化硅片的石英舟送入管式炉中,将管式炉内部抽为真空,再缓缓通入氢气和氩气的混合气体,使得管式炉内部的压强回到标准大气压;控制生长温度和生长时间,进行碲线生长;碲线生长结束后,等待管式炉自然冷却至室温,再将单抛氧化硅片从管式炉中取出,此时的单抛氧化硅片上具有生长的碲线,最终完成碲线的生长,所述碲粉的质量范围为200毫克~300毫克,碲粉的纯度为99.99%;使用真空泵将管式炉内部抽为真空,然后向管式炉内通入H2和Ar混合气体,流速范围为70~90标况毫升每分,所述碲线的生长温度的范围为510摄氏度~530摄氏度,所述碲线的生长时间的范围为10分钟~20分钟。
可选的,所述碲线放置在空气中1~7天,使得所述碲线表面形成氧化碲薄层。
可选的,所述氧化碲薄层的厚度范围为1纳米~5纳米。
综上所述,本发明的优点及有益效果为:
本发明提供一种忆阻器及其制备方法,包括衬底,位于衬底表面的第一金属电极和第二金属电极,以及位于所述第一金属电极和第二金属电极表面的碲线,所述碲线表面具有氧化碲薄层。所述氧化碲薄层附着在碲线上,使得所述忆阻器具有良好的忆阻性能。
由于所述碲线表面具有氧化碲薄层,具有良好的忆阻性能,但如果先在衬底表面形成碲线,再在所述碲线的两侧形成第一金属电极和第二金属电极,形成金属电极的工艺(包括热蒸镀工艺、或其他)会使得形成金属电极时的金属渗透进入氧化碲薄层,影响忆阻器的忆阻窗口的稳定性。而本发明通过先形成金属电极,利用转移的工艺将所述碲线放置于所述第一金属电极和第二金属电极表面,避免了上述问题,且利用转移的工艺将碲线放置在上面,由于碲线本身具备一定硬度,碲线和金属电极的接触面积小于先形成碲线再蒸镀金属电极的接触面积,通过将氧化碲薄层调整为合适的厚度,使得接触位置的碲线、氧化碲薄层、金属电极之间兼具忆阻器的开、关两种状态,且忆阻窗口稳定可重复。
本发明的忆阻器从高阻态模式,即忆阻器关态,切换为低阻态模式,即忆阻器开态时,所述忆阻器低阻态模式的电流大小与高阻态模式的电流大小的比,即所述忆阻器的开关比约为105,使得所述忆阻器能够更好的区分出所述忆阻器的高阻态模式以及低阻态模式,忆阻器的性能更优越。
附图说明
图1所示为本发明实施例中的一种忆阻器的制作方法的流程图;
图2~图4所示为本发明实施例中的一种忆阻器的制作方法结构示意图;
图5所述为本发明实施中的一种忆阻器电流-电压特性曲线。
具体实施方式
为了便于本领域技术人员的理解,下面将结合具体实施例对本发明作进一步详细说明。
本发明提供一种忆阻器,包括:
衬底10;
所述衬底10表面具有第一金属电极21和第二金属电极22,所述第一金属电极21和第二金属电极22在同一直线上且相隔离;
所述第一金属电极21和第二金属电极22表面具有碲线30,所述碲线30表面具有氧化碲薄层31,所述碲线30将所述第一金属电极21和第二金属电极22相连接。
在本发明实施例中,所述衬底10尺寸为1厘米×1厘米的方块形,其他实施例中,所述衬底10尺寸为其他适合的尺寸。
本发明实施例中,所述衬底10具有硅层11和所述硅层11表面的二氧化硅层12。
所述硅层11的厚度范围为485微米~515微米,所述二氧化硅层12的厚度范围为285纳米~315纳米。
在其他实施例中,所述衬底也可以采用其他的衬底材料。
所述第一金属电极21和第二金属电极22材料为惰性金属电极。本发明实施例中,所述第一金属电极21和第二金属电极22材料为金属金。
所述第一金属电极21和第二金属电极22的厚度范围为50纳米~170纳米,所述第一金属电极21和第二金属电极22间的距离范围为0.5微米~15微米。
本发明实施例中,所述第一金属电极21和第二金属电极22的间距为3.6微米~3.7微米。
所述碲线30的直径范围为0.1微米~2微米,长度范围为5微米~150微米。
本发明实施例中,所述碲线30的直径范围为0.5微米~0.6微米,长度范围为41微米~43微米。
所述氧化碲薄层的厚度范围为1纳米~2纳米。
本发明的忆阻器的结构简单,有利于忆阻器实现商用化与小型化。
本发明还提供一种忆阻器的制备方法,请参考图1,包括:
步骤S100,提供衬底;
步骤S200,在所述衬底表面形成第一金属电极和第二金属电极,所述第一金属电极和第二金属电极在同一直线上且相隔离;
步骤S300,转移碲线到所述第一金属电极和第二电表面,所述碲线表面具有氧化碲薄层,所述碲线将所述第一金属电极和第二金属电极相连接。
具体的,执行步骤S100,请参考图2,提供衬底10,并清洗所述衬底10。
本发明实施例中,所述衬底10具有硅层11和所述硅层11表面的二氧化硅层12。
本发明实施例中,所述衬底10大小为1厘米×1厘米的方块形,其他实施例中,所述衬底10尺寸为其他适合的尺寸。
所述硅层11的厚度范围为485微米~515微米,所述二氧化硅层12的厚度范围为285纳米~315纳米。
本发明实施例中,对所述衬底10进行清洗,除去所述衬底10表面的污染物。
本发明实施例中,所述衬底10清洗的步骤包括,首先将所述衬底10浸入丙酮中进行清洗,其次将所述衬底10浸入异丙醇中清洗,再将所述衬底10再使用去离子水进行冲洗;最后将所述衬底10干燥处理。
本发明实施例中,所述衬底10清洗过程使用超声清洗机进行清洗。
本发明实施例中,所述衬底10干燥处理采用氮气喷枪将所述衬底10吹干,在其他实施例中,所述衬底10干燥处理可以选用空气吹尘枪吹干或者其他适合的方法。
执行步骤S200,请参考图3,在所述衬底10表面形成第一金属电极21和第二金属电极22,所述第一金属电极21和第二金属电极22在同一直线上且相隔离。
所述第一金属电极21和第二金属电极22材料为惰性金属电极。在本发明实施例中,所述第一金属电极21和第二金属电极22材料为金。
所述第一金属电极21和第二金属电极22的厚度范围为50纳米~170纳米,所述第一金属电极21和第二金属电极22间的距离范围为0.5微米~15微米。具体的,在本实施例中,所述第一金属电极21和第二金属电极22的间距为3.6微米~3.7微米。
本发明实施例中,所述第一金属电极21和第二金属电极22通过热蒸镀工艺进行制备。所述第一金属电极21和第二金属电极22的制备过程具体包括:先在所述衬底10表面旋涂光刻胶,并对所述光刻胶进行烘干,再将所述衬底10依次进行曝光、显影,使得光刻的图案在所述衬底10表面显现出来;再通过热蒸镀工艺,在具有光刻图案衬底10表面形成金属层;最后去除光刻胶和光刻胶表面的多余的金属层,使得所述衬底10表面形成第一金属电极21和第二金属电极22。
本发明实施例中,去除所述衬底10表面多余的金属层的步骤包括:使用丙酮浸泡形成有金属层的衬底10去除光刻胶和光刻胶表面的多余的金属层,再将所述衬底10依次经过异丙醇清洗和去离子水冲洗,最后使用氮气枪吹干。
在转移碲线30之前,先在衬底10上制备所述第一金属电极21和第二金属电极22,可以更好的提升忆阻器的忆阻窗口的稳定性,避免了转移碲线30后再蒸镀金属电极,会使得金属原子蒸发到碲线30表面,由于碲线30表面的氧化碲比较稀疏,蒸发到碲线30表面的金属原子会渗透入碲线30表面的氧化碲,使得忆阻窗口的稳定性下降。
执行步骤S300,请参考图4,转移碲线30到所述第一金属电极21和第二电表面,所述碲线30表面具有氧化碲薄层31,所述碲线30将所述第一金属电极21和第二金属电极22相连接。
所述碲线30的直径范围为0.1微米~2微米,长度范围为5微米~150微米。
本发明实施例中,所述碲线30的直径范围为0.5微米~0.6微米,长度范围为41微米~43微米。
本发明实施例中,所述碲线30用物理气相沉积的方法制备。
通过物理气相沉积的方法制备的碲线30的直径在几百纳米的范围,碲线30表面的碲原子被氧化,但碲线内部仍有充足的碲形成导电回路,使得忆阻器的开态电流足够大。当所述第一金属电极21和第二金属电极22之间施加的电压较小时,由于所述氧化碲薄层31阻隔在金属电极和碲线之间,使得忆阻器并不导通,忆阻器处于关态;当所述第一金属电极21和第二金属电极22之间施加的电压较大时,碲线30在电场作用下形成导电细丝,导电细丝穿透氧化碲薄层31连接到第一金属电极21和第二金属电极22上,此时忆阻器导通,忆阻器处于开态;当电压减小时,导电细丝断开,忆阻器重新回到关态。由于碲的熔点较低,使得导电细丝更容易形成和熔断,忆阻器的操作电压较小,使得忆阻器的性能增强。
本发明实施例中,所述碲线30的制备过程包括:取一定质量的碲粉平铺于石英舟内;选用单抛氧化硅片,将所述单抛氧化硅片的二氧化硅面朝向石英舟,并覆盖在石英舟上;将覆盖有单抛氧化硅片的石英舟送入管式炉中,将管式炉内部抽为真空,再缓缓通入氢气和氩气的混合气体,使得管式炉内部的压强回到标准大气压;控制生长温度和生长时间,进行碲线30生长;碲线30生长结束后,等待管式炉自然冷却至室温,再将单抛氧化硅片从管式炉中取出,此时的单抛氧化硅片上具有生长的碲线30,最终完成碲线30的生长。
本发明实施例中,所述碲粉的质量范围为200毫克~300毫克,所述碲粉的纯度为99.99%。
使用真空泵将管式炉内部抽为真空,抽真空的时长范围为4分钟~6分钟,然后向管式炉内通入H2和Ar混合气体的流速范围为70~90标况毫升每分,所述碲线30的生长温度的范围为510摄氏度~530摄氏度,所述碲线30的生长时间的范围为10分钟~20分钟。
本发明实施例中,所述碲线30的生长时间的范围为16分钟~20分钟。
制备好的所述碲线30裸露在空气中一段时间,使得所述碲线30表面形成一层氧化碲薄层31,所述氧化碲薄层31附着在碲线30上,使得所述忆阻器具有良好的忆阻性能。
本发明实施例中,所述碲线放置在空气中1~7天,使得所述碲线表面形成氧化碲薄层,所述氧化碲薄层的厚度范围为1纳米~2纳米。
本发明实施例中,所述碲线30通过PDMS(聚二甲基硅氧烷)转移至所述第一金属电极21和第二金属电极22的表面。
所述碲线30与所述第一金属电极21和第二金属电极22相接的接触面处,由于碲线30表面的氧化薄层31将所述碲线30和所述第一金属电极21和第二金属电极22的接触变为非直接接触,通过调整氧化碲薄层的厚度,使得接触位置的碲线、氧化碲薄层、金属电极之间兼具忆阻器的开、关两种特性。
本发明实施例中,所述碲线30转移到所述第一金属电极21和第二金属电极22表面的步骤包括:先将PDMS裁成2毫米×2毫米大小的正方形,将剪裁好的PDMS粘到制备有碲线30的单抛氧化硅片表面,快速揭下所述PDMS,使得碲线30粘贴在所述PDMS表面;再使用三维微位移平台将所述PDMS上的碲线30与衬底10表面的所述第一金属电极21和第二金属电极22对准,将所述碲线30压在所述第一金属电极21和第二金属电极22表面,缓慢揭下所述PDMS,使得所述碲线30留在所述第一金属电极21和第二金属电极22表面,完成碲线30的转移,此时所述碲线30将所述第一金属电极21和第二金属电极22连接。
如果先在衬底表面形成碲线,再在所述碲线的两侧形成第一金属电极和第二金属电极,形成金属电极的工艺(包括热蒸镀工艺、或其他)会使得形成金属电极时的金属渗透进氧化碲薄层,对氧化碲薄层造成破坏,影响忆阻器的忆阻窗口的稳定性。而本发明通过先形成金属电极,再利用转移的工艺将所述碲线放置于所述第一金属电极和第二金属电极表面,避免了上述问题,且利用转移的工艺将碲线放置在上面,由于碲线本身具备一定硬度,碲线和金属电极的接触面积小于先形成碲线再蒸镀金属电极的接触面积,这会使忆阻窗口更稳定地出现。通过调整氧化碲薄层的厚度,使得接触位置的碲线、氧化碲薄层、金属电极之间兼具忆阻器的开、关两种状态。
本发明实施例中,所述忆阻器的设置电压与恢复电压均小于5V。
本发明实施例中,所述忆阻器工作时,请参考图5,电压由0V扫描到-0.5V附近时,所述忆阻器由高阻态模式切换为低阻态模式,电压继续由-0.5V扫描到-1V,忆阻器在此过程中处于低阻态模式;电压由-1V扫描到-0.15V附近时,忆阻器由低阻态模式切换回高阻态模式。本发明提供的忆阻器从高阻态模式切换为低阻态模式的电压为设置电压,所述忆阻器从低阻态模式切换回高阻态模式的电压为恢复电压,所述忆阻器的设置电压为-0.5V,此时电路中的电流为-5.51×10-6A,所述忆阻器的恢复电压为-0.15V,此时电路中的电流为-6.69×10-12A。
本发明实施例中,低阻态模式的电流范围为-2.70×10-7A~-5.51×10-6A,对应相同电压下,高阻态模式的电流范围为-6.69×10-12A~-2.17×10-11A。经计算得到所述忆阻器低阻态模式电流大小与高阻态模式电流大小的比值约为105,使得所述忆阻器能够更好的区分出所述忆阻器的高阻态模式以及低阻态模式,忆阻器的性能更优越。
同时,本发明提供的所述忆阻器从高阻态模式切换回低阻态模式的电压,即设置电压为-0.5V,从低阻态模式切换回高阻态模式的电压,即恢复电压为-0.15V,使得所述忆阻器具有极低的功耗,更有利于器件在未来的发展和应用。
最后说明,任何依靠本发明装置结构以及所述实施例的技术方案,进行的部分或者全部技术特征的修改或者等同替换,所得到的本质不脱离本发明的相应技术方案,都属于本发明装置结构以及所述实施方案的专利范围。

Claims (10)

1.一种忆阻器,其特征在于,包括:
衬底;
所述衬底表面具有第一金属电极和第二金属电极,所述第一金属电极和第二金属电极在同一直线上且相隔离;
所述第一金属电极和第二金属电极表面具有碲线,所述碲线表面具有氧化碲薄层,所述碲线将所述第一金属电极和第二金属电极相连接。
2.如权利要求1所述的一种忆阻器,其特征在于,所述第一金属电极和第二金属电极材料为惰性金属电极。
3.如权利要求1所述的一种忆阻器,其特征在于,所述第一金属电极和第二金属电极材料为金。
4.如权利要求1所述的一种忆阻器,其特征在于,所述碲线的直径范围为0.1微米~2微米,所述氧化碲薄层的厚度范围为1纳米~5纳米。
5.如权利要求1所述的一种忆阻器,其特征在于,所述忆阻器的设置电压与恢复电压均小于5V。
6.一种忆阻器的制备方法,其特征在于,包括:
提供衬底;
在所述衬底表面形成第一金属电极和第二金属电极,所述第一金属电极和第二金属电极在同一直线上且相隔离;
转移所述碲线到所述第一金属电极和第二电表面,所述碲线表面具有氧化碲薄层,所述碲线将所述第一金属电极和第二金属电极相连接。
7.如权利要求6所述的一种忆阻器的制备方法,其特征在于,所述第一金属电极和第二金属电极通过热蒸镀工艺进行制备。
8.如权利要求6所述的一种忆阻器的制备方法,其特征在于,所述碲线采用物理气相沉积的方法制备,所述碲线的制备方法具体包括:取一定质量的碲粉平铺于石英舟内;选用单抛氧化硅片,将所述单抛氧化硅片的二氧化硅面朝向石英舟,并覆盖在石英舟上;将覆盖有单抛氧化硅片的石英舟送入管式炉中,将管式炉内部抽为真空,再缓缓通入氢气和氩气的混合气体,使得管式炉内部的压强回到标准大气压;控制生长温度和生长时间,进行碲线生长;碲线生长结束后,等待管式炉自然冷却至室温,再将单抛氧化硅片从管式炉中取出,此时的单抛氧化硅片上具有生长的碲线,最终完成碲线的生长,所述碲粉的质量范围为200毫克~300毫克,碲粉的纯度为99.99%;使用真空泵将管式炉内部抽为真空,然后向管式炉内通入H2和Ar混合气体,流速范围为70~90标况毫升每分,所述碲线的生长温度的范围为510摄氏度~530摄氏度,所述碲线的生长时间的范围为10分钟~20分钟。
9.如权利要求6所述的一种忆阻器的制备方法,其特征在于,所述碲线放置在空气中1~7天,使得所述碲线表面形成氧化碲薄层。
10.如权利要求6所述的一种忆阻器的制备方法,其特征在于,所述氧化碲薄层的厚度范围为1纳米~5纳米。
CN202211596091.0A 2022-12-12 2022-12-12 忆阻器及其制备方法 Pending CN115884667A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211596091.0A CN115884667A (zh) 2022-12-12 2022-12-12 忆阻器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211596091.0A CN115884667A (zh) 2022-12-12 2022-12-12 忆阻器及其制备方法

Publications (1)

Publication Number Publication Date
CN115884667A true CN115884667A (zh) 2023-03-31

Family

ID=85767241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211596091.0A Pending CN115884667A (zh) 2022-12-12 2022-12-12 忆阻器及其制备方法

Country Status (1)

Country Link
CN (1) CN115884667A (zh)

Similar Documents

Publication Publication Date Title
US7514367B2 (en) Method for manufacturing a narrow structure on an integrated circuit
CN101540368B (zh) 一种存储单元及制造存储单元阵列的方法
US7863597B2 (en) Resistance variable memory devices with passivating material
US8222071B2 (en) Method for making self aligning pillar memory cell device
JP2009500845A (ja) ReRAM用多層二元酸化膜の形成方法
US20040029351A1 (en) Methods of forming non-volatile resistance variable devices and methods of forming silver selenide comprising structures
US20080277746A1 (en) Nanowire sensor with self-aligned electrode support
CN101257086B (zh) 具有环形顶终端底电极的存储装置及其制作方法
US20130264536A1 (en) Siox-based nonvolatile memory architecture
US20220278276A1 (en) A Resistive Memory Device Structure Based on Stacked Layers Of Nanocrystalline TMDCs
CN115884667A (zh) 忆阻器及其制备方法
CN111081869A (zh) 一种使用电化学沉积进行相变存储单元集成的方法
US8501533B2 (en) Method of etching a programmable memory microelectronic device
CN112331766B (zh) 基于碲化钼的忆阻器及其制备方法、非易失性存储器
KR101564438B1 (ko) 선천성 적층형 단결정 물질을 포함하는 적층형 소자 및 그의 제조방법
CN115207127A (zh) 一种基于层间滑移的多电导态铁电晶体管器件及制备方法
CN111200056B (zh) 约瑟夫森结器件及其制备方法
CN110911555B (zh) 基于电化学沉积的深孔超晶格填充方法
CN110767801B (zh) 纳米级相变存储器单元的垂直电极配置结构的加工方法
US11713518B2 (en) Method for forming chalcogenide thin film
CN113921708B (zh) 一种基于二维材料面内各向异性的表面型忆阻集成器件
US20230172079A1 (en) Lateral programmable metallization cell devices
KR101948638B1 (ko) 단일 나노 공극 구조를 이용한 산화물 기반 저항 스위칭 메모리 소자 및 그 제조 방법
CN116234427A (zh) 一种基于本征离子导通机理的阻变存储器及其制备方法
CN117835809A (zh) 一种全范德华界面拓扑相变忆阻器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination