CN115882704A

CN115882704A - 一种高压集成电路

Info

Publication number: CN115882704A
Application number: CN202310141316.1A
Authority: CN
Inventors: 冯宇翔; 谢荣才; 左安超
Original assignee: Guangdong Huixin Semiconductor Co Ltd
Current assignee: Guangdong Huixin Semiconductor Co Ltd
Priority date: 2023-02-21
Filing date: 2023-02-21
Publication date: 2023-03-31
Anticipated expiration: 2043-02-21
Also published as: CN115882704B

Abstract

本发明提供了一种高压集成电路，包括：电源电路、3通道的高侧驱动电路、3通道的低侧驱动电路以及1通道的PFC控制器驱动电路；所述高侧驱动电路分别与所述低侧驱动电路和所述电源电路电连接，所述PFC控制器驱动电路与所述低侧驱动电路电连接；所述高侧驱动电路包括高侧欠压保护电路和自举电路；所述PFC控制器驱动电路包括PFC驱动信号检测电路、PFC电流保护电路以及温度保护电路；所述温度保护电路通过所述PFC驱动信号检测电路检测驱动信号的频率，并选择过温阈值用于实现保护功能。本发明的高压集成电路适应范围广，便于提高驱动IC的灵活性以及市场竞争力强。

Description

一种高压集成电路

技术领域

本发明涉及智能功率模块技术领域，尤其涉及一种高压集成电路。

背景技术

智能功率模块，即IPM（Intelligent Power Module），是一种将电力电子和集成电路技术结合的功率驱动类产品。高压集成电路，即HVIC（High Voltage IntegratedCircuit），是一种把MCU信号转换成驱动IGBT信号的集成电路产品。HVIC把PMOS管、NMOS管、三极管、二极管、稳压管、电阻、电容集成在一起，形成斯密特、低压LEVELSHIFT、高压LEVELSHIFT、脉冲发生电路、死区电路、互锁电路、延迟电路、滤波电路、过电流保护电路和过热保护电路、欠压保护电路等电路。HVIC一方面接收MCU的控制信号，驱动后续IGBT或MOS工作，另一方面将系统的状态检测信号送回MCU。是IPM内部的关键芯片。

随着工业迅速发展，IPM智能功率模块广泛被应用各领域，特别在白色家电领域中，随着家用产品的智能化、小型化，高可靠性，全安性，变频电控主板体积设计小型化趋势，传统型的IPM智能功率模块内部的驱动IC，基本功能，难以适应发展需求。随着工业、社会迅速发展，电控系统要求要有更高的可靠性和安全性，各种保护要求更加完善，如过流保护、过压保护、温度保护等功能保护可适用于各种应用场合，在不同的应用场合智能选择合适的保护阈值。

然而，上述的高压集成电路适应范围小，提高驱动IC的灵活性差，市场竞争力差。

发明内容

针对以上相关技术的不足，本发明提出一种适应范围广，便于提高驱动IC的灵活性以及市场竞争力强的高压集成电路。

为了解决上述技术问题，本发明实施例提供了一种高压集成电路，包括：电源电路、3通道的高侧驱动电路、3通道的低侧驱动电路以及1通道的PFC控制器驱动电路；所述高侧驱动电路分别与所述低侧驱动电路和所述电源电路电连接，所述PFC控制器驱动电路与所述低侧驱动电路电连接；

所述高侧驱动电路包括高侧欠压保护电路和自举电路；

所述PFC控制器驱动电路包括PFC驱动信号检测电路、PFC电流保护电路以及温度保护电路；所述温度保护电路通过所述PFC驱动信号检测电路检测驱动信号的频率，并选择过温阈值用于实现保护功能。

优选的，所述高压集成电路还包括互锁和死区电路，所述互锁和死区电路连接于所述高侧驱动电路和所述低侧驱动电路之间。

优选的，所述高压集成电路还包括使能电路、过流保护电路及电源欠压保护电路，所述使能电路与所述过流保护电路分别与所述高侧驱动电路连接，所述电源欠压保护电路与所述电源电路连接。

优选的，所述互锁和死区电路包括MOS管，所述MOS管的源极连接偏置电压，所述MOS管的漏极连接供电电压，所述MOS管的栅极连接输入输出电路。

优选的，所述高压集成电路还包括VREG发生电路、RC滤波电路、施密特触发电路、低通滤波器、电平转换电路、脉冲发生电路、延迟电路、故障逻辑控制电路、故障输出电路以及多个DMOS管；所述VREG发生电路与所述电源欠压保护电路连接，所述电源欠压保护电路与所述故障逻辑控制电路连接，所述RC滤波电路依次连接所述电平转换电路、所述故障逻辑控制电路，所述故障逻辑控制电路分别连接所述PFC电流保护电路、所述PFC驱动信号检测电路、所述温度保护电路及脉冲发生电路。

优选的，所述自举电路包括第一电容、高侧功率管Q1、低侧功率管Q2、MOS管Q3、用于连接高侧驱动信号的高侧驱动开关、以及用于连接低侧驱动信号的低侧驱动开关；所述高侧驱动开关的第一端分别连接所述MOS管Q3的源极和所述第一电容的第一端，所述高侧驱动开关的第二端连接所述高侧功率管Q1的基极；所述高侧驱动开关的第三端分别连接所述第一电容的第二端和所述高侧功率管Q1的发射极，所述高侧功率管Q1的集电极连接电源电压；所述MOS管Q3的漏极连接所述供电电压，所述MOS管Q3的栅极连接所述低侧驱动开关的输入端，所述低侧驱动开关的输出端连接所述低侧功率管Q2的基极，所述低侧功率管Q2的发射极连接第一电阻并接地，所述低侧功率管Q2的集电极与所述高侧功率管Q1的发射极连接。

优选的，所述过流保护电路包括第一比较器、第二电阻、第三电阻、第四电阻以及第一晶体管；所述第一比较器的正输入端用于连接电流检测信号，所述第一比较器的负输入端连接所述第二电阻的第一端和所述第三电阻的第一端之间，所述第一比较器的输出端连接所述故障逻辑控制电路；所述第二电阻的第二端连接基准电压，所述第三电阻的第二端连接所述第四电阻的第一端，所述第四电阻的第二端接地；

所述第一晶体管的源极连接所述第四电阻的第二端，所述第一晶体管的漏极连接所述第四电阻的第一端，所述第一晶体管的栅极连接所述故障逻辑控制电路。

优选的，所述PFC驱动信号检测电路包括输入与门电路、石英晶体振荡器、主控电路以及脉冲计数器；所述主控电路分别与所述输入与门电路、所述石英晶体振荡器及所述脉冲计数器连接；所述输入与门电路与所述脉冲计数器连接。

优选的，所述温度保护电路包括第五电阻、第六电阻、第七电阻、第八电阻、第二比较器、第二晶体管以及第三晶体管；所述第五电阻、所述第六电阻、所述第七电阻及所述第八电阻串联设置，所述第二比较器的负输入端连接所述第五电阻和所述第六电阻之间，所述第二晶体管的源极和所述第二晶体管的漏极分别并联于所述第七电阻的两端，所述第三晶体管的源极和所述第三晶体管的漏极分别并联于所述第八电阻的两端，所述第三晶体管的栅极连接至所述故障逻辑控制电路。

优选的，所述高压集成电路还包括温度采样电路，所述温度采样电路包括第九电阻和可调电阻，所述第九电阻的第一端连接所述供电电压，所述第九电阻的第二端连接所述可调电阻的第一端，所述可调电阻的第二端接地。

与相关技术相比，本发明通过将所述高侧驱动电路分别与所述低侧驱动电路和所述电源电路电连接，所述PFC控制器驱动电路与所述低侧驱动电路电连接；所述高侧驱动电路包括高侧欠压保护电路和自举电路；所述PFC控制器驱动电路包括PFC驱动信号检测电路、PFC电流保护电路以及温度保护电路；所述温度保护电路通过所述PFC驱动信号检测电路检测驱动信号的频率，并选择过温阈值用于实现保护功能。这样通过过温保护的触发阈值随PFC的工作频率的提高而提高，适用于各种不同温度保护应用场景7通道驱动HVIC。PFC电路的开关器件如是SiC材料的MOSFET，其工作频率可以很高，由于SiC材料的特性，SiC材料的MOSFET的工作温度相对Si材料的开关器件也会高很多，这时过温保护的触发阈值可以提高。PFC电路的开关器件如是Si材料的开关器件，其工作频率变较低，由于Si材料的特性，Si材料的开关器件的工作温度也较低，这时过温保护的触发阈值就要调低。提高驱动IC的灵活性，使驱动IC适用于更多的应用场合，提高产品市场竞争力。

附图说明

下面结合附图详细说明本发明。通过结合以下附图所作的详细描述，本发明的上述或其他方面的内容将变得更清楚和更容易理解。附图中：

图1为本发明高压集成电路的模块图；

图2为本发明高压集成电路的电路图；

图3为图2的第一局部放大图；

图4为图2的第二局部放大图；

图5为图2的第三局部放大图；

图6为本发明互锁和死区电路的电路图；

图7为本发明自举电路的电路图；

图8为本发明PFC电流保护电路的电路图；

图9为本发明PFC驱动信号检测电路的模块图；

图10为本发明温度保护电路的电路图；

图11为本发明温度采样电路的电路图；

图12为本发明互锁和死区电路的死区时间测试标准示意图。

图中，100、高压集成电路，1、电源电路，2、高侧驱动电路，201、高侧欠压保护电路，202、自举电路，3、低侧驱动电路，4、PFC控制器驱动电路，41、PFC驱动信号检测电路，411、输入与门电路，412、石英晶体振荡器，413、主控电路，414、脉冲计数器，42、PFC电流保护电路，43、温度保护电路，44、脉冲驱动电路，5、互锁和死区电路，6、使能电路，7、过流保护电路，8、电源欠压保护电路，9、VREG发生电路，10、RC滤波电路，11、施密特触发电路，12、低通滤波器，13、电平转换电路，14、脉冲发生电路，15、延迟电路，16、故障逻辑控制电路，17、故障输出电路，18、高侧驱动开关，19、低侧驱动开关，20、第一电阻，21、第一比较器，22、第二电阻，23、第三电阻，24、第四电阻，25、第一晶体管，26、第五电阻，27、第六电阻，28、第七电阻，29、第八电阻，30、第二比较器，31、第二晶体管，32、第三晶体管，33、温度采样电路，34、第九电阻，35、可调电阻，36、输入输出电路。

实施方式

下面结合附图详细说明本发明的具体实施方式。

在此记载的具体实施方式/实施例为本发明的特定的具体实施方式，用于说明本发明的构思，均是解释性和示例性的，不应解释为对本发明实施方式及本发明范围的限制。除在此记载的实施例外，本领域技术人员还能够基于本申请权利要求书和说明书所公开的内容采用显而易见的其它技术方案，这些技术方案包括采用对在此记载的实施例的做出任何显而易见的替换和修改的技术方案，都在本发明的保护范围之内。

实施例

如图1-12所示，本发明提供一种高压集成电路100，包括：电源电路1、3通道的高侧驱动电路2、3通道的低侧驱动电路3以及1通道的PFC控制器驱动电路4；所述高侧驱动电路2分别与所述低侧驱动电路3和所述电源电路1电连接，所述PFC控制器驱动电路4与所述低侧驱动电路3电连接；所述高侧驱动电路2包括高侧欠压保护电路201和自举电路202；所述PFC控制器驱动电路4包括PFC驱动信号检测电路41、PFC电流保护电路42以及温度保护电路43；所述温度保护电路43通过所述PFC驱动信号检测电路41检测驱动信号的频率，并选择过温阈值用于实现保护功能。

其中，所述高侧驱动电路2内部包含高侧欠压保护电路201和自举电路202，用于实现高侧驱动欠压保护功能和自举供电功能。

电源电路1包括5V LDO电路和1.2V BANDGAP电路，给HVIC内部所有电路和外部电路供给5V电压，给HVIC以及外部电路提供稳定的1.2V电压基准。

这样通过过温保护的触发阈值随PFC的工作频率的提高而提高，适用于各种不同温度保护应用场景7通道驱动HVIC。PFC电路的开关器件如是SiC材料的MOSFET，其工作频率可以很高，由于SiC材料的特性，SiC材料的MOSFET的工作温度相对Si材料的开关器件也会高很多，这时过温保护的触发阈值可以提高。PFC电路的开关器件如是Si材料的开关器件，其工作频率变较低，由于Si材料的特性，Si材料的开关器件的工作温度也较低，这时过温保护的触发阈值就要调低。提高驱动IC的灵活性，使驱动IC适用于更多的应用场合，提高产品市场竞争力。

在本实施例中，所述高压集成电路还包括互锁和死区电路5，所述互锁和死区电路5连接于所述高侧驱动电路2和所述低侧驱动电路3之间。互锁和死区电路5用于对所述高侧驱动电路2和所述低侧驱动电路3实现互锁和死区功能。

在本实施例中，所述高压集成电路还包括使能电路6、过流保护电路7及电源欠压保护电路8，所述使能电路6与所述过流保护电路7分别与所述高侧驱动电路2连接，所述电源欠压保护电路8与所述电源电路1连接。电源电路1与电源欠压保护电路8连接，实现电源欠压保护功能。HVIC内部包含的使能电路6，用于实现使能功能；过流保护电路7实现过流保护功能，过压保护电路实现过压保护功能；报错电路当内部出现欠压、过流、PFC故障、过压、过温等情况时，对外输出报错信号。

在本实施例中，所述互锁和死区电路5包括MOS管，所述MOS管的源极连接偏置电压，所述MOS管的漏极连接供电电压VCC，所述MOS管的栅极连接输入输出电路36。死区电路主要的用于产生死区时间，用于功率开关控制信号翻转时避免发生误触发。HVIC控制三相逆变功率元件，其反馈电流或电压信号，常常会被功率器件开关时产生的噪声所影响，导致输入芯片内部的信号叠加了一些由导线寄生电感和芯片寄生电容引起的spike，这些spike噪声会导致芯片内部产生误触发，输出错误的控制信号。为了避免spike噪声的影响，在控制信号翻转后到反馈信号稳定的一端时间内，对反馈信号的运算电路进行屏蔽，这段时间就是死区时间。简单点说就同一桥臂的上下开关器件（如IGBT、MOS管等）的导通和关断错开一定的时间，即死区时间，以保证同一桥臂的上下IGBT总是先关断后导通。

R1,C1,D1(R2,C2,D2)组成RC充电延迟电路15，即充电速度缓慢，放电速度很快。使脉冲的上升沿变缓，下降沿不变。这就是死区的产生原理，通过调整R,C的值可以修改死区时间。死区时间 DT测试标准。其中，Ton 是输出上升沿传输延时，Toff是输出上下降传输延时，Tr是输出上升时间，Tf是输出下降时间。

为了避免 HVIC 的输出信号HO1、LO1，HO2、LO2，HO3、LO3同时为高电平，必须引入互锁电路，当 HIN 和 LIN 同时为高电平时，HO 和 LO 同时被置为电平。如果 HO 和 LO同时为高电平，后继的 IGBT 等元件同时导通，将有大电流流过，造成 IGBT 等后继元件的损坏。当两输入端同时为逻辑 1 时，两输出端为逻辑 0，其余情况，输入与输出同逻辑。

输入输出电路36与脉冲驱动电路44连接，其使用CMOS输出方式：

a．导通电阻为 75Ω，能承受脉冲宽度为 15μs 的峰值为 200mA 的电流冲击的PMOS；

b．导通电阻为 43Ω，能承受脉冲宽度为 15μs 的峰值为 350mA 的电流冲击的NMOS。

在本实施例中，所述高压集成电路100还包括VREG发生电路9、RC滤波电路10、施密特触发电路11、低通滤波器12、电平转换电路13、脉冲发生电路14、延迟电路、故障逻辑控制电路16、故障输出电路17以及多个DMOS管；所述VREG发生电路9与所述电源欠压保护电路8连接，所述电源欠压保护电路8与所述故障逻辑控制电路16连接，所述RC滤波电路10依次连接所述电平转换电路13、所述故障逻辑控制电路16，所述故障逻辑控制电路16分别连接所述PFC电路保护电路42、PFC驱动信号检测电路41、温度保护电路43及脉冲发生电路14。

具体的，VREG 发生电路（VREG/VCC ），用于驱动IC 的供电电压 TYPE 值一般为15V，要接收 MCU 等的 5V 的逻辑 1 信号，必须产生一个 7V～8V 的 VREG。产生一个温度特性良好的 7.2V 的 VREG 信号，同时，还需要一个5V电源给集成正弦波算法的MCU处理器供电。

RC滤波电路10，全称电阻-电容电路（英语：Resistor-Capacitance circuit），RC电路由一个电阻器和一个电容器组成的无源抗干扰性强的滤波电路。用于去掉输入信号中不必要的高频成分，去除高频干扰。

施密特触发器（SCHMITT），通过将PWM IN、ITRIP、TVC、EN都需让输入信号首先经过施密特触发器，过滤输入电路的电平噪声，逻辑 0 最大值 0.8V，逻辑 1 最小值 2.9V。

低通滤波器12（TWIN FILTER ），用于为了过滤输入电路高频噪声，同时为了给 VB足够的充电时间，避免被驱动的后端电路工作在 VB 电压不足的状态（这样会使后端电路效率降低），需要限定输入信号的频率范围，对过高频率的信号进行过滤。一般 600KHz～700KHz 以上的信号应被滤去。

VREG-VCC 电平转换电路13（VREG 2 VCC LEVEL SHIFT），由于HVIC是 MOS 电路，电流很小，但 VREG 的电流能力有限，不能带动过多的电路，在进行了施密特触发和低通滤波后，一般先进行电压转换，驱动电压由 VREG 转成 VCC。

脉冲发生电路14用于在 HIN 信号的上升沿和下降沿分别产生脉冲，使高压 DMOS瞬时导通，用 RS 触发器记录这个瞬时导通的信号，控制 HO 与 HIN 同步。之所以不能用HIN 的持续高低信号来控制 DMOS 的导通，是因为在 VS 为 600V～650V 时，VB 的电平为615V～675V，VB 是一个由电压泵形成的电压，具有的能量有限，一般不具备持续通过导通的 DMOS 向地流电流的能力；如果 VB 与地之间产生持续的电流回路，VB 将迅速降低，进入低压保护区，使驱动IC 无法正常工作。因此，PLUSE GEN 电路的引入是非常必要的，驱动IC 中，用得较多的 PLUSE GEN 信号有 ONESHOT 电路（产生一个脉冲）和 DOUBLE PLUSE电路（产生两个脉冲）。一般使用的场合，用 ONESHOT 电路就足够了；对于 VS 会被拉得较低的（一般是后继电路中具有大电感）的电路，会使用 DOUBLE PLUSE 电路。

延迟电路15，用于给LO信号输出做一个延时，使得HO输出信号与LO输出信号保持一致。

电源欠压保护电路8，用于当电压过低时都应使驱动IC 停止工作（保持输出为逻辑 0 状态），以保护后继电路。因此在低压区，应存在检测VCC电平的低压保护电路。VCC从高电位开始下降，低于 13V 以后，输出保持逻辑 0；当 VCC 从低点位开始上升，高于13.7V 以后，输出保持逻辑 1。也即之间存在 0.7V 的差值。为了更好的保护后继电路，确认电源电压确实足够高后，输出才产生高电平。考虑到电源噪声，在电路的最后，应加入延迟电路15，使电源噪声引起的电源电压瞬时低下时，输出不产生误动作。

故障逻辑控制电路16是接收各功能电路的故障信号，根据各故障信号做出故障去处理，并根据故障的重要性关掉对应的功能或关断HVIC所有功能，而进行保护HVIC及整个应用电路。当欠压保护功能信号UVLO为0时，故障逻辑控制电路16输出故障信号给故障输出电路17，同时，HVIC进入欠压保护功能，关断HVIC六路PWM波，欠压保护功能、ITRIP、PFCTRIP电流保护功能、温度保护功能各功能故障信号1为功能正常无故障，为0时，故障逻辑控制电路16输出故障信号给故障输出电路17，同时，HVIC也进入对应功能保护，HVIC停止六路PWM波输出，停止工作。

故障输出电路17是MOS管，MOS管的基极接到故障逻辑控制电路16的输出端，故障逻辑控制电路16控制故障输出MOS的开能和关断，MOS管的D悬空，需要HVIC外部增加上拉电阻，当故障逻辑控制电路16输出1时，MOS管开通，输出FO信号给外部设备。当故障逻辑控制电路16输出0时（HVIC无故障），MOS管关断，FO信号为高电平。

脉冲驱动电路44（PULSE GEN）在 PFCIN 信号的上升沿和下降沿分别产生脉冲，PFCIN 信号的上升沿生产的脉冲驱动上桥MOS管，PFCIN 信号的下降沿生产的脉冲驱动下桥MOS管，得到PFC电路IGBT的驱动信号PFCOUT，实现PFC IGBT驱动。

在本实施例中，所述自举电路202包括第一电容、高侧功率管Q1、低侧功率管Q2、MOS管Q3、用于连接高侧驱动信号的高侧驱动开关18、以及用于连接低侧驱动信号的低侧驱动开关19；所述高侧驱动开关18的第一端分别连接所述MOS管Q3的源极和所述第一电容的第一端，所述高侧驱动开关18的第二端连接所述高侧功率管Q1的基极；所述高侧驱动开关18的第三端分别连接所述第一电容的第二端和所述高侧功率管Q1的发射极，所述高侧功率管Q1的集电极连接电源电压VDC；所述MOS管Q3的漏极连接所述供电电压VCC，所述MOS管Q3的栅极连接所述低侧驱动开关19的输入端，所述低侧驱动开关19的输出端连接所述低侧功率管Q2的基极，所述低侧功率管Q2的发射极连接第一电阻20并接地，所述低侧功率管Q2的集电极与所述高侧功率管Q1的发射极连接。

具体的，MOS管构成的自举电路202需要在VB与VS之间增加一个电容如图5中的,MOS管Q3、电容C1构成完整的自举电路202，C1两端电压VBS即为图示VB1、2、3与VS1、2、3之间的电压，为高侧HO1、2、3输出提供驱动电源，用于开关功率管Q1。当LIN1，2，3为高电平，低侧LO1,2,3输出为高电平，低侧功率管Q2导通，同时，MOS管Q3导通，此时低侧电源VCC通过MOS管Q3，向自举电容C1进行充电，VCC、Q3、Q2构成充电回路，充电回路如图11虚线箭头所示。当低侧LO1,2,3输出为低电平，低侧功率管Q2关断，MOS管Q3断开,充电回路断开，VCC停止为第一电容C1充电。

在本实施例中，所述过流保护电路7包括第一比较器21、第二电阻22、第三电阻23、第四电阻24以及第一晶体管25；所述第一比较器21的正输入端用于连接电流检测信号，所述第一比较器21的负输入端连接所述第二电阻22的第一端和所述第三电阻23的第一端之间，所述第一比较器21的输出端连接所述故障逻辑控制电路16；所述第二电阻22的第二端连接基准电压，所述第三电阻23的第二端连接所述第四电阻24的第一端，所述第四电阻24的第二端接地；所述第一晶体管25的源极连接所述第四电阻24的第二端，所述第一晶体管25的漏极连接所述第四电阻24的第一端，所述第一晶体管25的栅极连接所述故障逻辑控制电路16。

其中，第一晶体管25为MOS管。

具体的，ITRIP保护电路由第一比较器21（CMP）、MOS管、分压电阻、基准电压、逻辑电路组成，电流检测信号ITRIP输入到比较器的正输入端，VREF通过分压电阻（第二电阻22、第三电阻23及第四电阻24）分压后，得到分压点A的基准电压信号输入比较器的负输入端；MOS管的D端与分压电阻第三电阻23和第四电阻24连接端相连，S端与分压电阻第四电阻24一端相连接到地。比较器的输出端接到逻辑电路，反馈到上桥和下桥驱动电路，当电流检测信号ITRIP高于基准电压，逻辑电路就会把上桥和下桥同时关断。逻辑电路的反馈端连接MOS管的栅极G，控制MOS管的开关。没有高于基准电压电压时，MOS管关断，出现高于基准电压电压时MOS管导通。形成一个滞回效果。过流ITRIP保护电路实现过注保护功能。

在本实施例中，所述PFC驱动信号检测电路41包括输入与门电路411、石英晶体振荡器412、主控电路413以及脉冲计数器414；所述主控电路413分别与所述输入与门电路411、所述石英晶体振荡器412及所述脉冲计数器414连接；所述输入与门电路411与所述脉冲计数器414连接。

具体的，PFC驱动信号送入输入与门电路411的输入端，石英晶体振荡器412产生的基频,基准时间输入主控电路413，主控电路413接到基准时间信号,主控电路413发出门控信号(单位时间信号)给输入与门电路411、复位信号给脉冲计算电路，开始计算脉冲信号的个数，脉冲计算电路完单位时间的脉冲数，把计算结果反遗给主控电路413，主控电路413接收到单位时间的脉冲数，与高频率（高脉冲数）的阈值做比较，当单位时间的脉冲数大于高低频率（高脉冲数）的阈值时，主控电路413发出高频率指令信号0给温度保护电路43。当单位时间的脉冲数小于等于高低频率（高脉冲数）的阈值时，主控电路413发出高频率指令信号1给温度保护电路43。

在本实施例中，所述温度保护电路43包括第五电阻26、第六电阻27、第七电阻28、第八电阻29、第二比较器30、第二晶体管31以及第三晶体管32；所述第五电阻26、所述第六电阻27、所述第七电阻28及所述第八电阻29串联设置，所述第二比较器30的负输入端连接所述第五电阻26和所述第六电阻27之间，所述第二晶体管31的源极和所述第二晶体管31的漏极分别并联于所述第七电阻28的两端，所述第三晶体管32的源极和所述第三晶体管32的漏极分别并联于所述第八电阻29的两端，所述第三晶体管32的栅极连接至所述故障逻辑控制电路16。

其中，第二晶体管31和与第三晶体管32均为MOS管，MOS管为650V系统MOS管，其包括UQ1、UQ2、VQ1、VQ2、WQ1、WQ2 是低压- 高压过渡电路。此电路用于实现低压区与高压区的过渡，有 CMOS 传导“脉冲发生电路14（PULSE GEN）”的脉冲，控制高压 DMOS 导通，在 DMOS关断时，DMOS 的漏极与源极间能够承受 650V 以上的电压。为实现高低压区间的分离，需要有高压岛结构，实现高压区与低压区的隔离。

具体的，温度检测TVC信号输入到比较器的正输入端，VREF通过分压电阻第五电阻26、第六电阻27、第七电阻28、第八电阻29分压后，得到分压点B的基准电压信号输入比较器的负输入端；MOS管的D端与第六电阻27和第八电阻29连接端相连，第二晶体管31的S端与第八电阻29和第七电阻28连接端相连，形成第二晶体管31与第七电阻28并联。第二晶体管31的G极接PFC驱动信号检测的输出高频指令信号。

当PFC驱动信号检测电路41检测到HVIC应用时PFC驱动信号是高频率时，PFC驱动信号检测电路41的输出高频率指令信号为0，第二晶体管31处于关断状态，这时，第八电阻29与第五电阻26、第六电阻27、第七电阻28串联，形成分压，使得到分压点B的基准电压较小，（由于本发明温度采样传感器是负温度系数的，温度越高，传感器阻值就越小，TVC的信号电压就越小。

第二比较器30的正输入端的电压信号（TVC）大于负输入端的电压信号时，比较器输出1.否则输出O.因此，此时的温度保护电路43的保护阈值较高，驱动IC应用在高频率PFC工作场合。

当PFC驱动信号检测电路41检测到HVIC应用时PFC驱动信号是你频率时，PFC驱动信号检测电路41的输出高频率指令信号为1，第二晶体管31处于开通状态，这时，第八电阻29被第二晶体管31短路（MOS管导通内阻远小第八电阻29，可以忽略不计），使得到分压点B的基准电压较大，此时的温度保护电路43的保护阈值较低，驱动IC应用在低频率PFC工作场合。

第三晶体管32的D端与第八电阻29和第七电阻28连接端相连，S端与分压电阻0803一端相连接到地。比较器的输出端接到逻辑电路，反馈到上桥和下桥驱动电路，当温度检测信号TVC高于基准电压，逻辑电路就会把上桥和下桥同时关断。逻辑电路的反馈端连接第三晶体管32的栅极G，控制MOS管的开关。没有高于基准电压的电压时，第三晶体管32关断，出现高于基准电压的电压时第三晶体管32导通。形成一个滞回效果。温度保护电路43实现温度保护功能。

在本实施例中，所述高压集成电路100还包括温度采样电路33，所述温度采样电路33包括第九电阻34和可调电阻35，所述第九电阻34的第一端连接所述供电电压VCC，所述第九电阻34的第二端连接所述可调电阻35的第一端，所述可调电阻35的第二端接地。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何纂改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims

1.一种高压集成电路，其特征在于，包括：电源电路、3通道的高侧驱动电路、3通道的低侧驱动电路以及1通道的PFC控制器驱动电路；所述高侧驱动电路分别与所述低侧驱动电路和所述电源电路电连接，所述PFC控制器驱动电路与所述低侧驱动电路电连接；

所述高侧驱动电路包括高侧欠压保护电路和自举电路；

2.如权利要求1所述的高压集成电路，其特征在于，所述高压集成电路还包括互锁和死区电路，所述互锁和死区电路连接于所述高侧驱动电路和所述低侧驱动电路之间。

3.如权利要求2所述的高压集成电路，其特征在于，所述高压集成电路还包括使能电路、过流保护电路及电源欠压保护电路，所述使能电路与所述过流保护电路分别与所述高侧驱动电路连接，所述电源欠压保护电路与所述电源电路连接。

4.如权利要求3所述的高压集成电路，其特征在于，所述互锁和死区电路包括MOS管，所述MOS管的源极连接偏置电压，所述MOS管的漏极连接供电电压，所述MOS管的栅极连接输入输出电路。

5.如权利要求4所述的高压集成电路，其特征在于，所述高压集成电路还包括VREG发生电路、RC滤波电路、施密特触发电路、低通滤波器、电平转换电路、脉冲发生电路、延迟电路、故障逻辑控制电路、故障输出电路以及多个DMOS管；所述VREG发生电路与所述电源欠压保护电路连接，所述电源欠压保护电路与所述故障逻辑控制电路连接，所述RC滤波电路依次连接所述电平转换电路、所述故障逻辑控制电路，所述故障逻辑控制电路分别连接所述PFC电流保护电路、所述PFC驱动信号检测电路、所述温度保护电路及所述脉冲发生电路。

6.如权利要求5所述的高压集成电路，其特征在于，所述自举电路包括第一电容、高侧功率管Q1、低侧功率管Q2、MOS管Q3、用于连接高侧驱动信号的高侧驱动开关、以及用于连接低侧驱动信号的低侧驱动开关；所述高侧驱动开关的第一端分别连接所述MOS管Q3的源极和所述第一电容的第一端，所述高侧驱动开关的第二端连接所述高侧功率管Q1的基极；所述高侧驱动开关的第三端分别连接所述第一电容的第二端和所述高侧功率管Q1的发射极，所述高侧功率管Q1的集电极连接电源电压；所述MOS管Q3的漏极连接所述供电电压，所述MOS管Q3的栅极连接所述低侧驱动开关的输入端，所述低侧驱动开关的输出端连接所述低侧功率管Q2的基极，所述低侧功率管Q2的发射极连接第一电阻并接地，所述低侧功率管Q2的集电极与所述高侧功率管Q1的发射极连接。

7.如权利要求5所述的高压集成电路，其特征在于，所述过流保护电路包括第一比较器、第二电阻、第三电阻、第四电阻以及第一晶体管；所述第一比较器的正输入端用于连接电流检测信号，所述第一比较器的负输入端连接所述第二电阻的第一端和所述第三电阻的第一端之间，所述第一比较器的输出端连接所述故障逻辑控制电路；所述第二电阻的第二端连接基准电压，所述第三电阻的第二端连接所述第四电阻的第一端，所述第四电阻的第二端接地；

8.如权利要求5所述的高压集成电路，其特征在于，所述PFC驱动信号检测电路包括输入与门电路、石英晶体振荡器、主控电路以及脉冲计数器；所述主控电路分别与所述输入与门电路、所述石英晶体振荡器及所述脉冲计数器连接；所述输入与门电路与所述脉冲计数器连接。

9.如权利要求5所述的高压集成电路，其特征在于，所述温度保护电路包括第五电阻、第六电阻、第七电阻、第八电阻、第二比较器、第二晶体管以及第三晶体管；所述第五电阻、所述第六电阻、所述第七电阻及所述第八电阻串联设置，所述第二比较器的负输入端连接所述第五电阻和所述第六电阻之间，所述第二晶体管的源极和所述第二晶体管的漏极分别并联于所述第七电阻的两端，所述第三晶体管的源极和所述第三晶体管的漏极分别并联于所述第八电阻的两端，所述第三晶体管的栅极连接至所述故障逻辑控制电路。

10.如权利要求9所述的高压集成电路，其特征在于，所述高压集成电路还包括温度采样电路，所述温度采样电路包括第九电阻和可调电阻，所述第九电阻的第一端连接所述供电电压，所述第九电阻的第二端连接所述可调电阻的第一端，所述可调电阻的第二端接地。