CN115881734A - 显示面板及显示面板的制备方法 - Google Patents

显示面板及显示面板的制备方法 Download PDF

Info

Publication number
CN115881734A
CN115881734A CN202211533322.3A CN202211533322A CN115881734A CN 115881734 A CN115881734 A CN 115881734A CN 202211533322 A CN202211533322 A CN 202211533322A CN 115881734 A CN115881734 A CN 115881734A
Authority
CN
China
Prior art keywords
layer
light
display panel
emitting region
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211533322.3A
Other languages
English (en)
Inventor
唐甲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202211533322.3A priority Critical patent/CN115881734A/zh
Priority to US18/088,839 priority patent/US20240188348A1/en
Publication of CN115881734A publication Critical patent/CN115881734A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供一种显示面板及显示面板的制备方法。该显示面板包括有源层、栅极、源/漏金属层以及第一导电层，其中，该源/漏金属层在该非显示区域内与第一导电层层叠设置。该第一导电层设置在发光区域以及非发光区域内，且第一导电层的厚度小于源/漏金属层的厚度。本申请实施例中，通过减小该发光区域内对应的第一导电层的厚度，当再在该较薄的第一导电层上沉积其他膜层后，可得到一平坦的阳极，进而使得发光膜层具有相同的厚度，并提高面板的发光效果。

Description

显示面板及显示面板的制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板及显示面板的制备方法。
背景技术
随着显示技术的发展，有机发光二极管(Organic light-emitting diode，OLED)显示装置的技术日见成熟，已经越来越多的应用在各个显示领域。
在制备上述OLED器件时，需要经过多道次工艺处理，而每步处理工艺的好坏均对显示面板的综合性能有重要影响。通常需要先制备形成阵列基板，并在该阵列基板上设置多条薄膜晶体管对应的信号线。如图1中所示，图1为现有技术中提供的阵列基板的布线结构示意图。阵列基板包括发光区域100以及非发光区域101。且在非发光区域101内设置有多条信号线102。同时，在该发光区域100内对应的发光像素区域处，设置不同的功能层，如不同的第一功能层103和第二功能层104以及平坦化层。不同的功能膜层之间会形成一定的堆叠结构，这种堆叠结构会使得该发光像素区域内的膜层表面出现高低不平，如高度断差的现象。当继续在该断差膜层上进行蒸镀其他膜层时，如在该发光区域内蒸镀形成发光层时，蒸镀完成后，该区域内所形成的发光层存在厚度不一致的问题。当显示面板在进行正常发光时，厚度不均匀的发光层在不同区域处对应的发光效果就会不同，从而降低了显示面板的显示效果。
综上所述，现有的显示面板中，在制备形成阵列基板时，阵列基板上存在断层差，当继续在该存在断层差的阵列基板上制备其他膜层时，制备的膜层在不同区域处具有不同的厚度，进而降低显示面板的显示效果。
发明内容
本发明实施例提供一种显示面板及显示面板的制备方法。以有效的改善OLED显示面板中，发光像素区域内的阵列基板上存在断层差，断层差使得发光区域内对应的发光层在不同位置处具有不同厚度，进而导致显示面板发光效果不理想的技术问题。
为解决上述技术问题，本发明提供一种显示面板，包括多个像素单元，所述像素单元包括发光区域以及设置在所述发光区域至少一侧的非发光区域，其特征在于，包括：
衬底；
有源层，所述有源层设置在所述衬底之上；
栅极，所述栅极设置在所述有源层之上；
层间介质层，所述层间介质层设置在所述栅极上；以及，
源/漏金属层，所述源/漏金属层设置在所述层间介质层上，并与所述有源层电性连接；
第一导电层，所述第一导电层设置在所述层间介质层上；
其中，所述源/漏金属层设置在所述非发光区域内，所述源/漏金属层设置在所述第一导电层上，并与所述第一导电层电性连接，且所述第一导电层的厚度小于所述源/漏金属层的厚度。
根据本发明一实施例，所述第一导电层设置在所述发光区域以及所述非发光区域内，且所述源漏金属层在所述层间介质层上的正投影，位于所述第一导电层在所述层间介质层上的正投影内。
根据本发明一实施例，所述发光区域内的所述第一导电层的厚度小于所述非发光区域内的所述第一导电层的厚度。
根据本发明一实施例，所述第一导电层的材料包括氧化铟锡、氧化铟锌以及氧化铟镓锌中的任意一种，所述源/漏金属层的材料包括Cu、Al、Ag以及铜/钼-钛合金中的任意一种。
根据本发明一实施例，所述显示面板还包括第一过孔，且所述第一导电层设置在所述第一过孔内并与所述有源层电性连接。
根据本发明一实施例，所述源/漏金属层中的漏极至少部分设置在所述第一导电层上，并与所述第一导电层电性连接。
根据本发明一实施例，所述显示面板还包括遮光层，所述遮光层设置在所述衬底与所述有源层之间。
根据本发明一实施例，所述遮光层在所述发光区域以及所述非发光区域内至少设置为两层。
根据本发明一实施例，所述显示面板还包括第二过孔，所述第二过孔设置在所述漏极的一侧，且所述第一导电层通过所述第二过孔与所述遮光层电连接。
根据本发明一实施例，所述显示面板还包括钝化层，所述钝化层设置在所述层间介质层上；
平坦化层，所述平坦化层设置在所述钝化层上；
电极层，至少设置于所述发光区域内，所述电极层设置在所述平坦化层上，且所述电极层通过第三过孔与所述第一导电层电连接；
其中，所述钝化层在所述发光区域内的厚度小于所述非发光区域内的厚度，且在所述发光区域内，所述电极层的上表面为一平面。
根据本发明一实施例，所述显示面板还包括挡墙，所述挡墙设置在所述非发光区域内，且所述挡墙设置在所述平坦化层之上。
根据本发明实施例的第二方面，还提供一种显示面板，包括发光区域以及设置在所述发光区域之上一侧的非发光区域，包括：
显示面板；
电极层，所述电极层设置在所述显示面板之上；以及，
发光层，所述发光层设置在所述电极层上，并对应设置在所述发光区域内；
其中，所述显示面板为本申请实施例中所提供的显示面板。
根据本发明实施例的第三方面，还提供一种显示面板的制备方法，包括如下步骤：
提供一衬底，并在所述衬底上制备形成一薄膜晶体管器件层，其中所述薄膜晶体管器件层包括有源层、设置在所述有源层之上的栅极、设置在所述栅极之上的层间介质层；
在所述薄膜晶体管器件层上蚀刻并形成过孔，并在所述薄膜晶体管器件层上制备一第一导电层，使所述第一导电层通过所述过孔与所述有源层电性连接；
在所述第一导电层上制备源/漏金属层，并在所述源/漏金属层上制备光阻，通过所述光阻对所述第一导电层以及所述源/漏金属层进行第一次蚀刻，并形成多个开口，其中，所述光阻在不同区域处的厚度不同；
在所述源/漏金属层上制备另一光阻，并采用半掩膜板工艺对所述源/漏金属层进行第二次蚀刻，并制备形成薄膜晶体管的源极以及漏极；
在所述源/漏金属层以及所述第一导电层上制备一钝化层，并在所述钝化层上制备一平坦化层，并蚀刻形成第三过孔；
在所述平坦化层上制备一电极层，其中，所述电极层通过所述第三过孔与所述第一导电层电性连接；
在所述电极层上喷墨打印一发光层，并对所述发光层干燥固化。
本发明实施例的有益效果：本发明实施例提供一种阵列基板、显示面板及阵列基板的制备方法。该阵列基板包括衬底、有源层、栅极、源漏金属层以及第一导电层，其中，该源/漏金属层在该非显示区域内与第一导电层层叠设置。该第一导电层设置在发光区域以及非发光区域内，且第一导电层的厚度小于源/漏金属层的厚度。本申请实施例中，通过减小该发光区域内对应的第一导电层的厚度，当再在该较薄的第一导电层上沉积其他膜层后，可得到一平坦化的阳极，进而保证发光膜层的厚度相同。进而提高显示面板的发光效果及综合性能。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中提供的阵列基板的布线结构示意图；
图2为本申请实施例提供的一种阵列基板的平面布线示意图；
图3为本申请实施例提供的该阵列基板对应的膜层结构示意图；
图4-图7为本申请实施例提供的阵列基板制备工艺对应的膜层结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，下文的公开提供了不同的实施方式或例子来实现本发明的不同结构。为了简化本发明，下文对特定例子的部件和设置进行描述。此外，本发明提供了的各种特定的工艺和材料的例子，是本领域普通技术人员可以意识到其他工艺的应用。本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
显示面板显示性能的好坏与多种因素有关，如显示面板的制备工艺以及面板内部的各功能膜层的性能。若要保持较高的发光效果，就需要使对应的膜层性能达到最佳。而现有技术中，在制备形成显示面板的各膜层时，如制备得到发光层时，在制备过程中，会存在较大的断层差。进而导致制备形成的发光层在不同的发光区域内，其膜层厚度不均一，从而降低显示面板的发光效果及综合性能。
本申请实施例提供一种阵列基板及显示面板，以有效的改善显示面板内不同区域处膜层断差较大，以及膜层厚度不一致等问题。
如图2所示，图2为本申请实施例提供的一种显示面板的平面布线示意图。本申请实施例中，该显示面板包括多个像素单元，其中，该像素单元包括显示面板包括发光区域100以及非发光区域101。其中，非发光区域101可设置在发光区域100的至少一侧位置处。本申请实施例中该阵列基板包括衬底(图中未示出该衬底膜层图)，以及设置在该衬底上的信号线102。本申请实施例中，信号线102对应的走线层可为多种不同的信号走线，如扫描信号走线、数据信号走线以及公共电极等其他不同的信号线。
在制备过程中，还需要在该阵列基板的发光区域100内设置其他功能膜层，如第一功能层103以及第二功能层104。该第一功能层103可为金属层，第二功能层104为发光层，通过该第一功能层103向第二功能层104提供控制信号。并通过该发光层实现显示面板的发光显示功能。
但是，现有技术中，如图1中制备得到的该第一功能层103的基底面不平坦，在该不平坦的基底面上继续制备第二功能层104时，该第二功能层104会随之出现一定的高度差或断层差，因此，在俯视图中观察该第二功能层104时，不同位置处的高度差在视图上会对应多个截面线1041。而本申请实施例中，通过改变该显示面板内的膜层结构，如在该显示面板内设置一较薄厚度的第一导电层307，当继续再在该第一导电层307上沉积其他膜层时，由于该第一导电层307的厚度较薄，因此，沉积得到的第一功能层103的表面可为一水平面，当在该平面上继续制备第二功能层104时，该第二功能层104也为一平面结构，从而解决该第二功能层104在不同的位置处相同的厚度，并有效改善显示面板的制备工艺，并有效提高显示面板的发光显示效果。
如图3所示，图3为本申请实施例提供的该阵列基板对应的膜层结构示意图。其中，该阵列基板包括衬底300以及薄膜晶体管器件层。该薄膜晶体管器件层设置在该衬底300上，且在该薄膜晶体管器件层内设置有薄膜晶体管及各介质层。优选的，该衬底300可为硬质层或者柔性层，如玻璃层或者聚酰亚胺膜层。通过该衬底300以起到有效的支撑以及缓冲效果。
进一步的，本申请实施例中，在该薄膜晶体管器件层内还设置有薄膜晶体管38。通过该薄膜晶体管38以实现控制信号的传输。具体的，在该薄膜晶体管器件层内还包括：第一缓冲层301、遮光层312、层间介质层302以及栅极绝缘层310。
同时，该薄膜晶体管38包括有源层311、栅极309、以及源漏金属层。其中，以下实施例中，该源/漏金属层包括源极316以及漏极315。该源极316和漏极315通过过孔与有源层311电性连接。
具体的，该遮光层312设置在该衬底300上，第一缓冲层301设置在该衬底300上，且该第一缓冲层301覆盖该遮光层312。本申请实施例中，该遮光层312为金属遮光层，如金属铝等材料。
进一步的，该有源层311设置在第一缓冲层301上，栅极绝缘层310设置在该有源层311上，栅极309设置在该栅极绝缘层310上。同时，该层间介质层302设置在该栅极309上，并完全覆盖有源层311、栅极绝缘层310以及栅极309。
本申请实施例中，在设置上述各膜层时，该源/漏金属层设置在非发光区域内，有源层311可图案化的设置在第一缓冲层301上。本申请实施例中，该有源层311设置在该发光区域100以及非发光区域101内。在该非发光区域101内，有源层311与薄膜晶体管的栅极309之间形成电容结构，同时，在该发光区域100内，有源层311与其他金属层之间形成另一电容结构，如该有源层311可与底部的遮光层312之间形成另一电容结构，或者与其上的金属层形成另一电容结构，当器件正常工作时，该电容结构可进一步提高器件的防静电干扰能力，并保证显示面板具有较好的工作性能。
进一步的，源极316设置在该层间介质层302上、漏极315设置在该层间介质层302上。同时，源极316通过第一过孔31与有源层311电连接，漏极315通过另一第一过孔41与有源层311电连接，从而实现薄膜晶体管的正常工作。
本申请实施例中，在设置阵列基板时，该阵列基板还包括第一导电层307。具体的，第一导电层307设置在层间介质层302上。且该源/漏金属层设置在该第一导电层307上，并与该第一导电层307电性连接。
本申请实施例中，该第一导电层307设置在该显示面板的发光区域100以及非发光区域101内，而该源极316与漏极315设置在该非发光区域101对应的区域内。这样，该源/漏金属层与第一导电层307在发光区域100和非发光区域101内形成不同厚度的叠构。
本申请实施例中，该第一导电层307的厚度可为
Figure BDA0003975265410000071
同时，该源/漏金属层的厚度可为/>
Figure BDA0003975265410000072
具体的，本申请实施例在进行设置时，该第一导电层307的厚度设置为/>
Figure BDA0003975265410000073
同时，该源/漏金属层的厚度设置为/>
Figure BDA0003975265410000074
从而在保证该膜层性能的同时，实现显示面板内膜层的轻薄化设置，并提高显示面板的性能。本申请实施例中，由于该第一导电层307的厚度远小于源/漏金属层的厚度，当再在该第一导电层307上沉积其他膜层时，可得到一较平整的沉积表面，如得到一平坦度高的阳极，进而再在平坦的阳极上沉积一发光层，该发光层在不同位置处具有相同的厚度，从而保证显示面板的发光效果。
本申请实施例中，在该非发光区域101内，源极316与漏极315均与第一导电层307形成层叠结构。在对应的叠层结构上，该源极316与漏极315的宽度可小于第一导电层307的宽度。
进一步的，本申请实施例中，源极316与漏极315的膜层厚度大于该第一导电层307的厚度，从而降低蚀刻过程中对该源/漏金属层的影响，并保证器件的可靠性。同时，该源极316与漏极315在层间介质层302上的正投影，位于第一导电层307在层间介质层上的正投影内，从而使得源/漏金属层完全设置在第一导电层上，并保证两不同金属层之间的接触效果。
进一步的，在该第一过孔31与另一第一过孔41对应位置处，该第一导电层307可填充于该第一过孔，并与有源层311电性连接。同时，该源/漏金属层也对应的填充于该第一过孔，并与该第一导电层电性连接。
本申请实施例中，在该漏极315对应的位置处，其包括交叠区域381以及非交叠区域382。其中，交叠区域381设置在非发光区域101内，非交叠区域382至少部分对应设置在该发光区域内，且该非交叠区域382设置在靠近发光区域100的一侧。
在该交叠区域381内，漏极315设置在该第一导电层307上，以形成双层叠构。而在该非交叠区域382内，只设置一层金属，如只设置第一导电层307。
本申请实施例中，在该漏极315与该第一导电层307对应的区域内，该漏极315与第一导电层307相接触的面积为两者的交叠面积。其中，该交叠区域381对应的交叠面积，可小于该非交叠区域382对应的面积。同时，在该非交叠区域内，还设置有第二过孔51，该第二过孔51设置在漏极靠近发光区域的一侧对应位置处。
进一步的，在该交叠区域381内，该漏极315的宽度小于漏极315对应的第一导电层307的宽度。本申请实施例中，该漏极315设置在该第一导电层上，并将漏极315设置在第一导电层307的一侧，而该非交叠区域382设置在靠近像素开口80的一侧。从而避免漏极315与像素开口80之间的干涉问题，并保证显示面板的像素开口80具有较大的开口面积。
具体的，该第一导电层307通过第二过孔51与遮光层312电连接，同时，该第一导电层307的一端还通过第一过孔41与薄膜晶体管的有源层311电连接。即，本申请实施例中，该薄膜晶体管的漏极315同时与有源层311以及遮光层312电连接，从而有效的提高了该阵列基板的静电屏蔽功能。
本申请实施例中，该第一导电层307还对应设置在发光区域100内，并且在该第一导电层307上还设置有钝化层303，并在钝化层303上设置有平坦化层304。本申请实施例中，由于第一导电层307的厚度小于源/漏金属层的厚度，这样，当继续再在该厚度较小的第一导电层307上沉积其他膜层时，可得到一平坦度较高的膜层，如制备得到一平坦较高的阳极，进而再在该阳极上制备发光层，该发光层在发光区域内的不同位置处具有相同的厚度，从而保证后续发光层的发光效果。
本申请实施例中，为了保证第一导电层307与源/漏金属层之间的接触效果，可在第一导电层307与过孔对应位置处进行蚀刻，蚀刻完成后，使源/漏金属层深入到该第一导电层307所形成的过孔内。
本申请实施例中，该第一导电层307与源/漏金属层为不同的材料。通过设置不同的材料，以满足在对不同的膜层进行蚀刻时，其蚀刻效果。其中，该第一导电层307的材料可包括氧化铟锡、氧化铟锌以及氧化铟镓锌中的任意一种，而源/漏金属层的材料可包括Cu、Al、Ag以及铜/钼-钛合金中的任一一种。由于两金属层对应的材料不同，因此，不同区域内的导电层与其他膜层之间所形成的电容值就存在区别，进而可有效地对显示面板内的器件性能进行调控。
进一步的，本申请实施例中，在该发光区域100内，该第一导电层307的厚度可小于该非发光区域101内对应的第一导电层307的厚度，从而进一步提高后续膜层的平坦度。在进行膜层沉积时，由于在该非发光区域内，其存在多层台阶结构，多层台阶结构使得非发光区域内的膜层远高于发光区域内沉积得到的膜层。而本申请实施例中，通过控制该第一导电层307在不同区域内的厚度，且该第一导电层307的厚度较小，当再在该第一导电层307上沉积其他膜层时，其可得到一平坦的表面。从而使得该发光区域100内的膜层具有平坦的上表面，并保证后续制备的发光层的平坦化。
本申请实施例中，显示面板还包括第二钝化层303、平坦化层304以及电极层306。具体的，该第二钝化层303设置在薄膜晶体管器件层之上，如第二钝化层303设置在层间介质层302上，且该第二钝化层303覆盖第二金属层。同时，该平坦化层304设置在层间介质层302上，且电极层306设置在平坦化层304上。
具体的，电极层306至少设置在发光区域100对应的膜层之上。其中，该电极层306可为阳极，最后再在该阳极上蒸镀形成一发光层。
本申请实施例中，通过制备第二钝化层以及平坦化层304以减小不同膜层之间的断层差。其中，该平坦化层304在发光区域100内的膜层厚度，小于其在非发光区域101内的膜层厚度。
同时，本申请实施例中，在该发光区域100内，该平坦化层304的表面为一平面，同时，该电极层306的表面也为一平面。
优选的，该阵列基板还包括第三过孔61。该第三过孔61设置在该非发光区域101内，且第三过孔61设置在漏极315对应的非交叠部382内。其中，该第三过孔61使第一导电层307暴露，电极层306通过该第三过孔61与第一导电层307电连接。
本申请实施例中，该电极层306与第一导电层307接触的位置可位于该第一过孔41与第二过孔51之间。
进一步的，该平坦化层304在非发光区域101内形成多个凸起21。其中，由于该区域内的源/漏极为叠层结构。因此，该凸起21可与薄膜晶体管的源/漏极的位置相对应。本申请实施例中，该凸起21可对应设置在源极以及漏极的上方位置处。通过设置该凸起21，该凸起21可增加与挡墙305之间的接触面积，从而提高膜层之间的粘接性，以及面板的可靠性。
进一步的，本申请实施例中，在设置该发光区域以及非发光区域内对应的各其他走线层时，还可将其他走线层的结构也参照上述第一导电层与源/漏金属层的结构进行设置，如将该不同区域内的数据信号走线、电源信号线等金属走线按照本申请实施例中提供的结构设置为部分层叠的结构，这里不再赘述。通过改变不同区域内金属走线层的高度，以降低膜层之间的断层差，并保证发光区域内对应的膜层断层差的高度小于等于200nm。优选的，本申请实施例中，该发光区域内对应的膜层之间的断层差的高度为200nm。
进一步的，本申请实施例中，该阵列基板还包括挡墙305。挡墙305设置在非发光区域101内，该挡墙305使得该发光区域100形成一像素开口80。发光层设置在该像素开口80内，从而实现显示面板的发光显示。
本申请实施例中，通过在不同区域内设置不同的层叠结构，进而使得该发光区域100内的膜层与其他膜之间的断层差减小，提高其平坦化程度，并且得到一水平膜层。最终保证了该发光区域100内的发光层在不同区域处具有一致的厚度。从而保证显示面板均匀发光。
进一步的，本申请实施例中，在设置遮光层312时，可设置为双层遮光层312，以进一步提高其静电防护效果，并减少不同区域之间的膜层断差。
进一步的，本申请实施例还提供一种阵列基板的制备方法。具体的，该制备方法包括如下步骤：
提供一衬底，并在所述衬底上制备形成一薄膜晶体管器件层，其中所述薄膜晶体管器件层包括有源层、设置在所述有源层之上的栅极、设置在所述栅极之上的层间介质层；
在所述薄膜晶体管器件层上蚀刻并形成过孔，并在所述薄膜晶体管器件层上制备一第一导电层，使所述第一导电层通过所述过孔与所述有源层电性连接；
在所述第一导电层上制备源/漏金属层，并在所述源/漏金属层上制备光阻，通过所述光阻对所述第一导电层以及所述源/漏金属层进行第一次蚀刻，并形成多个开口，其中，所述光阻在不同区域处的厚度不同；
在所述源/漏金属层上制备另一光阻，并采用半掩膜板工艺对所述源/漏金属层进行第二次蚀刻，并制备形成薄膜晶体管的源极以及漏极；
在所述源/漏金属层以及所述第一导电层上制备一钝化层，并在所述钝化层上制备一平坦化层，并蚀刻形成第三过孔；
在所述平坦化层上制备一电极层，其中，所述电极层通过所述第三过孔与所述第一导电层电性连接；
在所述电极层上喷墨打印一发光层，并对所述发光层干燥固化。
具体的，结合如图4-图7所示，图4-图7为本申请实施例提供的显示面板的制备工艺对应的膜层结构示意图。
结合图3中的该阵列基板的结构图，详见图4。在图4中，首先提供一衬底，并在该衬底上制备并形成一薄膜晶体管器件层。本申请实施例中，该薄膜晶体管器件层可按照现有技术中的膜层结构进行制备。如依次在该衬底上制备并形成薄膜晶体管的有源层、栅极、以及各膜层之间的介质层。这里不再详细赘述。制备得到该薄膜晶体管器件层后，在该薄膜晶体管器件层上设置源/漏金属层308以及第一导电层307。其中，该源/漏金属层308设置在第一导电层307上，该第一导电层307设置在层间介质层302上。其中，该第源/漏金属层308覆盖发光区域100以及非发光区域101内的第一导电层307。
制备完成后，在该源/漏金属层308上制备光阻401。本申请实施例中，分别在发光区域100内以及非发光区域101内设置该光阻401。具体的，在与薄膜晶体管的源/漏极对应位置处，以及与该发光区域的像素开口80位置处，分别设置一层光阻401。
具体的，该光阻401在发光区域100内的厚度小于该非发光区域101内的厚度。同时，该漏极315上对应的光阻401具有不同的厚度。靠近非发光区域一侧光阻401的厚度大于靠近发光区域100一侧的光阻的厚度，从而保证在进行蚀刻时，可蚀刻形成不同的膜层厚度。
同时，非发光区域101内的光阻401的厚度大于发光区域100内光阻401的厚度。光阻401制备完成后，对其进行蚀刻处理，如采用光照蚀刻处理。同时，本申请实施例中，在该发光区域100内，在该光阻401对应区域内，采用半掩膜板工艺进行蚀刻。
详见图5，第一次蚀刻完成后，该第一导电层307以及源/漏金属层308被部分蚀刻去除。并形成多个开口。
继续进行蚀刻，本申请实施例中，由于在该漏极315对应的区域处，其光阻401具有不同的厚度，因此，继续对其进行第二次蚀刻。
详见图6，第二次蚀刻采用半掩膜板蚀刻工艺进行蚀刻。蚀刻完成后，该漏极315对应区域处的第二导电层的部分膜层被蚀刻掉。进而使得部分第一导电层307裸露。同时，在该发光区域100内，该源/漏金属层308被完全蚀刻。此时，蚀刻完成后，在发光区域100内，仅剩下单层的第一导电层307，而在非发光区域101内，为层叠设置的源/漏金属层308与第一导电层的叠层结构。
具体的，本申请实施例中，在该发光区域内，第一导电层307的厚度可为
Figure BDA0003975265410000121
同时，该源/漏金属层308的厚度可为/>
Figure BDA0003975265410000122
详见图7所示，蚀刻完成后，该源/漏金属层308与第一导电层307在发光区域和非发光区域内具有不同的叠层结构。继续进行制备，在该源/漏金属层308上制备第二钝化层303，并在第二钝化层303上制备一平坦化层304。同时，在对应的位置处蚀刻形成过孔。本申请实施例中，在该平坦化层上蚀刻并形成第三过孔61同时在该发光区域100对应的平坦化层304上制备一电极层306。本申请实施例中，该电极层306通过该第三过孔61与第一导电层电性连接。
本申请实施例中，该电极层306在该发光区域100内，其上表面为一水平面。同时，再在非发光区域101内，设置一挡墙305。挡墙305制备完成后，在该发光区域100内，对该挡墙305进行蚀刻，并形成一像素开口80。
同时，再在该像素开口80内制备以发光层。本申请实施例中，该发光层可通过蒸镀工艺进行制备。其中，该发光层对应的基底为电极层306，而该电极层306的表面为一平面，因此，在蒸镀形成发光层以及其他膜层时，所形成的膜层在不同区域可具有相同的厚度。进而有效的保证了该显示面板发光性能的一致性，并提高其综合性能。
进一步的，本申请实施例中，还提供一种显示面板，该显示面板中设置有上述阵列基板。具体的，详见图3中对应的阵列基板的结构。本申请实施例中，该阵列基板包括有衬底、有源层311、栅极309、层间介质层302以及源/漏金属层308。其中，该有源层311设置在衬底上，栅极309设置在有源层311上，层间介质层302设置在栅极309上，同时，源/漏金属层308设置在层间介质层302上。进一步的，该显示面板还可包括设置在该阵列基板上的发光层，以及设置在该发光层上的封装层。
本申请实施例中，该阵列基板还包括第一导电层307，该第一导电层307设置在层间介质层302上，且源/漏金属层308设置在非发光区域内，并对应设置在第一导电层307上。本申请实施例中，通过在不同区域内设置不同的层叠结构，进而使得该发光区域内的膜层与其他膜之间的断层差减小，提高其平坦化程度。最终保证了该发光区域内的发光层在不同区域处具有一致的厚度。从而保证显示面板显示效果。
具体的，该显示面板可为手机、电脑、电子纸、显示器、笔记本电脑、数码相框等任何具有显示功能以及触控功能的产品或部件，其具体类型不做具体限制。
综上所述，以上对本发明实施例所提供的一种显示面板及显示面板的制备方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；虽然本发明以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为基准。

Claims (11)

1.一种显示面板，包括多个像素单元，所述像素单元包括发光区域以及设置在所述发光区域至少一侧的非发光区域，其特征在于，包括：
衬底；
有源层，所述有源层设置在所述衬底之上；
栅极，所述栅极设置在所述有源层之上；
层间介质层，所述层间介质层设置在所述栅极上；以及，
源/漏金属层，所述源/漏金属层设置在所述层间介质层上，并与所述有源层电性连接；
第一导电层，所述第一导电层设置在所述层间介质层上；
其中，所述源/漏金属层设置在所述非发光区域内，所述源/漏金属层设置在所述第一导电层上，并与所述第一导电层电性连接，且所述第一导电层的厚度小于所述源/漏金属层的厚度。
2.根据权利要求1所述的显示面板，其特征在于，所述第一导电层设置在所述发光区域以及所述非发光区域内，且所述源/漏金属层在所述层间介质层上的正投影，位于所述第一导电层在所述层间介质层上的正投影内。
3.根据权利要求2所述的显示面板，其特征在于，所述发光区域内的所述第一导电层的厚度小于所述非发光区域内的所述第一导电层的厚度。
4.根据权利要求1所述的显示面板，其特征在于，所述第一导电层的材料包括氧化铟锡、氧化铟锌以及氧化铟镓锌中的任意一种，所述源/漏金属层的材料包括Cu、Al、Ag以及铜/钼-钛合金中的任意一种。
5.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括第一过孔，所述第一导电层通过所述第一过孔与所述有源层电性连接。
6.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括遮光层，所述遮光层设置在所述衬底与所述有源层之间。
7.根据权利要求6所述的显示面板，其特征在于，所述遮光层在所述发光区域以及所述非发光区域内至少设置为两层。
8.根据权利要求6-7中任一项所述的显示面板，其特征在于，所述显示面板还包括第二过孔，所述第二过孔设置在所述漏极靠近所述发光区域的一侧，且所述第一导电层通过所述第二过孔与所述遮光层电连接。
9.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括钝化层，所述钝化层设置在所述层间介质层上；
平坦化层，所述平坦化层设置在所述钝化层上；
电极层，至少设置于所述发光区域内，所述电极层设置在所述平坦化层上，且所述电极层通过第三过孔与所述第一导电层电连接；
其中，所述钝化层在所述发光区域内的厚度小于所述非发光区域内的厚度，且在所述发光区域内，所述电极层的上表面为一平面。
10.根据权利要求1中任一项所述的显示面板，其特征在于，所述显示面板还包括挡墙，所述挡墙设置在所述非发光区域内，且所述挡墙设置在所述平坦化层之上。
11.一种显示面板的制备方法，包括如下步骤：
提供一衬底，并在所述衬底上制备形成一薄膜晶体管器件层，其中所述薄膜晶体管器件层包括有源层、设置在所述有源层之上的栅极、设置在所述栅极之上的层间介质层；
在所述薄膜晶体管器件层上蚀刻并形成过孔，并在所述薄膜晶体管器件层上制备一第一导电层，使所述第一导电层通过所述过孔与所述有源层电性连接；
在所述第一导电层上制备源/漏金属层，并在所述源/漏金属层上制备光阻，通过所述光阻对所述第一导电层以及所述源/漏金属层进行第一次蚀刻，并形成多个开口，其中，所述光阻在不同区域处的厚度不同；
在所述源/漏金属层上制备另一光阻，并采用半掩膜板工艺对所述源/漏金属层进行第二次蚀刻，并制备形成薄膜晶体管的源极以及漏极；
在所述源/漏金属层以及所述第一导电层上制备一钝化层，在所述钝化层上制备一平坦化层，并蚀刻形成第三过孔；
在所述平坦化层上制备一电极层，其中，所述电极层通过所述第三过孔与所述第一导电层电性连接；
在所述电极层上喷墨打印一发光层，并对所述发光层干燥固化。
CN202211533322.3A 2022-12-01 2022-12-01 显示面板及显示面板的制备方法 Pending CN115881734A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211533322.3A CN115881734A (zh) 2022-12-01 2022-12-01 显示面板及显示面板的制备方法
US18/088,839 US20240188348A1 (en) 2022-12-01 2022-12-27 Display panel and method for fabricating display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211533322.3A CN115881734A (zh) 2022-12-01 2022-12-01 显示面板及显示面板的制备方法

Publications (1)

Publication Number Publication Date
CN115881734A true CN115881734A (zh) 2023-03-31

Family

ID=85765374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211533322.3A Pending CN115881734A (zh) 2022-12-01 2022-12-01 显示面板及显示面板的制备方法

Country Status (2)

Country Link
US (1) US20240188348A1 (zh)
CN (1) CN115881734A (zh)

Also Published As

Publication number Publication date
US20240188348A1 (en) 2024-06-06

Similar Documents

Publication Publication Date Title
US20230189570A1 (en) Display panel and method for fabricating same
US7947539B2 (en) Thin film transistor array panel for a display device and a method of manufacturing the same
CN111146215B (zh) 一种阵列基板、其制作方法及显示装置
US20240196721A1 (en) Display panel and display device
US11043545B2 (en) Display substrate, fabricating method thereof, and display device
US11758786B2 (en) Array substrate, fabricating method therefor and display panel
CN110718571A (zh) 显示基板及其制备方法、显示装置
EP3459116B1 (en) Pixel unit, array substrate, and display device, and fabrication methods thereof
CN108493216B (zh) 一种tft阵列基板、显示装置及tft阵列基板的制备方法
CN110783490A (zh) 显示面板及其制备方法
CN110660839B (zh) 一种显示面板及其制备方法
CN113707725B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN113711290A (zh) 显示基板及其制备方法、显示母板和显示装置
US20080048191A1 (en) Organic light emitting display device and method of fabricating the same
US20220352275A1 (en) Oled display panel and method of manufacturing same
US20220216275A1 (en) Display panel and display device
CN110993671B (zh) Oled显示基板及其制作方法、显示装置
CN115881734A (zh) 显示面板及显示面板的制备方法
CN114823725A (zh) 显示面板及显示面板的制作方法
CN114695494A (zh) Oled显示面板及其制作方法
CN114664912A (zh) 有机发光二极管显示面板及其制造方法
JP7515520B2 (ja) 表示基板及びその製造方法、表示マザーボード並びに表示装置
CN219919629U (zh) 一种显示基板及显示装置
US11997891B2 (en) Display substrate, fabricating method thereof and display panel
US20240215336A1 (en) Display panel and manufacturing method thereof, and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination