CN115863198A - 一种降低半导体硅片翘曲度的方法 - Google Patents

一种降低半导体硅片翘曲度的方法 Download PDF

Info

Publication number
CN115863198A
CN115863198A CN202211555623.6A CN202211555623A CN115863198A CN 115863198 A CN115863198 A CN 115863198A CN 202211555623 A CN202211555623 A CN 202211555623A CN 115863198 A CN115863198 A CN 115863198A
Authority
CN
China
Prior art keywords
silicon wafer
etching
semiconductor
warping degree
reducing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211555623.6A
Other languages
English (en)
Inventor
陈奎
丁晓健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhongxin Wafer Semiconductor Technology Co ltd
Original Assignee
Shanghai Zhongxin Wafer Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Zhongxin Wafer Semiconductor Technology Co ltd filed Critical Shanghai Zhongxin Wafer Semiconductor Technology Co ltd
Priority to CN202211555623.6A priority Critical patent/CN115863198A/zh
Publication of CN115863198A publication Critical patent/CN115863198A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种降低半导体硅片翘曲度的方法,在CVD镀膜前对硅片进行平坦度测试,将硅片弯曲度为正的一面作为CVD面,通过化学气相沉积在该面沉积多晶硅膜或二氧化硅膜。本发明对现有半导体硅片加工工艺,仅增加平坦度测试并标记弯曲度为正的面的步骤,对硅片整体加工流程影响极小,也无需对现有加工设备进行改进。本发明对不同弯曲度的半导体硅片的翘曲程度均有所改善,根据实际情况选择成膜厚度即可实现相应的翘曲程度改善。

Description

一种降低半导体硅片翘曲度的方法
技术领域
本发明属于半导体硅片技术领域,具体涉及一种降低半导体硅片翘曲度的方法。
背景技术
在半导体行业中,翘曲是衡量一枚半导体硅片性能的决定性指标之一。翘曲后硅片的形状各异,典型的有碗状、伞状、马鞍状等。不同硅片的翘曲程度也不尽相同,翘曲度一般在几十到几百微米范围内。硅片翘曲对于后续工艺的精准影响较大,如硅片较大翘曲使得硅片上用于对准的标记的实际位置与理论位置产生偏差,使硅片和掩模间精确对准的变得困难,进而导致光刻精度难以保证,从而影响到光刻的效果和器件的成品率。因此,改善硅片翘曲对精细对准有重要意义。
翘曲在硅片初始加工过程就开始形成,半导体半导加工中,半导体硅片主要采用多线切割方法得到。在多线切割过程中,张力一定,钢线呈现弯曲状,因此多线切割得到的硅片通常状态中整体呈现碗状结构(图1),硅片翘曲度的大小与弯曲程度息息相关。
此外,半导体硅片生产过程中通常在硅片的一面化学气相沉积(CVD)一层SiO2膜或者多晶硅膜,另一面作为化学机械抛光面在CVD后进行加工。CVD过程主要在400-800℃下进行,在此温度下硅片会部分释放切片后造成的应力,弯曲度有一定程度的减小,但温度降低后硅片存在一定原有状态恢复。在生产过程中对硅片的翘曲度均有着严格要求,但在镀膜时通常不会考虑硅片面朝向问题,翘曲程度是否能够得到改善属于随机事件。
发明内容
本发明针对现有半导体硅片加工过程的缺陷进行改进。根据使用线切割得到的硅片整体呈现碗状结构,将硅片“碗口”向下放置,凸面作为化学沉积面,硅片在化学气相沉积过程中,在高温下释放应力,翘曲度变小,冷却后由于膜应力的作用,硅片整体翘曲度较成膜前均有降低。
基于此,本发明提供了一种降低半导体硅片翘曲度的方法,在CVD镀膜前对硅片进行平坦度测试,将硅片弯曲度为正的一面作为CVD面,通过化学气相沉积在该面沉积多晶硅膜或二氧化硅膜。
降低翘曲的原理如下:硅片在加热过程中应力得到释放,翘曲度会变小,但冷却后硅片会恢复原有状态。此时如果成膜在凸出面,冷却过程中,镀的膜产生一定应力,使硅片不能完全恢复至原有状态,进而使翘曲变小。反之,由于热胀冷缩,硅片弯曲度变得更大,翘曲较原有变大。
其中,沉积的膜厚度越大,硅片弯曲度越大,硅片翘曲度改善越明显;沉积的膜厚度越薄,硅片翘曲度越大,翘曲度改善越小。如当硅片弯曲度为20时,成膜厚度为150~400nm,硅片翘曲度改善3~7μm;当硅片弯曲度为35时,成膜厚度为800nm,硅片翘曲度改善20μm。
优选的,在进行平坦度测试之前,还对硅片进行边缘倒角、去除切片厚度不均、双面腐蚀的处理步骤。
其中,采用膜片机对硅片进行处理,去除切片造成的厚度不均。双面腐蚀具体工艺如下:双面腐蚀采用的腐蚀液由HF、HNO3、CH3COOH、H2O组成,体积比为6~12:28~35:18~25:28~48。具体腐蚀工艺如下:将硅片导入腐蚀笼中,待混酸温度达到30℃后,将腐蚀笼投入混酸溶液中,以80~200L/min速度进行氮气鼓泡,转速15~25rpm,腐蚀时间30~50s,腐蚀去除量25-35μm。
平坦度标记硅片弯曲度面不一定非得限制在CVD前,可在切片后至CVD前任意工程。但实际操作过程中,为避免搞混,最好在CVD前进行平坦度测试并进行弯曲度为正面标记。
本发明具有如下有益效果:
可实现性方面,本发明仅需在CVD镀膜前对硅片进行平坦度测试,将硅片弯曲度为正的一面作为CVD面,然后通过化学气相沉积在该面沉积多晶硅膜或二氧化硅膜,实现弯曲度改善。相对于现有半导体硅片加工工艺,仅增加平坦度测试并标记弯曲度为正的面的步骤,对硅片整体加工流程影响极小,也无需对现有加工设备进行改进。
效果方面,本发明对不同弯曲度的半导体硅片的翘曲程度均有所改善,根据实际情况选择成膜厚度即可实现相应的翘曲程度改善。
附图说明
图1为硅片碗状翘曲的结构示意图;
图2为本发明降低半导体硅片翘曲度的方法流程图。
具体实施方式
现结合实施例和附图,对本发明作详细描述,但应当理解,下面所具体描述的内容是说明性的而非限制性的,不应以此限制本发明的保护范围。
根据图2,本实施例提供的降低半导体硅片翘曲度的方法包括如下步骤:
S1,使用多线切割机将硅晶棒切成规格一致的晶片;
S2,倒角机去除边缘应力,使边缘光滑;
S3,磨片机去除切片造成的厚度不均,改善表面平坦度,使的平坦度达到1.5μm以内标准或要求;
S4,双面腐蚀,去除磨片过程造成的硅片表面损伤,具体步骤如下:
双面腐蚀采用的腐蚀液由HF、HNO3、CH3COOH、H2O组成,体积比为6~12:28~35:18~25:28~48。具体腐蚀工艺如下:将硅片导入腐蚀笼中,待混酸温度达到30℃后,将腐蚀笼投入混酸溶液中,以80~200L/min速度进行氮气鼓泡,转速15~25rpm,腐蚀时间30~50s,腐蚀去除量25-35μm。
S5,对硅片进行平坦度测定,标记硅片弯曲度为正的一面作为CVD面;
S6,将硅片放入CVD炉中,正常沉积多晶硅膜或二氧化硅膜。
结果显示,沉积的膜越厚,硅片弯曲度越大,翘曲改善越明显;沉积的膜越薄,弯曲度越小,翘曲改善越小,结果如表1所示:
表1不同弯曲度和不同成膜厚度条件下硅片翘曲改善程度
弯曲度 成膜厚度(A) 翘度改善程度(μm)
20 1500 3
20 4000 7
35 8000 20
注:10A=1nm,翘度改善程度数值为大约数值
上述步骤中,平坦度标记硅片弯曲度面可在切片后至CVD前任意工程,但实际操作过程中容易搞混,最好在CVD前。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等同物界定。

Claims (6)

1.一种降低半导体硅片翘曲度的方法,其特征在于,在CVD镀膜前对硅片进行平坦度测试,将硅片弯曲度为正的一面作为CVD面,通过化学气相沉积在该面沉积多晶硅膜或二氧化硅膜。
2.根据权利要求1所述的降低半导体硅片翘曲度的方法,其特征在于:
其中,沉积的膜厚度越大,硅片弯曲度越大,硅片翘曲度改善越明显;沉积的膜厚度越薄,硅片翘曲度越大,翘曲度改善越小。
3.根据权利要求1所述的降低半导体硅片翘曲度的方法,其特征在于:
其中,当硅片弯曲度为20时,成膜厚度为150~400nm,硅片翘曲度改善3~7μm;当硅片弯曲度为35时,成膜厚度为800nm,硅片翘曲度改善20μm。
4.根据权利要求1所述的降低半导体硅片翘曲度的方法,其特征在于:
其中,在进行平坦度测试之前,还对硅片进行边缘倒角、去除切片厚度不均、双面腐蚀的处理步骤。
5.根据权利要求4所述的降低半导体硅片翘曲度的方法,其特征在于:
其中,采用磨片机对硅片进行处理,去除切片造成的厚度不均。
6.根据权利要求4所述的降低半导体硅片翘曲度的方法,其特征在于:
其中,所述双面腐蚀采用的腐蚀液由HF、HNO3、CH3COOH、H2O组成,体积比为6~12:28~35:18~25:28~48;
具体腐蚀工艺如下:将硅片导入腐蚀笼中,待混酸温度达到30℃后,将腐蚀笼投入混酸溶液中,以80~200L/min速度进行氮气鼓泡,转速15~25rpm,腐蚀时间30~50s,腐蚀去除量25-35μm。
CN202211555623.6A 2022-12-06 2022-12-06 一种降低半导体硅片翘曲度的方法 Pending CN115863198A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211555623.6A CN115863198A (zh) 2022-12-06 2022-12-06 一种降低半导体硅片翘曲度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211555623.6A CN115863198A (zh) 2022-12-06 2022-12-06 一种降低半导体硅片翘曲度的方法

Publications (1)

Publication Number Publication Date
CN115863198A true CN115863198A (zh) 2023-03-28

Family

ID=85670283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211555623.6A Pending CN115863198A (zh) 2022-12-06 2022-12-06 一种降低半导体硅片翘曲度的方法

Country Status (1)

Country Link
CN (1) CN115863198A (zh)

Similar Documents

Publication Publication Date Title
US7449413B1 (en) Method for effectively removing polysilicon nodule defects
US11075070B2 (en) Monocrystalline semiconductor wafer and method for producing a semiconductor wafer
JP3761546B2 (ja) SiC単結晶基板の製造方法
TWI625781B (zh) 磊晶塗佈半導體晶圓的方法和半導體晶圓
JP2011121847A (ja) SiCエピタキシャルウェハ及びその製造方法
KR20070094904A (ko) 에피텍셜 웨이퍼의 제조방법 및 에피텍셜 웨이퍼
TW201007865A (en) Silicon single crystal wafer, process for producing silicon single crystal wafer, and method for evaluating silicon single crystal wafer
CN102789965B (zh) 晶圆控片重复利用的方法
JP5273150B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN115863198A (zh) 一种降低半导体硅片翘曲度的方法
US9412706B1 (en) Engineered carrier wafers
JP5466370B2 (ja) 半導体チップの製造方法
JP2006120865A (ja) 半導体基板の製造方法及び半導体基板
CN114883210A (zh) 控片及其制造方法与应用
TWI240951B (en) Method for reclaiming wafer
JP4809033B2 (ja) 拡散ウェーハの製造方法
CN112951716A (zh) 一种通过混腐蚀改善平坦度与粗糙度的方法
JP4075426B2 (ja) シリコンウェーハの製造方法
CN115458389A (zh) 一种提高硅片平坦度的工艺方法
TW506008B (en) Semiconductor wafer manufacturing process
KR101350714B1 (ko) 마스크 블랭크용 기판의 연마 방법과 마스크 블랭크용 기판과 마스크 블랭크
KR20120121333A (ko) 마스크 블랭크용 기판의 측면연마방법과 이를 통해 제조된 마스크 블랭크용 기판 및 마스크 블랭크
JP2001302395A (ja) 高平坦度エピタキシャルウェーハの製造方法
JP2003007672A (ja) シリコン半導体ウェーハのエッチング方法
CN114473641A (zh) 硅片表面平坦度的优化方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination