CN115861265A - 基于3d动态扫描成像技术的芯片引脚共面性检测方法 - Google Patents
基于3d动态扫描成像技术的芯片引脚共面性检测方法 Download PDFInfo
- Publication number
- CN115861265A CN115861265A CN202211639146.1A CN202211639146A CN115861265A CN 115861265 A CN115861265 A CN 115861265A CN 202211639146 A CN202211639146 A CN 202211639146A CN 115861265 A CN115861265 A CN 115861265A
- Authority
- CN
- China
- Prior art keywords
- chip
- pin
- depth map
- coplanarity
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Length Measuring Devices By Optical Means (AREA)
Abstract
本发明公开了一种基于3D动态扫描成像技术的芯片引脚共面性检测方法，利用3D相机动态扫描采集芯片表面外部图像，获取芯片高精度的点云数据，对点云数据进行处理和转化，生成芯片的深度图，然后在芯片的深度图中找出芯片上表面区域和各个Pin针的顶端区域，计算各个区域的深度值，并统计各个Pin针的顶端区域的深度值与上表面深度值的差值，若某个Pin针的深度值差值不在正常范围内，则认为其存在翘曲或者不共面缺陷。本发明不仅能提高芯片引脚共面性检测的精度和稳定性，降低芯片在使用过程的故障率，提高了产品质量，降低了因芯片原因造成返修费用，而且在一定程度上避免了重大安全事故、重大设备与工程故障的发生，具有一定的应用价值和应用空间。
Description
技术领域
本发明涉及芯片引脚共面性检测，特别是一种基于3D动态扫描成像技术的芯片引脚共面性检测方法。
背景技术
当今社会，可以说芯片是推动整个信息社会向前发展的发动机，是整个信息产业的基石和心脏。现在人工智能、大数据中心、5G基站、工业互联网等重要技术和工程都是以芯片为基础，芯片需求也越来越大，各个国家都很重视芯片制造和芯片质量。同时，随着技术的不断进步，芯片制程越来越小，晶体管集成度越来越高，芯片逐渐向微小型发展，芯片虽小但“责任”重大。基于上述原因，各个环节对芯片检测必不可少，而芯片引脚是否共面是芯片的关键指标，芯片引脚共面度不合格可能会使后面的焊接出现缺陷。
芯片在进入电路板组装线之前需要检测芯片引脚的共面度，为的是最大可能的规避后续在使用中可能出现的各种问题。如图1所示，正常芯片的上表面和各个Pin针的顶端、低端等边界部位都有一定的高度差，并且有一个标准范围内值，如果某些Pin针的高度差超出正常范围，则该Pin针通常被认为存在翘曲缺陷。一般引脚的高度偏差不得超过引脚厚度，即低引脚脚底与高引脚脚底的垂直偏差。共面度误差过大可能会出现引脚倾斜、断裂，在贴片或者焊接时容易造成空焊、虚焊、连锡以及焊点错位、偏移等缺陷，最终导致接触不佳等问题，严重影响芯片性能，有时还会出现芯片引脚刮损伤电路板的情况，轻则造成整个电路板严重损坏而直接报废，重则在使用过程中出现故障，造成严重的安全事故或者重大工程失败等。在《GJB 3243-98电子元器件表面安装要求》等标准化文件中明文规定了元器件(管脚)引线歪斜度误差不大于0.08mm，元器件(管脚)引线的共面性误差不应大于0.1mm。
目前芯片引脚共面性检测常采用人眼目检、机器视觉检测以及接触式检测三种方法。生产现场人工目视对芯片元件进行共面性检测，不仅极易因操作员的精力有限和注意力不集中发生漏检和误检，而且检测速度慢，影响生产任务。传统机器视觉检测虽速度快，不会漏检，检测精度较人工检测虽有较大提高，但检测引脚共面性精度仍然较低，无法满足当今芯片检测行业的高精度需求。接触式检测不仅检测速度慢，而且在检测中容易破坏芯片引脚。为突破现有芯片共面性检测存在的检测效率低、检测精度不高等问题，各个芯片生产厂家、使用厂家都在设法寻找高精度、高效率的芯片引脚共面性检测方法或设备，解决芯片引脚共面性检测精度问题也是大势所趋，意义深远。
发明内容
发明目的：本发明的目的是提供一种基于3D动态扫描成像技术的芯片引脚共面性检测方法，以解决现有芯片引脚共面性检测方法存在的问题，提高芯片引脚共面性检测的精度和稳定性，能够适应《GJB 3243-98电子元器件表面安装要求》等标准化文件要求的检测精度，最大可能地降低芯片在使用过程的故障率，杜绝重大安全事故、重大设备与工程失败的发生等。
技术方案：本发明所述的一种基于3D动态扫描成像技术的芯片引脚共面性检测方法，包括以下步骤：
(1)3D相机获取芯片深度图。
(1.1)对3D相机进行标定，获得相机的参数(内参和外参)。
(1.2)利用3D拍摄芯片，首先输出芯片的2D灰度图，并将其保存为PNG格式的图片，然后利用测距成像过程获得芯片的距离信息。
(1.3)利用芯片的距离信息和点云重建技术获得芯片的3D点云，然后对3D点云进行去噪，以提高3D点云的质量水平。
(1.4)基于3D相机的标定参数(内参和外参)，将芯片的3D点云转换为3D深度图。
(1.5)利用测试台的共面性对芯片的3D深度图进行校正，以使得深度图中的共面区域具有相同的深度值。
(1.6)输出校正后的3D深度图，并将其保存为TIFF格式的图片。
(1.7)对芯片引脚进行共面性检测。
(2)对芯片引脚进行共面性检测。
(2.1)判断3D相机获取芯片的深度图数据是否为空，若为空，则相机重新获取芯片的深度图；若不为空，则利用阈值处理方法提取深度图中芯片的上表面区域，并计算上表面区域的平均深度值。
(2.2)获取上表面区域的最小外接斜矩形，并利用最小外接斜矩形的姿态和仿射变方法换将深度图和上表面区域进行摆正，使得上表面区域的一个边处于水平。
(2.3)将芯片的深度图减去上表面区域，得到Pin针区域，然后统计Pin针区域的数量；若数量为2，则将Pin针区域分为左右2个区域，若数量为4，则将Pin针区域分为上下左右4个区域。
(2.4)统计每个区域中Pin针的数量，并计算所有Pin针的深度值；若上下区域或者左右区域中Pin针的数量不相等，则判断此芯片存在Pin针缺失或存在较大倾斜，并输出报错信息“存在Pin针缺失或较大倾斜”；否则，将上表面区域的平均深度值减去每个Pin针的深度值，得到每个Pin针与上表面的高度差。
(2.5)统计所有Pin针与上表面的高度差，简称为Pin针的高度差，并计算它们的中值和最大值；如果最大值减去中值小于0.05mm，则将中值设置为最大值减去0.05mm后的数值；然后统计所有Pin针的高度差与中值的差值。
(2.6)若某些Pin针的高度差与中值的差值大于0.0501mm，则判断这些Pin针存在翘曲现象，并输出报错信息“存在翘曲”；否则，判断所有Pin针不存在翘曲现象，并输出缺陷检测结果信息“不存在翘曲”，然后显示每个Pin针的高度差。
一种计算机存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述的一种基于3D动态扫描成像技术的芯片引脚共面性检测方法。
一种计算机设备，包括储存器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述的一种基于3D动态扫描成像技术的芯片引脚共面性检测方法。
有益效果：与现有技术相比，本发明具有如下优点：
1、本发明采用3D动态扫描成像检测技术，比人工检测速度快、精度高，比基于单目或多目2D镜头的机器视觉检测精度高，比接触式检测速度快，并且不会破坏芯片引脚，同时环境适应性强，不受环境光线的影响；
2、本发明采用的3D动态扫描成像技术是一门比较成熟的技术，已经在视觉导引中得到应用，准确性和可行性得到了验证，并且3D相机厂家可提供部分开源算法库，开发人员既可以直接调用，也可以二次开发；
3、在各种芯片引脚共面性检测精度要求高、速度快的场合，只需要按照本发明所述的方法，就能够实现对芯片引脚共面性进行一致性良好的在线检测，该方法对硬件要求较低，对使用环境适应性强，具有广泛的应用空间。
附图说明
图1为芯片共面性检测原理示意图；
图2为3D相机获取芯片深度图的流程框图；
图3为深度图的共面性检测流程图。
具体实施方式
下面结合附图对本发明的技术方案作进一步说明。
如图2所示，一种基于3D动态扫描成像技术的芯片引脚共面性检测方法，包括以下步骤：
(1)针对不同的芯片情况，首先人工将装有芯片的盒子打开，然后放入传输机构，到达一定位置后，编码器触发相机扫描芯片，生成芯片的点云数据，用于后续的检测，3D相机获取芯片深度图的具体实施步骤为：
(1.1)对3D相机进行标定，获得相机的参数(内参和外参)。
(1.2)利用3D拍摄芯片，首先输出芯片的2D灰度图，并将其保存为PNG格式的图片，然后利用测距成像过程获得芯片的距离信息。
(1.3)利用芯片的距离信息和点云重建技术获得芯片的3D点云，然后对3D点云进行去噪，以提高3D点云的质量水平。
(1.4)基于3D相机的标定参数(内参和外参)，将芯片的3D点云转换为3D深度图。
(1.5)利用测试台的共面性对芯片的3D深度图进行校正，以使得深度图中的共面区域具有相同的深度值。
(1.6)输出校正后的3D深度图，并将其保存为TIFF格式的图片。
(1.7)对芯片引脚进行共面性检测。
(2)如图3所示，在获取芯片深度图的基础上，对芯片引脚进行共面性检测，具体实施步骤为：
(2.1)判断3D相机获取芯片的深度图数据是否为空，若为空，则相机重新获取芯片的深度图；若不为空，则利用阈值处理方法提取深度图中芯片的上表面区域，并计算上表面区域的平均深度值。
(2.2)获取上表面区域的最小外接斜矩形，并利用最小外接斜矩形的姿态和仿射变方法换将深度图和上表面区域进行摆正，使得上表面区域的一个边处于水平。
(2.3)将芯片的深度图减去上表面区域，得到Pin针区域，然后统计Pin针区域的数量；若数量为2，则将Pin针区域分为左右2个区域，若数量为4，则将Pin针区域分为上下左右4个区域。
(2.4)统计每个区域中Pin针的数量，并计算所有Pin针的深度值；若上下区域或者左右区域中Pin针的数量不相等，则判断此芯片存在Pin针缺失或存在较大倾斜，并输出报错信息“存在Pin针缺失或较大倾斜”；否则，将上表面区域的平均深度值减去每个Pin针的深度值，得到每个Pin针与上表面的高度差。
(2.5)统计所有Pin针与上表面的高度差，简称为Pin针的高度差，并计算它们的中值和最大值；如果最大值减去中值小于0.05mm，则将中值设置为最大值减去0.05mm后的数值；然后统计所有Pin针的高度差与中值的差值。
(2.6)若某些Pin针的高度差与中值的差值大于0.0501mm，则判断这些Pin针存在翘曲现象，并输出报错信息“存在翘曲”；否则，判断所有Pin针不存在翘曲现象，并输出缺陷检测结果信息“不存在翘曲”，然后显示每个Pin针的高度差。
Claims (5)
1.一种基于3D动态扫描成像技术的芯片引脚共面性检测方法，其特征在于，包括以下步骤：
(1)3D相机获取芯片深度图；
(2)对芯片引脚进行共面性检测，具体步骤如下：
(2.1)判断3D相机获取芯片的深度图数据是否为空，若为空，则相机重新获取芯片的深度图；若不为空，则利用阈值处理方法提取深度图中芯片的上表面区域，并计算上表面区域的平均深度值；
(2.2)获取上表面区域的最小外接斜矩形，并利用最小外接斜矩形的姿态和仿射变方法换将深度图和上表面区域进行摆正，使得上表面区域的一个边处于水平；
(2.3)将芯片的深度图减去上表面区域，得到Pin针区域，然后统计Pin针区域的数量；若数量为2，则将Pin针区域分为左右2个区域，若数量为4，则将Pin针区域分为上下左右4个区域；
(2.4)统计每个区域中Pin针的数量，并计算所有Pin针的深度值；若上下区域或者左右区域中Pin针的数量不相等，则判断此芯片存在Pin针缺失或存在较大倾斜，并输出报错信息“存在Pin针缺失或较大倾斜”；否则，将上表面区域的平均深度值减去每个Pin针的深度值，得到每个Pin针与上表面的高度差；
(2.5)统计所有Pin针与上表面的高度差，简称为Pin针的高度差，并计算它们的中值和最大值；如果最大值减去中值小于0.05mm，则将中值设置为最大值减去0.05mm后的数值；然后统计所有Pin针的高度差与中值的差值；
(2.6)若某些Pin针的高度差与中值的差值大于0.0501mm，则判断这些Pin针存在翘曲现象，并输出报错信息“存在翘曲”；否则，判断所有Pin针不存在翘曲现象，并输出缺陷检测结果信息“不存在翘曲”，然后显示每个Pin针的高度差。
2.根据权利要求1所述的一种基于3D动态扫描成像技术的芯片引脚共面性检测方法，其特征在于，所述步骤(1)具体为：
(1.1)对3D相机进行标定，获得相机的参数；
(1.2)利用3D拍摄芯片，首先输出芯片的2D灰度图，并将其保存为PNG格式的图片，然后利用测距成像过程获得芯片的距离信息；
(1.3)利用芯片的距离信息和点云重建技术获得芯片的3D点云，然后对3D点云进行去噪，以提高3D点云的质量水平；
(1.4)基于3D相机的标定参数，将芯片的3D点云转换为3D深度图；
(1.5)利用测试台的共面性对芯片的3D深度图进行校正，以使得深度图中的共面区域具有相同的深度值；
(1.6)输出校正后的3D深度图，并将其保存为TIFF格式的图片；
(1.7)对芯片引脚进行共面性检测。
3.根据权利要求2所述的一种基于3D动态扫描成像技术的芯片引脚共面性检测方法，其特征在于，步骤(1.1)和步骤(1.4)所述的参数包括内参和外参。
4.一种计算机存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现如权利要求1-3中任一项所述的一种基于3D动态扫描成像技术的芯片引脚共面性检测方法。
5.一种计算机设备，包括储存器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1-3中任一项所述的一种基于3D动态扫描成像技术的芯片引脚共面性检测方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211639146.1A CN115861265A (zh) | 2022-12-20 | 2022-12-20 | 基于3d动态扫描成像技术的芯片引脚共面性检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211639146.1A CN115861265A (zh) | 2022-12-20 | 2022-12-20 | 基于3d动态扫描成像技术的芯片引脚共面性检测方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115861265A true CN115861265A (zh) | 2023-03-28 |
Family
ID=85674408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211639146.1A Pending CN115861265A (zh) | 2022-12-20 | 2022-12-20 | 基于3d动态扫描成像技术的芯片引脚共面性检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115861265A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117115228A (zh) * | 2023-10-23 | 2023-11-24 | 广东工业大学 | Sop芯片管脚共面度检测方法及装置 |
| CN117606370A (zh) * | 2023-12-25 | 2024-02-27 | 苏州富鑫林光电科技有限公司 | 一种半导体盘类产品的芯片引脚检测方法及装置 |
-
2022
- 2022-12-20 CN CN202211639146.1A patent/CN115861265A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117115228A (zh) * | 2023-10-23 | 2023-11-24 | 广东工业大学 | Sop芯片管脚共面度检测方法及装置 |
| CN117606370A (zh) * | 2023-12-25 | 2024-02-27 | 苏州富鑫林光电科技有限公司 | 一种半导体盘类产品的芯片引脚检测方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115861265A (zh) | 基于3d动态扫描成像技术的芯片引脚共面性检测方法 | |
| WO2017020829A1 (zh) | 解像力测试方法和解像力测试装置 | |
| CN109765240B (zh) | 一种检测工业零件针脚缺陷装置及方法 | |
| CN102930266B (zh) | 一种用轮廓重心法定位PCB板Mark点的方法 | |
| US6249598B1 (en) | Solder testing apparatus | |
| CN110473165A (zh) | 一种电路板焊接质量检测方法及装置 | |
| JP4894628B2 (ja) | 外観検査方法および外観検査装置 | |
| CN109752392A (zh) | 一种pcb板缺陷类型检测系统和方法 | |
| JP2004340832A (ja) | 回路基板の外観検査方法及び回路基板の外観検査装置 | |
| CN108871185B (zh) | 零件检测的方法、装置、设备以及计算机可读存储介质 | |
| CN117058411A (zh) | 电池棱边外形瑕疵识别方法、装置、介质和设备 | |
| JP5498109B2 (ja) | 欠陥検出装置および欠陥検出方法 | |
| JP4814116B2 (ja) | 実装基板外観検査方法 | |
| JP2930746B2 (ja) | 部品検査装置 | |
| CN111780675B (zh) | 螺钉浮高检测方法、装置、电子装置及存储介质 | |
| JP2005172640A (ja) | 実装検査装置および実装検査方法 | |
| CN115937035A (zh) | 基于3d动态扫描成像技术的高精度点云噪声处理方法 | |
| CN112964737A (zh) | 电路板的双面外观检测方法 | |
| KR100281595B1 (ko) | 피시비 자동 시각 검사방법 | |
| Qixin et al. | A binocular machine vision system for ball grid array package inspection | |
| JP4220333B2 (ja) | 外観検査装置 | |
| JP2008203229A (ja) | 電子部品の端子位置検出方法 | |
| Yu et al. | New approach to vision-based BGA package inspection | |
| JP3218875B2 (ja) | 立体物の形状検査装置 | |
| WO2023137850A1 (zh) | 连接器压接状态的检测方法、控制器、系统和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |