CN115834439A - 时延波动检测方法和时延波动检测电路 - Google Patents

时延波动检测方法和时延波动检测电路 Download PDF

Info

Publication number
CN115834439A
CN115834439A CN202111097161.3A CN202111097161A CN115834439A CN 115834439 A CN115834439 A CN 115834439A CN 202111097161 A CN202111097161 A CN 202111097161A CN 115834439 A CN115834439 A CN 115834439A
Authority
CN
China
Prior art keywords
transmission link
delay fluctuation
pulse signal
time delay
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111097161.3A
Other languages
English (en)
Inventor
于鹤杰
林晓涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
Sanechips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanechips Technology Co Ltd filed Critical Sanechips Technology Co Ltd
Priority to CN202111097161.3A priority Critical patent/CN115834439A/zh
Priority to PCT/CN2022/118058 priority patent/WO2023040763A1/zh
Publication of CN115834439A publication Critical patent/CN115834439A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0852—Delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0852—Delays
    • H04L43/087—Jitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本申请提供了一种时延波动检测方法和时延波动检测电路，该方法包括：生成需要监测的传输链路对应的脉冲信号；将所述传输链路对应的脉冲信号与所述传输链路对应的数据在所述传输链路中进行对齐传输；监测在所述传输链路传输后的脉冲信号，根据监测的脉冲信号确定所述传输链路是否存在时延波动异常。

Description

时延波动检测方法和时延波动检测电路
技术领域
本申请实施例涉及通信技术领域，特别涉及时延波动检测方法和时延波动检测电路。
背景技术
随着第五代移动通信技术(5G，5th Generation Mobile CommunicationTechnology)的发展，大规模多输入多输出(Massive MIMO，Massive Multiple InputMultiple Output)天线技术等技术的应用满足了系统容量提升的需求，这也使得射频收发系统对数字链路时延的精度要求越来越高，以应对不同通道间的差异化问题。多链路通道的数据在上下游的数字预失真(DPD，Digital Pre-Distortion)或者天线处，对接收到的数据进行组合后再送往下级处理，在对接收的数据进行组合前，需要根据上电时链路的时延调整组合方式，确保上下行链路中同时刻输入的数据经处理后输出的数据的同步对应。如果链路时延未发生或波动较小，则组合方式就可以保持不变，如果链路时延波动较大，则需要重新调整组合方式或者校正链路时延。由于集成电路工艺特性的变化(如工艺角、电压、温度(PVT，Process Voltage Temperature))导致数字链路的时钟会产生波动。针对同一时钟域内的数据流传输，时钟波动只会影响当前时刻单数据的准确度，后续数据不会受到影响。而针对跨时钟域的数据流传输，时钟波动将会改变数据通过先入先出(FIFO，FirstInput First Output)队列的时延，从而引起整体链路的时延改变，并持续下去。时延变化的积累可能会超过射频收发系统的精度要求，所以需要进行数字链路时延波动检测。
目前的时延波动检测技术是直接对数字链路上各个时钟域的数据进行选择采样，根据数据相关算法分析推算出数据间的传输延时，并与标准值进行比较，判断时延波动是否发生以及发生的区域，再进一步进行校正调整。这种方法对于链路时延波动检测不具有动态敏感性，只能采样后进行离线分析，分析耗时较长，具有较大的滞后性。
发明内容
本申请实施例提供一种时延波动检测方法和时延波动检测电路。
第一方面，本申请实施例提供一种时延波动检测方法，包括：生成需要监测的传输链路对应的脉冲信号；将所述传输链路对应的脉冲信号与所述传输链路对应的数据在所述传输链路中进行对齐传输；监测在所述传输链路传输后的脉冲信号，根据监测的脉冲信号确定所述传输链路是否存在时延波动异常。
第二方面，本申请实施例提供一种时延波动检测电路，包括：脉冲发生电路，用于生成需要监测的传输链路对应的脉冲信号；传输电路，用于将所述传输链路对应的脉冲信号与所述传输链路对应的数据在所述传输链路中进行对齐传输；脉冲监测电路，用于监测在所述传输链路传输后的脉冲信号，根据监测的脉冲信号确定所述传输链路是否存在时延波动异常。
本申请实施例提供的时延波动检测方法，将所述传输链路对应的脉冲信号与所述传输链路对应的数据在所述传输链路中进行对齐传输，进而对传输后的脉冲信号进行监测，从而确定传输链路是否存在时延波动异常，基于脉冲信号和数据的对齐传输和脉冲信号传输过程中的形式不变性，利用时延波动影响跨时钟域前后脉冲间隔这一特征，实现了对链路时延波动的实时检测，不需要进行离线分析，并且，也不需要引入复杂的算法计算，简单快捷的实现链路时延波动检测。
本申请实施例提供的时延波动检测电路，通过脉冲发生电路生成脉冲信号，通过传输电路将所述传输链路对应的脉冲信号与所述传输链路对应的数据在所述传输链路中进行对齐传输，进而通过脉冲监测电路对传输后的脉冲信号进行监测，从而确定传输链路是否存在时延波动异常，基于脉冲信号和数据的对齐传输和脉冲信号传输过程中的形式不变性，利用时延波动影响跨时钟域前后脉冲间隔这一特征，实现了对链路时延波动的实时检测，不需要进行离线分析，并且，也不需要引入复杂的算法计算，简单快捷的实现链路时延波动检测。
附图说明
图1为本申请一个实施例提供的时延波动检测方法的流程图；
图2为本申请实施例提供的发射链路的电路连接示意图；
图3为本申请实施例提供的接收链路的电路连接示意图；
图4为本申请实施例提供的反馈链路的电路连接示意图；
图5为本申请实施例提供的脉冲信号的示意图；
图6为本申请实施例提供的脉冲信号在传输链路的跨时钟域中的一种时延波动示意图；
图7为本申请实施例提供的脉冲信号在传输链路的跨时钟域中的另一种时延波动示意图；
图8为本申请另一个实施例提供的时延波动检测电路的组成框图；
图9为本申请实施例提供的传输链路的一种连接示意图；
图10为本申请实施例提供的传输链路的另一种连接示意图；
图11为本申请实施例提供的传输链路的再一种连接示意图；
图12为本申请实施例提供的选择电路的基本电路结构示意图。
具体实施方式
为使本领域的技术人员更好地理解本申请的技术方案，下面结合附图对本申请提供的时延波动检测方法和时延波动检测电路进行详细描述。
在下文中将参考附图更充分地描述示例实施例，但是所述示例实施例可以以不同形式来体现且不应当被解释为限于本文阐述的实施例。反之，提供这些实施例的目的在于使本申请透彻和完整，并将使本领域技术人员充分理解本申请的范围。
在不冲突的情况下，本申请各实施例及实施例中的各特征可相互组合。
如本文所使用的，术语“和/或”包括至少一个相关列举条目的任何和所有组合。
本文所使用的术语仅用于描述特定实施例，且不意欲限制本申请。如本文所使用的，单数形式“一个”和“该”也意欲包括复数形式，除非上下文另外清楚指出。还将理解的是，当本说明书中使用术语“包括”和/或“由……制成”时，指定存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加至少一个其它特征、整体、步骤、操作、元件、组件和/或其群组。
本文所用的所有术语(包括技术和科学术语)的含义与本领域普通技术人员通常理解的含义相同。还将理解，诸如那些在常用字典中限定的那些术语应当被解释为具有与其在相关技术以及本申请的背景下的含义一致的含义，且将不解释为具有理想化或过度形式上的含义，除非本文明确如此限定。
图1为本申请一个实施例提供的时延波动检测方法的流程图。
第一方面，参照图1，本申请一个实施例提供一种时延波动检测方法，该时延波动检测方法可以灵活适用于不同的工作模式和场景，该时延波动检测方法包括：
步骤100、生成需要监测的传输链路对应的脉冲信号。
在本申请实施例中，需要监测的传输链路可以是一个，也可以是两个或两个以上。在需要监测的传输链路为两个或两个以上的情况下，需要分别生成每一个传输链路对应的脉冲信号，不同传输链路对应的脉冲信号可以相同，也可以不同，视具体的传输链路而定。
在一些示例性实施例中，传输链路包括以下至少一个：发射链路、接收链路、反馈链路、发射链路和接收链路、发射链路和反馈链路。
在本申请实施例中，每一个传输链路可以包括两个或两个以上时钟域，不同时钟域之间通过跨时钟域连接。其中，时钟域是指采用同一个时钟的电路，跨时钟域是指进行时钟域转换的电路。例如，如图2所示，发射链路包括m0+1个时钟域和m0个跨时钟域，m0+1个时钟域分别为：时钟域1、时钟域2、……、时钟域m0、数字模拟转换器(DAC，Digital AnalogConverter)时钟域，m0个跨时钟域分别为：跨时钟域1、跨时钟域2、……、跨时钟域m0；数据在发射链路中传输时，按照时钟域1、跨时钟域1、时钟域2、跨时钟域2、……、时钟域m0、跨时钟域m0、DAC时钟域的顺序依次传输。如图3所示，接收链路包括m1+1个时钟域和m1个跨时钟域，m1+1个时钟域分别为：时钟域1、时钟域2、……、时钟域m1、模拟数字转换器(ADC，AnalogDigital Converter)时钟域，m1个跨时钟域分别为：跨时钟域1、跨时钟域2、……、跨时钟域m1；数据在接收链路中传输时，按照ADC时钟域、跨时钟域m1、时钟域m1、……、跨时钟域2、时钟域2、跨时钟域1、时钟域1的顺序依次传输。如图4所示，反馈链路包括m2+1个时钟域和m2个跨时钟域，m2+1个时钟域分别为：时钟域1、时钟域2、……、时钟域m2、ADC时钟域，m2个跨时钟域分别为：跨时钟域1、跨时钟域2、……、跨时钟域m2；数据在反馈链路中传输时，按照ADC时钟域、跨时钟域m2、时钟域m2、……、跨时钟域2、时钟域2、跨时钟域1、时钟域1的顺序依次传输。
在一些示例性实施例中，鉴于传输链路包括两个或两个以上时钟域，不同时钟域所采用的时钟不同，即时钟频率或时钟周期不同，为了使生成的脉冲信号在传输链路中传输时，能够适应不同时钟域的时钟，所述传输链路中的所有时钟域对应的比值的比例关系与所有时钟域的时钟频率的比例关系相等；其中，所述时钟域对应的比值为所述传输链路对应的脉冲信号的周期与所述时钟域的时钟周期的比值。这样，在同一传输链路的不同的时钟域中，传输链路对应的脉冲信号的周期保持不变，并且在每一个时钟域内，传输链路对应的脉冲信号均存在一个时钟周期的高电平信号，如图5所示。这种采用固定周期的脉冲信号既可以避免多比特数据在传输链路中传输时存在的抽值和插值的多样性的分析，又可以利用脉冲信号在传输过程中的形式不变性来方便快捷地进行时延波动检测。
例如，假设某一个传输链路包括两个时钟域，分别为时钟域1和时钟域2，时钟域1的时钟频率为983.04兆赫兹(MHz)，时钟域2的时钟频率为737.28MHz，时钟域1的时钟频率和时钟域2的时钟频率的比例关系为4:3，那么传输链路对应的脉冲信号的周期和时钟域1的时钟周期的比值，与传输链路对应的脉冲信号的周期和时钟域2的时钟周期的比值的比例关系也应该为4:3。
在本申请实施例中，脉冲信号的形式不变性是指在不同时钟域下，脉冲信号的周期是相同的，但是脉冲信号的周期和时钟域中的时钟周期的比值是不同的，且在每一个时钟域中，脉冲信号均只存在一个时钟周期的高电平信号。
步骤101、将传输链路对应的脉冲信号与传输链路对应的数据在传输链路中进行对齐传输。
在本申请实施例中，脉冲信号和数据进行对齐传输是指在数据有效使能信号的控制下，脉冲信号和数据同步传输到下级电路。具体可分为两种情景：某一时钟域下的同步传输和跨时钟域的同步传输。脉冲信号和数据进行对齐传输需满足以下两项标准：1、脉冲信号和数据传输延迟相同；2、脉冲信号和有效数据呈现出固定的对应关系。
在某一时钟域下，脉冲信号不与数据一起进行滤波等处理，只是进行可配置级数的寄存器打拍，保证不同工作场景下，脉冲信号输出给下一级和数据处理后输出给下一级的延迟相同；并且，由于数据在不同的工作场景下经过传输链路中的滤波器时进行不同的插值、抽取等处理，但在某一工作场景下的处理方式是确定的，因此，为了保证脉冲信号与有效数据的固定对应关系，根据数据插值处理或抽取处理的倍数关系来对脉冲信号的高电平的宽度进行可配置的倍数扩展处理(例如，在对数据进行N倍抽取处理时，将脉冲信号的高电平的宽度扩大到原来的N倍；在对数据进行N倍插值处理时，将脉冲信号的高电平的宽度缩小为原来的1/N)，使得脉冲信号经过数据有效使能信号控制进行寄存器打拍后，可以被下级电路采样到只保持一个时钟周期高电平的脉冲信号。在跨时钟域传输时，脉冲信号和数据信号组合在一起，由前后两级时钟域下的数据有效使能信号进行读写控制，保证两者的相同延迟和固定的有效对应关系。
步骤102、监测在传输链路传输后的脉冲信号，根据监测的脉冲信号确定传输链路是否存在时延波动异常。
在一些示例性实施例中，根据监测的脉冲信号确定传输链路是否存在时延波动异常包括以下至少之一：在第一比值和第二比值不相等的情况下，确定传输链路存在时延波动异常；其中，第一比值为监测的脉冲信号的周期与传输链路上最后一个时钟域的时钟周期的比值，第二比值为传输链路对应的脉冲信号的周期与传输链路上最后一个时钟域的时钟周期的比值；在第一比值和第二比值相等的情况下，确定传输链路不存在时延波动异常。
在一些示例性实施例中，在根据监测的脉冲信号确定传输链路存在时延波动异常的情况下，该方法还包括：生成传输链路对应的时延波动告警信息，根据传输链路对应的时延波动告警信息对传输链路中的至少一个时钟域的脉冲信号进行采样；根据采样的脉冲信号确定时延波动异常位置，对时延波动异常位置的时延进行修正。
在一些示例性实施例中，时延波动告警信息包括：表征存在时延波动异常的传输链路的信息。
在一些示例性实施例中，时延波动告警信息还包括以下至少之一：存在时延波动异常的次数、最近一次存在时延波动异常时第一比值和第二比值之差；其中，第一比值为监测的脉冲信号的周期与传输链路上最后一个时钟域的时钟周期的比值，第二比值为传输链路对应的脉冲信号的周期与传输链路上最后一个时钟域的时钟周期的比值。
在本申请实施例中，当传输链路为两个或两个以上时，每一个传输链路对应一个时延波动告警信息。
在一些示例性实施例中，根据采样的脉冲信号确定时延波动异常位置包括：在第三比值和第四比值不相等的情况下，确定时延波动异常位置位于传输链路中的某一个采样点所在的时钟域与上一个采样点所在的时钟域之间；其中，第三比值为在某一个采样点采样的脉冲信号的周期与某一个采样点所在的时钟域的时钟周期的比值，第四比值为传输链路对应的脉冲信号的周期与某一个采样点所在的时钟域的时钟周期的比值。
本申请实施例提供的时延波动检测方法，将传输链路对应的脉冲信号与传输链路对应的数据在传输链路中进行对齐传输，进而对传输后的脉冲信号进行监测，从而确定传输链路是否存在时延波动异常，基于脉冲信号和数据的对齐传输和脉冲信号传输过程中的形式不变性，利用时延波动影响跨时钟域前后脉冲间隔这一特征，实现了对链路时延波动的实时检测，不需要进行离线分析，并且，也不需要引入复杂的算法计算，简单快捷的实现链路时延波动检测。
下面分析时延波动影响跨时钟域前后脉冲间隔的原因。由于跨时钟域的传输是通过先入先出(FIFO，First Input First Output)存储器来实现的，那么，当读时钟或写时钟的时延波动超过一个时钟周期时，读地址或写地址将会继续保持一个时钟周期，而输出的数据将会丢失一个数据或重复一个数据，从而造成FIFO存储器输出的脉冲信号的周期增加或缺少一个时钟周期；而当读时钟和写时钟同时波动(概率极低)时，跨时钟域的时延增减会抵消，最终延迟不变。如图6和如7所示给出了脉冲信号在传输链路的跨时钟域中的时延波动的两种情况，在图6中，写时钟丢失了一个时钟周期，读时钟正常，那么写地址继续保持一个时钟周期，输出的脉冲信号的周期就减少了一个时钟周期；在图7中，写时钟正常，读时钟增减一个时钟周期，那么读地址继续保持一个时钟周期，输出的脉冲信号的周期就增加了一个时钟周期。
图8为本申请另一个实施例提供的时延波动检测电路的组成框图。
第二方面，参照图8，本申请另一个实施例提供一种时延波动检测电路，包括：脉冲发生电路801，用于生成需要监测的传输链路对应的脉冲信号；传输链路802，用于将传输链路对应的脉冲信号与传输链路对应的数据在传输链路中进行对齐传输；脉冲监测电路803，用于监测在传输链路传输后的脉冲信号，根据监测的脉冲信号确定传输链路是否存在时延波动异常。
在本申请实施例中，需要监测的传输链路可以是一个，也可以是两个或两个以上。在需要监测的传输链路为两个或两个以上的情况下，脉冲发生电路801需要分别生成每一个传输链路对应的脉冲信号，不同传输链路对应的脉冲信号可以相同，也可以不同，视具体的传输链路而定。
在一些示例性实施例中，传输链路802包括以下至少一个：发射链路、接收链路、反馈链路、发射链路和接收链路、发射链路和反馈链路。
在一些示例性实施例中，如图9和图10所示，当传输链路802包括发射链路和接收链路，或传输链路802包括发射链路和反馈链路时，传输链路802还包括：选择电路，用于连接发射链路和接收链路；或者，连接发射链路和反馈链路。
在一些示例性实施例中，选择电路也可以采用如图11所示的连接方式，用于将发射链路与接收链路、反馈链路均连接起来。
在一些示例性实施例中，当需要监测的传输链路802只有一个，且传输链路802包括发射链路和接收链路，或传输链路802包括发射链路和反馈链路时，选择电路采用跨时钟域实现，也就是采用FIFO存储器实现；当需要监测的传输链路802为两个或两个以上，且至少一个传输链路802包括发射链路和接收链路，或至少一个传输链路802包括发射链路和反馈链路时，选择电路可以采用如图12所示基本电路结构实现，如图12所示，选择电路的基本电路结构包括：第一数据选择器mux0、第二数据选择器mux1和FIFO存储器。
其中，第一数据选择器mux0，用于从n0个发射链路输出的时钟tx0_dac_clk、……、txn0_dac_clk中选择一个发射链路输出的时钟作为FIFO存储器的写时钟wr_clk；第二数据选择器mux1，用于从n0个发射链路输出的脉冲信号tx0_dac_loop、……、txn0_dac_loop中选择与第一数据选择器mux0所选择的发射链路相同的发射链路输出的脉冲信号作为FIFO存储器的写入信号din；FIFO存储器，用于将选择的发射链路输出的脉冲信号采用先入先出的方式，按照选择的发射链路输出的时钟和连接的接收链路或反馈链路输入的时钟(该时钟作为FIFO存储器的读时钟)输出到连接的接收链路或反馈链路中。
图12所示的基本电路结构可以从n0个发射链路中选择一个发射链路与一个接收链路或一个反馈链路连接，从而构成一个环回链路，如果需要监测的传输链路为两个或两个以上，则可以复制图12所示的基本电路结构实现多个发射链路与多个接收链路或多个反馈链路的连接，从而构成多个环回链路。
在本申请实施例中，每一个传输链路可以包括两个或两个以上时钟域，不同时钟域之间通过跨时钟域连接。其中，时钟域是指采用同一个时钟的电路，跨时钟域是指进行时钟域转换的电路。例如，如图2所示，发射链路包括m0+1个时钟域和m0个跨时钟域，m0+1个时钟域分别为：时钟域1、时钟域2、……、时钟域m0、数字模拟转换器(DAC，Digital AnalogConverter)时钟域，m0个跨时钟域分别为：跨时钟域1、跨时钟域2、……、跨时钟域m0；数据在发射链路中传输时，按照时钟域1、跨时钟域1、时钟域2、跨时钟域2、……、时钟域m0、跨时钟域m0、DAC时钟域的顺序依次传输。如图3所示，接收链路包括m1+1个时钟域和m1个跨时钟域，m1+1个时钟域分别为：时钟域1、时钟域2、……、时钟域m1、模拟数字转换器(ADC，AnalogDigital Converter)时钟域，m1个跨时钟域分别为：跨时钟域1、跨时钟域2、……、跨时钟域m1；数据在接收链路中传输时，按照ADC时钟域、跨时钟域m1、时钟域m1、……、跨时钟域2、时钟域2、跨时钟域1、时钟域1的顺序依次传输。如图4所示，反馈链路包括m2+1个时钟域和m2个跨时钟域，m2+1个时钟域分别为：时钟域1、时钟域2、……、时钟域m2、ADC时钟域，m2个跨时钟域分别为：跨时钟域1、跨时钟域2、……、跨时钟域m2；数据在反馈链路中传输时，按照ADC时钟域、跨时钟域m2、时钟域m2、……、跨时钟域2、时钟域2、跨时钟域1、时钟域1的顺序依次传输。
在一些示例性实施例中，鉴于传输链路包括两个或两个以上时钟域，不同时钟域所采用的时钟不同，即时钟频率或时钟周期不同，为了使生成的脉冲信号在传输链路中传输时，能够适应不同时钟域的时钟，所述传输链路中的所有时钟域对应的比值的比例关系与所有时钟域的时钟频率的比例关系相等；其中，所述时钟域对应的比值为所述传输链路对应的脉冲信号的周期与所述时钟域的时钟周期的比值。这样，在同一传输链路的不同的时钟域中，传输链路对应的脉冲信号的周期保持不变，并且在每一个时钟域内，传输链路对应的脉冲信号均存在一个时钟周期的高电平信号，如图5所示。这种采用固定周期的脉冲信号既可以避免多比特数据在传输链路中传输时存在的抽值和插值的多样性的分析，又可以利用脉冲信号在传输过程中的形式不变性来方便快捷地进行时延波动检测。
例如，假设某一个传输链路包括两个时钟域，分别为时钟域1和时钟域2，时钟域1的时钟频率为983.04兆赫兹(MHz)，时钟域2的时钟频率为737.28MHz，时钟域1的时钟频率和时钟域2的时钟频率的比例关系为4:3，那么传输链路对应的脉冲信号的周期和时钟域1的时钟周期的比值，与传输链路对应的脉冲信号的周期和时钟域2的时钟周期的比值的比例关系也应该为4:3。
在本申请实施例中，脉冲信号的形式不变性是指在不同时钟域下，脉冲信号的周期是相同的，但是脉冲信号的周期和时钟域中的时钟周期的比值是不同的，且在每一个时钟域中，脉冲信号均只存在一个时钟周期的高电平信号。
在一些示例性实施例中，传输链路中的跨时钟域采用FIFO存储器实现，可以在FIFO存储器之前配置打拍逻辑电路，或在FIFO存储器之后配置打拍逻辑电路，或在FIFO存储器前后均配置打拍逻辑电路，通过调整打拍逻辑电路的打拍数量来进行时延修正。具体仅需要在需要进行时延修正的跨时钟域配置打拍逻辑电路就可以了。例如，如果需要针对传输链路中的每一个跨时钟域均进行时延修正，则需要在每一个跨时钟域均配置打拍逻辑电路；如果仅需要在最后一个跨时钟域进行时延修正，则仅需要在最后一个跨时钟域配置打拍逻辑电路。
在本申请实施例中，脉冲信号和数据进行对齐传输是指在数据有效使能信号的控制下，脉冲信号和数据同步传输到下级电路。具体可分为两种情景：某一时钟域下的同步传输和跨时钟域的同步传输。脉冲信号和数据进行对齐传输需满足以下两项标准：1、脉冲信号和数据传输延迟相同；2、脉冲信号和有效数据呈现出固定的对应关系。
在某一时钟域下，脉冲信号不与数据一起进行滤波等处理，只是进行可配置级数的寄存器打拍，保证不同工作场景下，脉冲信号输出给下一级和数据处理后输出给下一级的延迟相同；并且，由于数据在不同的工作场景下经过传输链路中的滤波器时进行不同的插值、抽取等处理，但在某一工作场景下的处理方式是确定的，因此，为了保证脉冲信号与有效数据的固定对应关系，根据数据插值处理或抽取处理的倍数关系来对脉冲信号的高电平的宽度进行可配置的倍数扩展处理(例如，在对数据进行N倍抽取处理时，将脉冲信号的高电平的宽度扩大到原来的N倍；在对数据进行N倍插值处理时，将脉冲信号的高电平的宽度缩小为原来的1/N)，使得脉冲信号经过数据有效使能信号控制进行寄存器打拍后，可以被下级电路采样到只保持一个时钟周期高电平的脉冲信号。在跨时钟域传输时，脉冲信号和数据信号组合在一起，由前后两级时钟域下的数据有效使能信号进行读写控制，保证两者的相同延迟和固定的有效对应关系。
例如，在对数据进行N倍抽取处理时，对脉冲信号进行倍数扩展处理是指将脉冲信号的高电平信号的宽度扩大到原来的N倍；在对数据进行N倍插值处理时，对脉冲信号进行倍数扩展处理是指将脉冲信号的高电平信号的宽度缩小为原来的1/N。
在一些示例性实施例中，脉冲监测电路803具体用于采用以下至少之一实现根据监测的脉冲信号确定传输链路是否存在时延波动异常：在第一比值和第二比值不相等的情况下，确定传输链路存在时延波动异常；其中，第一比值为监测的脉冲信号的周期与传输链路上最后一个时钟域的时钟周期的比值，第二比值为传输链路对应的脉冲信号的周期与传输链路上最后一个时钟域的时钟周期的比值；在第一比值和第二比值相等的情况下，确定传输链路不存在时延波动异常。
在一些示例性实施例中，如果传输链路为一个，且传输链路仅包括发射链路、或接收链路、或反馈链路，且仅需要对传输链路的最后一个跨时钟域进行时延修正，则脉冲监测器803还用于：在根据监测的脉冲信号确定传输链路存在时延波动异常的情况下，控制传输链路802对时延进行修正。这种情况下，仅需要在传输链路的最后一个跨时钟域配置打拍逻辑电路。
在一些示例性实施例中，脉冲监测器803还用于：在根据监测的脉冲信号确定传输链路存在时延波动异常的情况下，生成传输链路对应的时延波动告警信息，将传输链路对应的时延波动告警信息发送给中断控制电路804；
时延波动检测电路还包括：中断控制电路804，用于进行异常中断处理，将传输链路对应的时延波动告警信息发送给软件处理模块805；软件处理模块805，用于根据传输链路对应的时延波动告警信息控制采样电路806对传输链路中的至少两个时钟域的脉冲信号进行采样；根据采样的脉冲信号确定时延波动异常位置；控制传输链路802对时延波动异常位置的时延进行修正；采样电路806，用于对传输链路中的至少一个时钟域的脉冲信号进行采样。
在一些示例性实施例中，时延波动告警信息包括：表征存在时延波动异常的传输链路的信息。
在一些示例性实施例中，时延波动告警信息还包括以下至少之一：存在时延波动异常的次数、最近一次存在时延波动异常时第一比值和第二比值之差；其中，第一比值为监测的脉冲信号的周期与传输链路上最后一个时钟域的时钟周期的比值，第二比值为传输链路对应的脉冲信号的周期与传输链路上最后一个时钟域的时钟周期的比值。
在本申请实施例中，当传输链路为两个或两个以上时，每一个传输链路对应一个时延波动告警信息。中断控制电路804接收到两个或两个以上传输链路对应的时延波动告警信息后，对两个或两个以上传输链路对应的时延波动告警信息进行合并，进行异常中断处理，将合并的时延波动告警信息发送给软件处理模块805。
在一些示例性实施例中，中断控制电路804也可以将预设时间内接收到的时延波动告警信息进行合并，进行异常中断处理，将合并的时延波动告警信息发送给软件处理模块805。
在一些示例性实施例中，软件处理模块805具体用于采用以下方式实现根据采样的脉冲信号确定时延波动异常位置：在第三比值和第四比值不相等的情况下，确定时延波动异常位置位于传输链路中的某一个采样点所在的时钟域与上一个采样点所在的时钟域之间；其中，第三比值为在某一个采样点采样的脉冲信号的周期与某一个采样点所在的时钟域的时钟周期的比值，第四比值为传输链路对应的脉冲信号的周期与某一个采样点所在的时钟域的时钟周期的比值。
在一些示例性实施例中，软件处理模块805可以通过调整传输链路802中的跨时钟域中配置的打拍逻辑电路的打拍数量来进行时延修正。例如，当脉冲信号的周期减少一个时钟周期时，将打拍逻辑电路的打拍数量加1，使得输出的脉冲信号的周期与之前保持不变；当脉冲信号的周期增加一个时钟周期时，将打拍逻辑电路的打拍数量减1，使得输出的脉冲信号的周期与之前保持不变。
在一些示例性实施例中，软件处理模块805的功能可以采用处理器和存储器来实现，存储器中存储有用于实现软件处理模块805的功能的软件程序，该程序被处理器执行时实现软件处理模块805的功能。
本申请实施例提供的时延波动检测电路，通过脉冲发生电路生成脉冲信号，通过传输电路将传输链路对应的脉冲信号与传输链路对应的数据在传输链路中进行对齐传输，进而通过脉冲监测电路对传输后的脉冲信号进行监测，从而确定传输链路是否存在时延波动异常，基于脉冲信号和数据的对齐传输和脉冲信号传输过程中的形式不变性，利用时延波动影响跨时钟域前后脉冲间隔这一特征，实现了对链路时延波动的实时检测，不需要进行离线分析，并且，也不需要引入复杂的算法计算，简单快捷的实现链路时延波动检测。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其它数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其它存储器技术、CD-ROM、数字多功能盘(DVD)或其它光盘存储、磁盒、磁带、磁盘存储或其它磁存储器、或者可以用于存储期望的信息并且可以被计算机访问的任何其它的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其它传输机制之类的调制数据信号中的其它数据，并且可包括任何信息递送介质。
本文已经公开了示例实施例，并且虽然采用了具体术语，但它们仅用于并仅应当被解释为一般说明性含义，并且不用于限制的目的。在一些实例中，对本领域技术人员显而易见的是，除非另外明确指出，否则可单独使用与特定实施例相结合描述的特征、特性和/或元素，或可与其它实施例相结合描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离由所附的权利要求阐明的本申请的范围的情况下，可进行各种形式和细节上的改变。

Claims (12)

1.一种时延波动检测方法，包括：
生成需要监测的传输链路对应的脉冲信号；
将所述传输链路对应的脉冲信号与所述传输链路对应的数据在所述传输链路中进行对齐传输；
监测在所述传输链路传输后的脉冲信号，根据监测的脉冲信号确定所述传输链路是否存在时延波动异常。
2.根据权利要求1所述的时延波动检测方法，在根据所述监测的脉冲信号确定所述传输链路存在时延波动异常的情况下，该方法还包括：
生成所述传输链路对应的时延波动告警信息，根据所述传输链路对应的时延波动告警信息对所述传输链路中的至少一个时钟域的脉冲信号进行采样；
根据采样的脉冲信号确定时延波动异常位置，对时延波动异常位置的时延进行修正。
3.根据权利要求2所述的时延波动检测方法，其中，所述时延波动告警信息包括：表征存在时延波动异常的传输链路的信息。
4.根据权利要求3所述的时延波动检测方法，所述时延波动告警信息还包括以下至少之一：存在时延波动异常的次数、最近一次存在时延波动异常时第一比值和第二比值之差；
其中，所述第一比值为所述监测的脉冲信号的周期与所述传输链路上最后一个时钟域的时钟周期的比值，所述第二比值为所述传输链路对应的脉冲信号的周期与所述传输链路上最后一个时钟域的时钟周期的比值。
5.根据权利要求2所述的时延波动检测方法，其中，所述根据采样的脉冲信号确定时延波动异常位置包括：
在第三比值和第四比值不相等的情况下，确定所述时延波动异常位置位于所述传输链路中的某一个采样点所在的时钟域与上一个采样点所在的时钟域之间；
其中，所述第三比值为在所述某一个采样点采样的脉冲信号的周期与所述某一个采样点所在的时钟域的时钟周期的比值，所述第四比值为所述传输链路对应的脉冲信号的周期与所述某一个采样点所在的时钟域的时钟周期的比值。
6.根据权利要求1-5任意一项所述的时延波动检测方法，其中，所述传输链路包括以下至少一个：发射链路、接收链路、反馈链路、所述发射链路和所述接收链路、所述发射链路和所述反馈链路。
7.根据权利要求1-5任意一项所述的时延波动检测方法，其中，所述传输链路中的所有时钟域对应的比值的比例关系与所有时钟域的时钟频率的比例关系相等；其中，所述时钟域对应的比值为所述传输链路对应的脉冲信号的周期与所述时钟域的时钟周期的比值。
8.根据权利要求1-5任意一项所述的时延波动检测方法，其中，所述根据监测的脉冲信号确定所述传输链路是否存在时延波动异常包括以下至少之一：
在第一比值和第二比值不相等的情况下，确定所述传输链路存在时延波动异常；其中，所述第一比值为所述监测的脉冲信号的周期与所述传输链路上最后一个时钟域的时钟周期的比值，所述第二比值为所述传输链路对应的脉冲信号的周期与所述传输链路上最后一个时钟域的时钟周期的比值；
在所述第一比值和所述第二比值相等的情况下，确定所述传输链路不存在时延波动异常。
9.一种时延波动检测电路，包括：
脉冲发生电路，用于生成需要监测的传输链路对应的脉冲信号；
传输链路，用于将所述传输链路对应的脉冲信号与所述传输链路对应的数据在所述传输链路中进行对齐传输；
脉冲监测电路，用于监测在所述传输链路传输后的脉冲信号，根据监测的脉冲信号确定所述传输链路是否存在时延波动异常。
10.根据权利要求9所述的时延波动检测电路，所述脉冲监测电路还用于：在根据所述监测的脉冲信号确定所述传输链路存在时延波动异常的情况下，生成所述传输链路对应的时延波动告警信息，将所述传输链路对应的时延波动告警信息发送给中断控制电路；
所述时延波动检测电路还包括：
中断控制电路，用于进行异常中断处理，将所述传输链路对应的时延波动告警信息发送给软件处理模块；
软件处理模块，用于根据所述传输链路对应的时延波动告警信息控制采样电路对所述传输链路中的至少两个时钟域的脉冲信号进行采样；根据采样的脉冲信号确定时延波动异常位置；控制所述传输链路对时延波动异常位置的时延进行修正；
采样电路，用于对所述传输链路中的至少一个时钟域的脉冲信号进行采样。
11.根据权利要求9-10任意一项所述的时延波动检测电路，其中，所述传输链路包括以下至少一个：发射链路、接收链路、反馈链路、所述发射链路和所述接收链路、所述发射链路和所述反馈链路。
12.根据权利要求11所述的时延波动检测电路，当所述传输链路包括所述发射链路和所述接收链路，或所述传输链路包括所述发射链路和所述反馈链路时，所述传输链路还包括：选择电路，用于连接所述发射链路和所述接收链路；或者，连接所述发射链路和所述反馈链路。
CN202111097161.3A 2021-09-17 2021-09-17 时延波动检测方法和时延波动检测电路 Pending CN115834439A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111097161.3A CN115834439A (zh) 2021-09-17 2021-09-17 时延波动检测方法和时延波动检测电路
PCT/CN2022/118058 WO2023040763A1 (zh) 2021-09-17 2022-09-09 时延波动检测方法和时延波动检测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111097161.3A CN115834439A (zh) 2021-09-17 2021-09-17 时延波动检测方法和时延波动检测电路

Publications (1)

Publication Number Publication Date
CN115834439A true CN115834439A (zh) 2023-03-21

Family

ID=85515344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111097161.3A Pending CN115834439A (zh) 2021-09-17 2021-09-17 时延波动检测方法和时延波动检测电路

Country Status (2)

Country Link
CN (1) CN115834439A (zh)
WO (1) WO2023040763A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4952437B2 (ja) * 2007-08-14 2012-06-13 沖電気工業株式会社 ネットワーク監視装置、ネットワーク監視システム
CN101552642A (zh) * 2008-03-31 2009-10-07 华为技术有限公司 一种归零码调制脉冲与传输数据对齐的方法和装置
CN101883426B (zh) * 2010-06-19 2012-07-25 中国海洋大学 高精度的超宽带无线定位方法
CN113114378A (zh) * 2021-04-21 2021-07-13 中国电子科技集团公司第三十四研究所 一种基于rof链路的高精度射频稳相系统

Also Published As

Publication number Publication date
WO2023040763A1 (zh) 2023-03-23

Similar Documents

Publication Publication Date Title
US7567073B2 (en) Interface circuit and memory controller
US7251764B2 (en) Serializer/deserializer circuit for jitter sensitivity characterization
JP4044499B2 (ja) 半導体集積回路装置のテスト方法
US9568942B2 (en) Drift adjustment in timing signal forwarded from memory controller to memory device based on a detected phase delay occurring on a second timing signal with a different frequency
JP5793253B2 (ja) 送信装置、受信装置、送受信システム、送信方法、及び受信方法
JP3892847B2 (ja) 半導体集積回路及び半導体集積回路のテスト方法
US20070127614A1 (en) Communication device
US7945404B2 (en) Clock jitter measurement circuit and integrated circuit having the same
US20100128763A1 (en) Communication device, communication system, and communication method
US8391436B2 (en) Receiving apparatus, transmission apparatus, and transmission method
US7079612B2 (en) Fast bit-error-rate (BER) test
CN115834439A (zh) 时延波动检测方法和时延波动检测电路
US7372380B2 (en) Data transmitting/receiving device
US10097341B1 (en) Testing of clock and data recovery circuits
US7965582B2 (en) Circuit and method for recovering clock data in highly integrated semiconductor memory apparatus
US7876140B2 (en) Signal adjusting system and signal adjusting method
KR20030075140A (ko) 데이터의 위치 정보 탐색을 통한 데이터 복원 방법 및상기 알고리즘을 적용한 직렬 데이터 수신기
EP1646882A1 (en) Integrated circuit with bit error test capability
CN111913038A (zh) 一种多路时钟信号频率检测装置和方法
US20100008409A1 (en) Method for clock jitter stress margining of high speed interfaces
US7716544B2 (en) Path data transmission unit
US7305575B2 (en) Interface circuit that interconnects a media access controller and an optical line termination transceiver module
JP3422403B2 (ja) パス監視システム
JP2012074758A (ja) 増幅回路システム、および、増幅回路のゲイン制御方法
JP2018006863A (ja) 受信回路、受信装置および受信方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication