CN115833755A - 一种信号解调电路及数字隔离电路 - Google Patents

Abstract

本发明公开了一种信号解调电路及数字隔离电路，其中的信号解调电路，设置于数字隔离电路的接收端，包括：共栅放大模块，用以接收数字隔离电路中的隔离模块所输出的全差分信号，并对全差分信号进行放大；解调模块，与共栅放大模块相连接，用于对放大后的全差分信号进行解调并输出；共栅放大模块包括第一有源负载、第二有源负载、第一NMOS管、第二NMOS管、第一耦合电容、第二耦合电容、第一采样电阻和第二采样电阻。本发明中的电路，具有较高的抗干扰能力。

Description

一种信号解调电路及数字隔离电路

技术领域

本发明涉及模拟集成电路技术领域，尤其涉及到一种干扰抑制修正电路以及一种数字隔离电路。

背景技术

隔离是指系统中各种功能电路之间的电气分离，使得其之间并非通过直接导通路径传输信号，而是通过物理层隔开高压域和低压域，这样，在不同电路可以拥有不同的电位的情况下，最大的减少了两端电路的互相影响。目前，较为常用的为采用电容耦合方法，对应的电容隔离型驱动电路包括发送端(低压侧的调制模块)，接收端(高压侧的解调模块)和隔离电容，其中的发送端将传输信号进行调制为可以经过隔离电容模块的信号，接收端将经过隔离电容模块的信号解调为传输信号，隔离电容模块连接发送端和接收端。

由于隔离驱动电路的信号调制模块和信号解调模块处于不同的电压域，信号从信号调制模块电压域到信号解调模块电压域存在电压域传递，会在信号解调模块产生共模瞬态脉冲，不同的电压上升速率会产生不同大小的共模瞬态脉冲，此共模瞬态脉冲在信号解调模块端将会产生共模转差模的影响，进而造成信号解调模块端误判。

因此，如何有效抑制数字隔离电路中的共模瞬态脉冲的干扰成为亟待解决的问题。

发明内容

因此，为了解决现有技术中出现的上述问题，本申请提供了一种能够容纳更多的共模瞬态事件，抗干扰能力较高的信号解调电路，进而提供了一种能够有效抑制共模瞬态干扰的数字隔离电路。

根据第一方面，本发明提供了一种信号解调电路，设置于数字隔离电路的接收端，包括：

共栅放大模块，用以接收数字隔离电路中的隔离模块所输出的全差分信号，并对全差分信号进行放大；

解调模块，与共栅放大模块相连接，用于对放大后的全差分信号进行解调并输出；

共栅放大模块包括第一有源负载、第二有源负载、第一NMOS管、第二NMOS管、第一耦合电容、第二耦合电容、第一采样电阻和第二采样电阻；第一NMOS管的源极连接第一采样电阻后接地，第二NMOS管的源极连接第二采样电阻后接地；第一NMOS管的栅极与第二耦合电容的阴极相连接，第二耦合电容的阳极连接于第二NMOS管的源极和第二采样电阻之间，并接入全差分信号中的反相输入信号；第二NMOS管的栅极与第一耦合电容的阴极相连接，第一耦合电容的阳极连接于第一NMOS管的源极和第一采样电阻之间，并接入全差分信号中的正相输入信号；第一NMOS管的漏极与第一有源负载相连接并接出反相输出信号，第二NMOS管的漏极与第二有源负载相连接并接出正相输出信号；

第一有源负载和第二有源负载均包括负载PMOS管和负载NMOS管，负载PMOS管的源极和负载NMOS管的漏极均与驱动电源的高电平输出端相连接；负载PMOS管的栅极与负载NMOS管的源极相连接，并连接至一偏置电流源，负载PMOS管的漏极与负载NMOS管的栅极相连接；负载PMOS管的漏极为连接端。

在可选的实施例中，共栅放大模块还包括：

第三NMOS管和第四NMOS管，二者的栅极相互连接并连接至另一偏置电流源，且第三NMOS管的漏极与第一有源负载相连接，源极与第一NMOS管的漏极相连接，第四NMOS管的漏极与第二有源负载相连接，源极与第二NMOS管的漏极相连接。

在可选的实施例中，信号解调电路还包括：

共源共栅放大模块，设置于共栅放大模块和解调模块之间，用于对经过共栅放大模块的全差分信号进行放大；

共源共栅模块包括第三有源负载、第四有源负载、第五NMOS管和第六NMOS管；第五NMOS管的漏极与第三有源负载相连接并接出反相输出信号，栅极接入正相输入信号，源极与第六NMOS管的源极相连接并连接至另一偏置电流源；第六NMOS管的漏极与第四有源负载相连接并接出正相输出信号，栅极接入反相输入信号；

且第三有源负载和第四有源负载的结构与第一有源负载以及第二有源负载的结构相同。

在可选的实施例中，共源共栅放大模块还包括：

第七NMOS管和第八NMOS管，二者的栅极相互连接，且第七NMOS管的漏极与第三有源负载相连接并接出反相输出信号，源极与第五NMOS管的漏极相连接，第八NMOS管的漏极与第四有源负载相连接并接出正相输出信号，源极与第六NMOS管的漏极相连接。

在可选的实施例中，信号解调电路还包括：

带阻滤波模块，设置于共源共栅放大模块和解调模块之间；

带阻滤波模块包括第一有源电容、第二有源电容、第一有源电阻、第二有源电阻、第一电感和第二电感；第一有源电容和第一有源电阻串联形成第一并联电路，第二有源电容和第二有源电阻串联形成第二并联电路，第一并联电路和第二并联电路并联后与第一电感串联形成第三并联电路，第三并联电路与第二电感并联；第一有源电容的两端分别接入正相输入信号和反相输入信号，第二有源电容和第二有源电阻之间接出反相输出信号，第一电感与第二电感相连接的一端接出正相输出信号。

在可选的实施例中，带阻滤波模块还包括：

第一加法器电容、第二加法器电容和第三加法器电容，第一加法器电容连接于第一有源电容和第一有源电阻之间，第二加法器电容连接于第一有源电容和第二有源电容之间，第三加法器电容连接于第二有源电容和第二有源电阻之间。

在可选的实施例中，信号解调电路还包括：

共模稳定模块，设置于带阻滤波模块和解调模块之间；

共模稳定模块包括第九NMOS管、第十NMOS管、第十一NMOS管、第一PMOS管、第二PMOS管和第一电容；第九NMOS管的漏极与另一偏置电流源相连接，栅极与第十NMOS管的漏极、第一电容的正极以及第十一NMOS管的栅极相连接，源极与第一PMOS管的源极相连接，且第九NMOS管的栅极还与其自身的漏极相连接；第一PMOS管的栅极接入反相输入信号，漏极与第十NMOS管的源极、第一电容的阴极、第二PMOS管的漏极以及另一偏置电流源相连接；第十NMOS管的栅极连接至其自身的漏极；第十一NMOS管的漏极连接至驱动电源的高电平输出端，源极与第二PMOS管的源极相连接，并接出共模电压信号；第二PMOS管的栅极接入正相输入信号。

根据第二方面，本发明还提供了一种数字隔离电路，包括：

调制发送电路，用于将接收到的输入信号转换为全差分信号；

隔离模块，与调制发送模块相连接，用于传输全差分信号；

以及上述第一方面任一实施方式中的信号解调电路，信号解调电路与隔离模块相连接，用于对全差分信号进行解调并输出。

本发明提供的技术方案，具有如下优点：

1、本发明提供的信号解调电路，通过设置解调模块前的放大模块为共栅放大模块，并设置共栅发放大模块中使用有源负载，其产生的零点能够使电路在载波频率fc处或者载波频率fc的附近具有较高的增益，进而能够拉大有效信号与噪声之间的增益差距，使电路具有更好的抗干扰能力。

同时，通过设置有源负载，使其中的负载PMOS管的漏栅之间插入了源极连接至偏置电流源的负载NMOS管(也即插入了一NMOS源跟随器)，能够减小该有源负载上消耗的电压降，增大共栅放大模块的输出摆幅；而在瞬态共模事件到来的时刻，信号的共模电平会被突然抬高或者拉低，共模电平的瞬间变化容易使得晶体管在某些时刻工作在截止区，进而影响整体电路的功能，因而更大的电路输出摆幅可以容纳更多的共模瞬态事件，进一步提高信号解调电路的抗干扰能力。

2、本发明提供的信号解调电路，通过在共栅放大模块的输入信号和输出信号之间设置NMOS管(第三NMOS管和第四NMOS管)进行隔离，能够在一定程度上屏蔽有源负载中的寄生电容的米勒效应，也即能够降低有源负载对电路主极点的影响，从而使共栅放大模块的后级电路能够独立设计，且在载波频率fc处或者载波频率fc的附近具有较高的增益，进而使共栅放大模块及其后级电路级联，在载波频率fc处或者载波频率fc的附近具有更高的增益，进一步提高信号解调电路的抗干扰能力。

3、本发明提供的信号解调电路，通过设置带阻滤波模块针对预设频率范围进行噪声分量的衰减，且在发生偏移时中心频率附近的噪声分量也能够得到有效的抑制，能够减小噪声对后续电路的功能的影响，进一步提高信号解调电路的抗干扰能力。

同时，通过设置带阻滤波模块中的电容为电容值更精准(相对于无源器件)的有源电容，电阻也为电阻值相对更精准(相对于无源器件)的有源电阻，能够减小发生偏移时该带阻滤波模块的偏移量，保证该带阻滤波模块的抑噪功能的实现。

4、本发明提供的信号解调电路，通过在带阻滤波模块内设置加法器(第一加法器电容、第二加法器电容和第三加法器电容)，能够提高带阻滤波模块的衰减频率的调节灵活性和准确性(衰减频率也可以通过有源电阻和电感进行调节，但是基于电感进行调节的可调节范围较小，而仅基于有源电阻调节的调节精准性较差)。

5、本发明提供的信号解调电路，通过在带阻滤波模块和解调模块之间设置共模稳定模块，能够提供一个相对稳定且合适的共模中心电平，进一步减小最终输出的共模电平出现偏差进而增加解调难度且解调信号误差较大的可能性，提高信号解调电路的抗干扰能力。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种信号解调电路的结构示意图；

图2为本发明实施例提供的一种共栅放大模块的结构示意图；

图3为本发明实施例提供的另一种信号解调电路的结构示意图；

图4为本发明实施例提供的一种共源共栅放大模块的结构示意图；

图5为本发明实施例提供的一种带阻滤波模块的结构示意图；

图6为本发明实施例提供的一种共模稳定模块的结构示意图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

实施例1

图1示出了本实施例一种实施方式中的信号解调电路的结构示意图，具体地，如图1所示，该信号解调电路设置于数字隔离电路的接收端，也即设置于隔离模块(如隔离电容等)的高压侧，用于对隔离模块传输的全差分信号进行解调并输出。

如图1所示，该信号解调电路包括：共栅放大模块和解调模块，其中，共栅放大模块与隔离模块相连接，用以接收数字隔离电路中的隔离模块所输出的全差分信号，并对全差分信号进行放大，解调模块与共栅放大模块相连接，用以对放大后的全差分信号进行解调并输出。

具体地，解调模块的具体结构可以为现有结构中的任意一种，本实施例不做限定。

而如图2所示，共栅放大模块包括第一有源负载Q1、第二有源负载Q2、第一NMOS管MN1、第二NMOS管MN2、第一耦合电容C1、第二耦合电容C2、第一采样电阻R1和第二采样电阻R2。其中第一NMOS管MN1的源极连接第一采样电阻R1后接地，第二NMOS管MN2的源极连接第二采样电阻R2后接地；第一NMOS管MN1的栅极与第二耦合电容C2的阴极相连接，第二耦合电容C2的阳极连接于第二NMOS管MN2的源极和第二采样电阻R2之间，并接入全差分信号中的反相输入信号VIN；第二NMOS管MN2的栅极与第一耦合电容C1的阴极相连接，第一耦合电容C1的阳极连接于第一NMOS管MN1的源极和第一采样电阻R1之间，并接入全差分信号中的正相输入信号VIP；第一NMOS管MN1的漏极与第一有源负载Q1相连接并接出反相输出信号VON，第二NMOS管MN2的漏极与第二有源负载Q2相连接并接出正相输出信号VOP。

同时，如图2所示，第一有源负载Q1和第二有源负载Q2均包括负载PMOS管和负载NMOS管，负载PMOS管的源极和负载NMOS管的漏极均与驱动电源的高电平输出端相连接；负载PMOS管的栅极与负载NMOS管的源极相连接，并连接至一偏置电流源，负载PMOS管的漏极与负载NMOS管的栅极相连接；负载PMOS管的漏极为连接端。具体地，如图2所示，第一有源负载Q1包括负载PMOS管MQ1、负载NMOS管MQ2和偏置电流源I1，第一有源负载Q2包括负载PMOS管MQ3、负载NMOS管MQ4和偏置电流源I2。

具体地，上述共栅放大模块的栅极控制信号(bias1和bias2)在交流小信号时等效为交流地，加入耦合电容(C1和C2)后的第一NMOS管MN1和第二NMOS管MN2的栅源电压增加为原栅源电压的两倍，故跨导也随之改变并增加为原来的两倍，进而能够实现信号放大，且能够降低解调模块的解调难度。且基于对Q1、Q2进行小信号等效模型的并求解传递函数可得Q1、Q2具有一个零点，两个极点，而由于零点总是小于两个极点的和，故共栅放大模块的输出波形会在载波信号fc处形成一个增益尖峰或在fc附近具有较高的增益，这样可以拉大有效信号与噪声之间的增益差距，使信号解调电路具有更好的抗干扰能力。

同时，上述共栅放大模块的输出端VON、VOP在摆幅上仅消耗晶体管MQ1、MQ3的过驱动电压降_ΔMQ1、_ΔMQ3(一般不超过0.3mV)，因而，相对于现有使用二极管连接做负载的电路，其输出摆幅更大；且由于MQ1、MQ3的栅源电容由源跟随器(MQ2、MQ4)驱动，所以与负载相关的频率响应会大于现有的二极管连接做负载的频率响应。

此外，如图2所示，共栅放大模块在具有上述结构的基础上，还可以包括第三NMOS管MN3和第四NMOS管MN4，具体地，第三NMOS管MN3和第四NMOS管MN4的栅极相互连接并连接至另一偏置电流源I3，且第三NMOS管MN3的漏极与第一有源负载Q1相连接(具体为与MQ1的漏极相连接)，源极与第一NMOS管MN1的漏极相连接，第四NMOS管MN4的漏极与第二有源负载Q2相连接(具体为与MQ2的漏极相连接)，源极与第二NMOS管MN2的漏极相连接。

具体地，MN3和MN4的屏蔽特性能够降低有源负载Q1和Q2对电路主极点的影响，也即能够在一定程度上屏蔽晶体管MQ1、MQ3寄生电容的米勒效应，使共栅放大模块的主极点可以尽可能忽略或不依赖频率，进而使共栅放大模块在级联时(如与下述共源共栅模块级联)可使主极点的偏移程度降低，仍由有源负载Q1和Q2提供主极点，最终实现级联后在载波频率fc或附近产生更高的增益。

图3示出了本实施例另一种实施方式中的信号解调电路的结构示意图。如图3所示，信号解调电路还包括一共源共栅放大模块，该共源共栅放大模块，设置于共栅放大模块和解调模块之间，用于对经过共栅放大模块的全差分信号进行放大。

如图4所示，该共源共栅放大模块包括第三有源负载Q3、第四有源负载Q4、第五NMOS管MN5和第六NMOS管MN6，其中第五NMOS管MN5的漏极与第三有源负载Q3相连接并接出反相输出信号VON，栅极接入正相输入信号VIP，源极与第六NMOS管MN6的源极相连接并连接至另一偏置电流源I4；第六NMOS管MN6的漏极与第四有源负载Q4相连接并接出正相输出信号VOP，栅极接入反相输入信号VIN。此处第三有源负载Q3和第四有源负载的结构Q4与第一有源负载Q1以及第二有源负载Q2的结构相同。具体地，如图4所示，第三有源负载Q3包括负载PMOS管MQ5、负载NMOS管MQ6和偏置电流源I5，第四有源负载Q4包括负载PMOS管MQ7、负载NMOS管MQ8和偏置电流源I6。

此外，如图4所示，共源共栅放大模块在具有上述结构的基础上，还可以包括第七NMOS管MN7和第八NMOS管MN8，第七NMOS管MN7和第八NMOS管MN8的栅极相互连接，且第七NMOS管MN7的漏极与第三有源负载Q3(具体为负载PMOS管MQ5的漏极)相连接并接出反相输出信号VON，源极与第五NMOS管MN5的漏极相连接，第八NMOS管MN8的漏极与第四有源负载Q4(具体为负载PMOS管MQ7的漏极)相连接并接出正相输出信号VOP，源极与第六NMOS管MN6的漏极相连接。

图3还示出了本实施例另一种实施方式中的信号解调电路的结构示意图。如图3所示，信号解调电路还可以包括一带阻滤波模块，该带阻滤波模块设置于共源共栅放大模块和解调模块之间。

如图5所示，带阻滤波模块包括第一有源电容C1、第二有源电容C2、第一有源电阻R3、第二有源电阻R4、第一电感L1和第二电感L2，其中第一有源电容C1和第一有源电阻R3串联形成第一并联电路，第二有源电容C2和第二有源电阻R4串联形成第二并联电路，第一并联电路和第二并联电路并联后与第一电感L1串联形成第三并联电路，第三并联电路与第二电感L2并联。且第一有源电容C1的两端分别接入正相输入信号VIN和反相输入信号VIP(具体为第一有源电容C1与第一有源电阻R3相连接的一端接入正相输入信号VIN，另一端接入反相输入信号VIP)，第二有源电容C2和第二有源电阻R4之间接出反相输出信号VON，第一电感L1与第二电感L2相连接的一端接出正相输出信号VOP。

具体地，第一有源电容C1、第二有源电容C2、第一有源电阻R3以及第二有源电阻R4中的有源电路结构可以为现有的任意一种，图5中的电路结构仅是其中一种的示例。

具体地，上述带阻滤波模块的衰减频率范围的调节可以通过调节第一有源电阻R3的阻值或者第二有源电阻R4的阻值或者第一电感L1的电感值或者第二电感L2的电感值实现。

但是，由于基于第一电感L1和第二电感L2的电感值所进行衰减频率范围调节的可调节范围较小，而若仅基于第一有源电阻R3和第二有源电阻R4的电阻值进行衰减频率范围调节的调节精准性较差(第一有源电容C1和第二有源电容C2的调节能力更小，在实际应用中可以忽略)，因而，本实施例还提供了另一种实施方式中的带阻滤波模块，如图5所示，带阻滤波模块还可以包括第一加法器电容Cc1、第二加法器电容Cc2和第三加法器电容Cc3，其中，第一加法器电容Cc1连接于第一有源电容C1和第一有源电阻R3之间，第二加法器电容Cc2连接于第一有源电容C1和第二有源电容C2之间，第三加法器电容Cc3连接于第二有源电容C2和第二有源电阻R4之间。基于第一加法器电容Cc1、第二加法器电容Cc2和第三加法器电容Cc3能够具有较大取值范围，因而三者形成的加法器能够对带阻滤波模块的衰减频率范围进行充分调节，同时其和第一有源电阻R3以及第二有源电阻R4协同作用，能够提高调节精准性。

图3还示出了本实施例另一种实施方式中的信号解调电路的结构示意图。如图3所示，信号解调电路还可以包括共模稳定模块，该共模稳定模块设置于带阻滤波模块和解调模块之间。

如图6所示，共模稳定模块包括第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第一PMOS管MP1、第二PMOS管MP2和第一电容C3，其中第九NMOS管MN9的漏极与另一偏置电流源I7相连接，栅极与第十NMOS管的漏极MN10、第一电容C3的正极以及第十一NMOS管MN11的栅极相连接，源极与第一PMOS管MP1的源极相连接，且第九NMOS管MN9的栅极还与其自身的漏极相连接；第一PMOS管MP1的栅极接入反相输入信号VIN，漏极与第十NMOS管MN10的源极、第一电容的阴极C3、第二PMOS管MP2的漏极以及另一偏置电流源I8相连接；第十NMOS管MN10的栅极连接至其自身的漏极；第十一NMOS管MN11的漏极连接至驱动电源的高电平输出端，源极与第二PMOS管MP2的源极相连接，并接出共模电压信号VCM；第二PMOS管MP2的栅极接入正相输入信号VIP。

具体地，虽然基于前述的共栅放大模块和共源共栅放大模块的有源负载(Q1～Q4)是弱电流镜，理论上整体电路本身并不存在共模点打架使得共模不稳定的问题，因而各自节点的输出共模电平可以由有源负载直接提供，并不需要外部稳定共模电平，但是，实际应用中在版图匹配、制造过程中都可能出现导致最终输出的共模电平偏差的误差，最终导致输出到解调模块的信号共模电平并不固定，使得解调过程难度较大的问题。上述共模稳定模块正是基于此而设置，以最终提供一个相对稳定合适的共模中心电平值解调模块。

具体地，共模稳定模块抽取或灌入从前级放大模块传递过来的差分信号对(VIN和VIP)相关的电流，从而维持稳定的共模中心电平VCM。其中第一PMOS管MP1、第九NMOS管MN9和偏置电流源I7为偏置电路，输出阻抗为第二PMOS管MP2和第十一NMOS管MN11源极看进去的并联阻抗，其为低阻抗输出级；偏置电路将共模电压VCM大约设置为第二PMOS管MP2的栅极到源极电压的大小以使在解调模块的输入端信号有向地摆幅的余量。

实施例2

图1和图3示出了本实施例中的数字隔离电路的结构示意图，如图1和图3所示，数字隔离电路包括调制发送电路，隔离模块以及上述实施例1任一实施方式中的信号解调电路，其中，调制发送电路用于将接收到的输入信号转换为全差分信号，隔离模块与调制发送模块相连接，用于传输全差分信号，信号解调电路与隔离模块相连接，用于对全差分信号进行解调并输出。

具体地，调制发送电路、隔离模块以及信号解调电路中的解调模块的具体结构可以为现有结构中的任意一种，本实施例不做限定。

本实施例中的数字隔离电路，具有较高的抗干扰能力。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (8)

1.一种信号解调电路，其特征在于，设置于数字隔离电路的接收端，包括：

共栅放大模块，用以接收所述数字隔离电路中的隔离模块所输出的全差分信号，并对所述全差分信号进行放大；

解调模块，与所述共栅放大模块相连接，用于对放大后的所述全差分信号进行解调并输出；

所述共栅放大模块包括第一有源负载、第二有源负载、第一NMOS管、第二NMOS管、第一耦合电容、第二耦合电容、第一采样电阻和第二采样电阻；所述第一NMOS管的源极连接所述第一采样电阻后接地，所述第二NMOS管的源极连接所述第二采样电阻后接地；所述第一NMOS管的栅极与所述第二耦合电容的阴极相连接，所述第二耦合电容的阳极连接于所述第二NMOS管的源极和所述第二采样电阻之间，并接入所述全差分信号中的反相输入信号；所述第二NMOS管的栅极与所述第一耦合电容的阴极相连接，所述第一耦合电容的阳极连接于所述第一NMOS管的源极和所述第一采样电阻之间，并接入所述全差分信号中的正相输入信号；所述第一NMOS管的漏极与所述第一有源负载相连接并接出反相输出信号，所述第二NMOS管的漏极与所述第二有源负载相连接并接出正相输出信号；

所述第一有源负载和所述第二有源负载均包括负载PMOS管和负载NMOS管，所述负载PMOS管的源极和所述负载NMOS管的漏极均与驱动电源的高电平输出端相连接；所述负载PMOS管的栅极与所述负载NMOS管的源极相连接，并连接至一偏置电流源，所述负载PMOS管的漏极与所述负载NMOS管的栅极相连接；所述负载PMOS管的漏极为连接端。

2.根据权利要求1所述的信号解调电路，其特征在于，所述共栅放大模块还包括：

第三NMOS管和第四NMOS管，二者的栅极相互连接并连接至另一偏置电流源，且所述第三NMOS管的漏极与所述第一有源负载相连接，源极与所述第一NMOS管的漏极相连接，所述第四NMOS管的漏极与所述第二有源负载相连接，源极与所述第二NMOS管的漏极相连接。

3.根据权利要求1或2所述的信号解调电路，其特征在于，还包括：

共源共栅放大模块，设置于所述共栅放大模块和所述解调模块之间，用于对经过所述共栅放大模块的所述全差分信号进行放大；

所述共源共栅模块包括第三有源负载、第四有源负载、第五NMOS管和第六NMOS管；所述第五NMOS管的漏极与所述第三有源负载相连接并接出反相输出信号，栅极接入正相输入信号，源极与所述第六NMOS管的源极相连接并连接至另一偏置电流源；所述第六NMOS管的漏极与所述第四有源负载相连接并接出正相输出信号，栅极接入反相输入信号；

且所述第三有源负载和所述第四有源负载的结构与所述第一有源负载以及所述第二有源负载的结构相同。

4.根据权利要求3所述的信号解调电路，其特征在于，所述共源共栅放大模块还包括：

第七NMOS管和第八NMOS管，二者的栅极相互连接，且所述第七NMOS管的漏极与所述第三有源负载相连接并接出反相输出信号，源极与所述第五NMOS管的漏极相连接，所述第八NMOS管的漏极与所述第四有源负载相连接并接出正相输出信号，源极与所述第六NMOS管的漏极相连接。

5.根据权利要求3所述的信号解调电路，其特征在于，还包括：

带阻滤波模块，设置于所述共源共栅放大模块和所述解调模块之间；

所述带阻滤波模块包括第一有源电容、第二有源电容、第一有源电阻、第二有源电阻、第一电感和第二电感；所述第一有源电容和所述第一有源电阻串联形成第一并联电路，所述第二有源电容和所述第二有源电阻串联形成第二并联电路，所述第一并联电路和所述第二并联电路并联后与所述第一电感串联形成第三并联电路，所述第三并联电路与所述第二电感并联；所述第一有源电容的两端分别接入正相输入信号和反相输入信号，所述第二有源电容和所述第二有源电阻之间接出反相输出信号，所述第一电感与所述第二电感相连接的一端接出正相输出信号。

6.根据权利要求5所述的信号解调电路，其特征在于，所述带阻滤波模块还包括：

第一加法器电容、第二加法器电容和第三加法器电容，所述第一加法器电容连接于所述第一有源电容和第一有源电阻之间，所述第二加法器电容连接于所述第一有源电容和所述第二有源电容之间，所述第三加法器电容连接于所述第二有源电容和所述第二有源电阻之间。

7.根据权利要求5所述的信号解调电路，其特征在于，还包括：

共模稳定模块，设置于所述带阻滤波模块和所述解调模块之间；

所述共模稳定模块包括第九NMOS管、第十NMOS管、第十一NMOS管、第一PMOS管、第二PMOS管和第一电容；所述第九NMOS管的漏极与另一偏置电流源相连接，栅极与所述第十NMOS管的漏极、所述第一电容的正极以及所述第十一NMOS管的栅极相连接，源极与所述第一PMOS管的源极相连接，且所述第九NMOS管的栅极还与其自身的漏极相连接；所述第一PMOS管的栅极接入反相输入信号，漏极与所述第十NMOS管的源极、所述第一电容的阴极、所述第二PMOS管的漏极以及另一偏置电流源相连接；所述第十NMOS管的栅极连接至其自身的漏极；所述第十一NMOS管的漏极连接至驱动电源的高电平输出端，源极与所述第二PMOS管的源极相连接，并接出共模电压信号；所述第二PMOS管的栅极接入正相输入信号。

8.一种数字隔离电路，其特征在于，包括：

调制发送电路，用于将接收到的输入信号转换为全差分信号；

隔离模块，与所述调制发送模块相连接，用于传输所述全差分信号；

以及权利要求1-7任一项所述的信号解调电路，所述信号解调电路与所述隔离模块相连接，用于对所述全差分信号进行解调并输出。

Images