CN115831888A - 一种双面封装芯片散热结构 - Google Patents
一种双面封装芯片散热结构 Download PDFInfo
- Publication number
- CN115831888A CN115831888A CN202211497400.9A CN202211497400A CN115831888A CN 115831888 A CN115831888 A CN 115831888A CN 202211497400 A CN202211497400 A CN 202211497400A CN 115831888 A CN115831888 A CN 115831888A
- Authority
- CN
- China
- Prior art keywords
- heat dissipation
- chip
- circuit board
- printed circuit
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005855 radiation Effects 0.000 title claims description 4
- 230000017525 heat dissipation Effects 0.000 claims abstract description 66
- 239000000463 material Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000003466 welding Methods 0.000 claims abstract description 10
- 229910000679 solder Inorganic materials 0.000 claims description 37
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 238000001816 cooling Methods 0.000 claims description 2
- 238000005538 encapsulation Methods 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 abstract description 17
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 10
- 238000011161 development Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开了一种双面封装芯片散热结构,包括印制电路板,印制电路板的上方设有芯片基板,印制电路板和芯片基板之间通过第一焊球连接,芯片基板的上方设有散热盖,芯片基板的中间下方设置有一个或多个底面器件,底面器件与印制电路板之间设有热界面材料,多个第一焊球分布于热界面材料的周边。本发明的有益效果是:该双面封装芯片的上方通过散热盖实现向上的散热通道,下方的底面器件通过热界面材料及印制电路板形成向下的散热通道,达到减小封装热阻的目的,使得底面器件上的热量能够更快传导到印制电路板中,实现底面器件的快速散热,进而实现该双面封装芯片的底部散热,提高该双面封装芯片的散热能力,解决双面封装中焊球侧芯片的散热问题。
Description
技术领域
本发明涉及半导体集成电路的散热领域,具体为一种双面封装芯片散热结构。
背景技术
随着半导体工艺节点不断接近物理极限,传统摩尔定律(Moore’s law)特征尺寸等比缩小原则已经不能满足半导体技术和电子产品发展的需求。微系统集成则是综合了延续摩尔定律和超越摩尔定律两条路径的最新成果,通过三维异质异构集成实现更高的价值,从而成为延续摩尔定律和超越摩尔定律的重要解决途径之一。微系统的实现途径主要有SoC(System on Chip)和SiP(System in Package)两条主要路线。由于摩尔定律的发展正在减缓,片上系统(SoC)面临着设计难度提升和研发成本不断提升的挑战。在各种电子器件的封装形式及性能不断提升的背景下,SiP技术成为在系统层面延续摩尔定律的关键技术路线,是后摩尔时代延续摩尔定律的重要解决途径,成为当今微电子技术重要的发展方向之一。与SoC相比,SiP的优势主要体现在周期短,成本低,容易实现。SiP的研发成本只需要SoC研发成本的10-20%,并且更容易取得成功。在当前集成电路领域SoC技术和SiP技术技术之间优势互补,正在共同推动着系统性能的进一步提升。
系统级封装(SiP)是指在一微系统中集成多种功能芯片、模块等各功能部件,通过合理的封装形式实现互连并实现特定功能。SiP系统级封装是以封装的形式实现系统功能的有机整体,同时实现对内部各器件的电源分配、信号分配、散热、机械支撑和保护。其中电源和信号的分配使系统功能得以实现。结构设计主要为实现为系统提供长期稳定的工作条件,避免因为内部发热和外部环境造成系统的损坏。其中过热问题已经成为当前SiP技术发展的最大瓶颈。
SiP相对于传统分立器件,大大减小了系统体积,使得SiP结构紧凑,内部IC芯片多且集中,导致功耗密度大,这些特点使其产生严重的散热问题:1.随着晶体管数量的增加和工作频率的提高,同时采用堆叠技术后,功耗不断增加,但散热面积却没有相对增加,导致功耗密度增大;2.同时芯片之间的空间太小,SiP内各芯片距离较近,热耦合作用增强,各芯片容易受到周围芯片发热的影响;3.过于紧凑的结构导致难以建立合适的冷却通道,导致难以散热;4.SiP内部同时集成了大量的无源器件,这也会产生一定的热量;5.封装材料散热能力有限,容易造成封装内部积热。
因此对SiP封装而言,热管理问题日益突出,同时温度因素对于芯片的可靠性影响占了一半以上,为了保证SiP器件正常工作,每个子芯片都有最大允许结温,任意一子芯片失效,会致器件的失效,同时器件失效是导致系统故障的主要原因。而随着结温的升高元件的失效会呈现指数上升的趋势,因此急需提高封装器件的散热能力。良好的散热设计对于保证芯片正常工作至关重要,因此对于SiP封装而言,为了提高封装器件的散热能力,保证内部各芯片都能工作在允许的结温规格内工作,就需要提高封装在各路径上的散热能力,减小各个路径上的热阻。
对芯片散热方案的研究主要集中在降低热阻方面,在实际使用工况下,封装芯片中产生的热量主要通过向上和向下两个途径散热。向上部分的热量会通过封装上表面传递到环境空间,向下部分的热量主要通过基板和焊球传递到印制电路板中,最后再传递到环境空间。因此对于SiP封装而言,若要传递出热量必须缩短路径或者减小路径上的热阻。这可以通过改变布局设计或者封装结构来实现。
近年来SiP封装技术发展日新月异,为了提升系统的性能、降低系统尺寸,业界出现了面向高功耗系统的双面封装技术。例如,在文献“202110442208.9一种双面芯片封装结构”中,提供了一种高功耗芯片和低功耗引线键合芯片双面对贴的封装结构,其正面高功耗芯片通过其正面散热盖进行散热,底面引线键合芯片并未指出如何进行散热。又例如,在文献“202210471473.4双面倒装芯片封装结构”中,提供了一种高功耗芯片和倒装芯片双面对贴的封装结构,其正面高功耗芯片通过其正面散热盖进行散热,底面倒装芯片可以是低功耗芯片也可以是高功耗芯片,该文献同样未给出底面倒装芯片散热问题如何解决。再例如,在文献“202210358746.4扇出型双面封装结构和扇出型双面封装结构的制备方法”中,提供了一种基于扇出型封装技术的双面封装结构及其制备方法,其底面芯片下方还包含一层走线层,导致其热阻更大。
因此,针对近年来越来越多的双面封装结构,发展新型高效的散热技术成为迫切需求。当前技术条件下的散热装置仅针对单面封装的芯片进行散热,无法解决双面封装中焊球侧芯片的散热问题。然而随着封装技术朝着更高密度、更小尺寸、更快处理速度及更高可靠性方向的发展,单纯的正面散热途径不能满足当前的散热要求。散热问题势必会成为当前双面封装发展的瓶颈,作为芯片发展的关键配套技术,散热系统的好坏直接关系到芯片工作时的稳定性和可靠性,因此有效合理准确的热设计十分必要。
发明内容
本发明的目的在于提供一种双面封装芯片的散热结构,以解决上述背景技术中提出的散热问题。
为实现上述目的,本发明提供如下技术方案:一种双面封装芯片散热结构,包括印制电路板,所述印制电路板的上方设有芯片基板,所述印制电路板和芯片基板之间通过第一焊球连接,所述芯片基板的上方设有散热盖,所述芯片基板的中间下方设置有一个或多个底面器件,所述底面器件与印制电路板之间设有热界面材料,多个所述第一焊球分布于热界面材料的周边。
进一步优选,所述印制电路板的上方设有阻焊层,防止不该被焊上的部分被焊锡连接,对印制电路板形成保护。
进一步优选,所述印制电路板的上方设有顶面铜层,所述顶面铜层位于热界面材料的正下方且穿过阻焊层与热界面材料连接,便于热界面材料与印制电路板的热连接,能够减少热界面材料与印制电路板的界面热阻。
进一步优选,所述印制电路板的上方对应每个第一焊球的位置均设有一个焊盘,所述焊盘穿过阻焊层与第一焊球相连接,实现第一焊球与印制电路板的有效连接。
进一步优选,所述底面器件的上方设有多个第二焊球,所述底面器件通过第二焊球与芯片基板能够连接,实现底面器件与芯片基板的电气连接。
进一步优选,所述热界面材料的数量为一块或多块,能够满足不同厚度、尺寸和数量的底面器件的安装,保证热界面材料达到合理的厚度。
进一步优选,多个所述第一焊球采用阵列排列,保证芯片基板的安装稳固。
有益效果:本发明提供的双面封装芯片散热结构,芯片基板与其上方的散热盖以及其下方的底面器件、第一焊球、热界面材料形成双面封装芯片散热结构,该双面封装芯片散热结构的上方通过散热盖实现散热,该双面封装芯片散热结构的下方通过热界面材料、印制电路板及其顶面铜层作为散热结构,能够达到减小封装热阻的目的,使得底面器件上的热量能够更快传导到印制电路板中,实现底面器件的快速散热,进而实现该双面封装芯片的顶部和底部散热,进一步提高该双面封装芯片的散热能力,解决双面封装中焊球侧芯片的散热问题。
附图说明
图1为本发明实施例所公开的双面封装芯片散热结构的结构示意图;
图2为本发明实施例所公开的底部散热通道俯视结构示意图;
图3为本发明实施例所公开的底部散热通道侧视结构示意图;
图4为本发明实施例所公开的双面封装芯片散热结构的热流示意图;
图5为本发明实施例所公开的双面封装芯片散热结构的底部散热通道热流示意图。
附图标记:101-印制电路板,1011-阻焊层,1012-焊盘,1013-顶面铜层,102-热界面材料,103-底面器件,104-第一焊球,105-芯片基板,106-散热盖,107-第二焊球。
具体实施方式
以下是本发明的具体实施例并结合附图,对本发明的技术方案作进一步的描述,但本发明并不限于这些实施例。
如图1-5所示,一种双面封装芯片散热结构,包括印制电路板101,印制电路板101的上方设有芯片基板105,印制电路板101和芯片基板105之间通过第一焊球104连接,实现印制电路板101和芯片基板105的电气互连。芯片基板105的上方设有散热盖106,印制电路板101的中间下方连接有一个或多个底面器件103,底面器件103与印制电路板101之间设有热界面材料102。其中,芯片基板105与其上方的散热盖106以及其下方的底面器件103、第一焊球104形成双面封装芯片,该双面封装芯片的上方通过散热盖106实现散热,该双面封装芯片的下方通过热界面材料102作为散热结构,使得底面器件103上的热量能够更快传导到印制电路板101中,实现底面器件103的快速散热,进而实现该双面封装芯片的底部散热,进一步提高该双面封装芯片的散热能力,进而解决了当前封装器件由于内部封装器件功耗较大,封装尺寸有限导致的功耗密度过大或受限于使用场景和工况于使用环境无法安装外置散热器而导致积热的问题。多个第一焊球104均匀分布于热界面材料102的周边,且多个第一焊球104采用阵列排列,保证芯片基板105的固定稳固。
本申请中,印制电路板101的上方设有阻焊层1011,防止不该被焊上的部分被焊锡连接,对印制电路板101形成保护。印制电路板101的上方设有顶面铜层1013,顶面铜层1013位于热界面材料102的正下方且穿过阻焊层1011与热界面材料102连接,通过顶面铜层1013方便热界面材料102与印制电路板101的连接,且能够减少热界面材料102与印制电路板101的界面热阻,从而使得通过热界面材料102的热量能够更快传导到印制电路板101中,实现底面器件103的快速散热,即实现双面封装芯片的底面快速散热;且底面器件103、热界面材料102、顶面铜层1013和印制电路板101采用机械连接,不仅保证热界面材料102与底面器件103和印制电路板101间的稳固连接,同时保证底面器件103的散热效率。
本申请中,印制电路板101的上方对应每个第一焊球104的位置均设有一个焊盘1012,焊盘1012穿过阻焊层1011与第一焊球104相连接,实现第一焊球104的有效连接,保证第一焊球104的连接稳固。
本申请中,底面器件103的上方设有多个第二焊球107,底面器件103通过第二焊球107与芯片基板105能够连接,实现底面器件103与芯片基板105的电气连接。
本申请中,热界面材料102的数量为一块或多块,保证热界面材料102达到合理的厚度,确保能够与印制电路板101和底面器件103形成良好的机械连接,保证底面器件103的散热效率;且热界面材料102采用具有较高耐热能力及一定延展性的导热材料,保证热界面材料102具有较高的机械性能及散热能力,便于和印制电路板101、底面器件103的机械连接。当底面器件103为多个时,对应的热界面材料102可以根据底面器件103的尺寸采用一块或多块。同时,当底面器件103为不同封装形式和高度时,可根据实际情况,采用多块不同尺寸及厚度的热界面材料102。
最后应说明的是:以上所述仅为本发明的优选实施例而已,并不用于限制本发明,尽管参照前述实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明性的保护范围之内的发明内容。
Claims (7)
1.一种双面封装芯片散热结构,包括印制电路板(101),所述印制电路板(101)的上方设有芯片基板(105),所述印制电路板(101)和芯片基板(105)之间通过第一焊球(104)连接,所述芯片基板(105)的上方设有散热盖(106),其特征在于:所述芯片基板(105)的中间下方设置有一个或多个底面器件(103),所述底面器件(103)与印制电路板(101)之间设有热界面材料(102),多个所述第一焊球(104)分布于热界面材料(102)的周边。
2.根据权利要求1所述的一种双面封装芯片散热结构,其特征在于:所述印制电路板(101)的上方设有阻焊层(1011)。
3.根据权利要求2所述的一种双面封装芯片散热结构,其特征在于:所述印制电路板(101)的上方设有顶面铜层(1013),所述顶面铜层(1013)位于热界面材料(102)的正下方且穿过阻焊层(1011)与热界面材料(102)连接。
4.根据权利要求2所述的一种双面封装芯片散热结构,其特征在于:所述印制电路板(101)的上方对应每个第一焊球(104)的位置均设有一个焊盘(1012),所述焊盘(1012)穿过阻焊层(1011)与第一焊球(104)相连接。
5.根据权利要求1所述的一种双面封装芯片散热结构,其特征在于:所述底面器件(103)的上方设有多个第二焊球(107),所述底面器件(103)通过第二焊球(107)与芯片基板(105)能够连接。
6.根据权利要求1所述的一种双面封装芯片散热结构,其特征在于:所述热界面材料(102)的数量为一块或多块。
7.根据权利要求1所述的一种双面封装芯片散热结构,其特征在于:多个所述第一焊球(104)采用阵列排列。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211497400.9A CN115831888A (zh) | 2022-11-26 | 2022-11-26 | 一种双面封装芯片散热结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211497400.9A CN115831888A (zh) | 2022-11-26 | 2022-11-26 | 一种双面封装芯片散热结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115831888A true CN115831888A (zh) | 2023-03-21 |
Family
ID=85531971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211497400.9A Pending CN115831888A (zh) | 2022-11-26 | 2022-11-26 | 一种双面封装芯片散热结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115831888A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030214049A1 (en) * | 2002-05-16 | 2003-11-20 | Hortaleza Edgardo R. | Heat dissipating flip-chip ball grid array |
CN209328886U (zh) * | 2019-03-13 | 2019-08-30 | 黄山宝霓二维新材科技有限公司 | 石墨烯基ipm模块的先进封装结构 |
CN110707081A (zh) * | 2019-11-12 | 2020-01-17 | 中南大学 | 用于系统级封装的散热结构 |
CN114899184A (zh) * | 2022-04-28 | 2022-08-12 | 泓林微电子(昆山)有限公司 | 双面倒装芯片封装结构 |
-
2022
- 2022-11-26 CN CN202211497400.9A patent/CN115831888A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030214049A1 (en) * | 2002-05-16 | 2003-11-20 | Hortaleza Edgardo R. | Heat dissipating flip-chip ball grid array |
CN209328886U (zh) * | 2019-03-13 | 2019-08-30 | 黄山宝霓二维新材科技有限公司 | 石墨烯基ipm模块的先进封装结构 |
CN110707081A (zh) * | 2019-11-12 | 2020-01-17 | 中南大学 | 用于系统级封装的散热结构 |
CN114899184A (zh) * | 2022-04-28 | 2022-08-12 | 泓林微电子(昆山)有限公司 | 双面倒装芯片封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11961779B2 (en) | 3DIC packaging with hot spot thermal management features | |
US10062665B2 (en) | Semiconductor packages with thermal management features for reduced thermal crosstalk | |
US7098080B2 (en) | Method of making a semiconductor package with integrated heat spreader attached to a thermally conductive substrate core | |
US6507115B2 (en) | Multi-chip integrated circuit module | |
US6525942B2 (en) | Heat dissipation ball grid array package | |
US6317326B1 (en) | Integrated circuit device package and heat dissipation device | |
US6717812B1 (en) | Apparatus and method for fluid-based cooling of heat-generating devices | |
CA2233481C (en) | Integrated circuit device cooling structure | |
KR100269528B1 (ko) | 고성능 멀티 칩 모듈 패키지 | |
US10004161B2 (en) | Electronic module with laterally-conducting heat distributor layer | |
US10096534B2 (en) | Thermal performance of logic chip in a package-on-package structure | |
CN102683302A (zh) | 一种用于单芯片封装和系统级封装的散热结构 | |
WO2013091441A1 (zh) | 一种PoP封装结构 | |
KR960000222B1 (ko) | 히트-싱크를 갖춘 반도체 패키지 | |
TWI391084B (zh) | 具有散熱件之電路板結構 | |
WO2007057952A1 (ja) | 電子素子、それを有するパッケージ及び電子装置 | |
CN115831888A (zh) | 一种双面封装芯片散热结构 | |
GB2274738A (en) | Cooling for 3-D semiconductor packages | |
KR20200090093A (ko) | 반도체 모듈 | |
JP2718203B2 (ja) | ヒートシンク付セラミックパッケージ | |
TWI605555B (zh) | 封裝結構及其製法 | |
US6756665B1 (en) | Integrated circuit package structure with heat dissipating design | |
CN218827096U (zh) | 一种封装结构 | |
US11923264B2 (en) | Semiconductor apparatus for discharging heat | |
CN113675093B (zh) | 一种双面塑封的散热结构的封装设计及制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230321 |
|
RJ01 | Rejection of invention patent application after publication |