CN115801042A - 一种电数字数据传输芯片电路 - Google Patents
一种电数字数据传输芯片电路 Download PDFInfo
- Publication number
- CN115801042A CN115801042A CN202310089363.6A CN202310089363A CN115801042A CN 115801042 A CN115801042 A CN 115801042A CN 202310089363 A CN202310089363 A CN 202310089363A CN 115801042 A CN115801042 A CN 115801042A
- Authority
- CN
- China
- Prior art keywords
- resistor
- capacitor
- triode
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 23
- 230000004069 differentiation Effects 0.000 claims abstract description 16
- 238000000605 extraction Methods 0.000 claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims description 57
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000012545 processing Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000003750 conditioning effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004146 energy storage Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013075 data extraction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
本申请涉及一种电数字数据传输芯片电路，包括初信息提取电路、数据差异化电路和差分输出电路。初始信息提取电路，能够提取电数字信号的初始信息，利用MOS管和肖特基二极管以及振荡器进行初始信息提取；数据差异化处理电路，利用前级处理得到的初始信息，通过加密演算法进行比较，其中加密算法主要是将初始数字数据序列中下一个数据作为后一个数据的基准数据，将序列中小于基准数据的元素排在基准数据的正向，反之放到初始数据的反向，进而获得差异化数据，增强数据的抗干扰和信息存储量；差分输出电路就是将差异化后的数据进行解码和预处理，同时在输出时变为差分输出，增强差异化数据的抗干扰能力。
Description
技术领域
本申请涉及数据提取和数字传输领域，具体涉及一种电数字数据传输芯片电路。
背景技术
电子数据处理（EDP）是由“数据处理（DP）”演变过来的。它是在多数计算机输入以孔卡片形式输入到计算机并以穿孔卡片或纸质报告的形式输出的时候产生的。同时，计量表被广泛应用于多个领域，如电能量计量表、热计量表、燃气计量表等。传统的电能量计量表仅用作电能消费的收费依据。在对计量表进行模拟的过程中，需要结合具体的点数字数据对其进行分析，但是现有的分析方式难以对点数字数据进行监测，当实际指标超出预设值时，难以起到相应的警示作用，而且难以对不同种类的点数字数据进行划分，不方便实际监测。因此，本设计提供了一种电数字数据的传输控制电路，其能通过对传统分析方式进行改进，使其可以对点数字数据进行在线监测、分析及传输。
如图1所示，为现有技术的PBC板集成电路封装示意图，能够降低寄生电容和电感，提高系统的稳定性，但是技术难度较大，成本较高。
如图2所示，为现有技术的信号调理电路，利用数模转换器芯片实现数据传输功能，信号处理能力强，但其外围电路的滤波设计单一，传输稳定性和安全性较差，抗干扰能力弱，同时需要较为复杂的编程技术，维护成本较高。
发明内容
（一）技术问题。
1. 现有技术的数据传输电路，传输安全性较差。
2. 现有技术的数据传输电路，抗干扰能力较弱。
（二）技术方案。
针对上述技术问题，本申请提出一种电数字数据传输芯片电路，包括初信息提取电路、数据差异化电路和差分输出电路。
初始信息提取电路：主要是提取当前电数字信号的初始信息，利用MOS管和肖特基二极管以及振荡器进行初始信息提取。数据通过V1端口输入，首先经过二极管D1和电阻R2和电容C4组成无源滤波网络，滤除采样信息中的微杂、错误变量信息。D5是钳位二极管，防止输入电压过大损坏后级电路，R3和R8串联接在MOS管Q4的栅极，提供导通电压和驱动电流，供D5正常工作。数据经过初步过滤，数据流会流如比较器U2的正端，同时，U2的输出端经电阻R9返回比较器的负端，时刻回调比较器基准值。电容C5接在比较器负端，增强比较器的抗干扰能力。最后通过三极管Q1、Q2、Q3后经V2输出，其中电阻R1,R6,R7分别为后续三极管模块提供基准电压值。通过信号的差值，为电路提供有效输出信号，达到了抗共模干扰的目的，保证输入信号和数据的高效稳定，进而提高电路对信号处理能力。
数据差异化处理：主要是利用前级处理得到的初始信息，通过加密演算法进行比较，其中加密算法主要是将初始数字数据序列中，将前一个数据作为后一个数据的基准数据，将序列中小于基准数据的元素排在基准数据的正向，反之放到初始数据的反向，进而获得差异化数据，增强数据的抗干扰和信息存储量；数据信号经过V3端口进入到经电容C8和电阻R19耦合到MOS管Q8的栅极，MOS管Q8是个共源极的MOS管放大器，信号放大后输入至运放U1的反相端，电阻R22和C11构成RC电路，电阻R21对反相端输入信号进行下拉，保证信号状态稳定，通过电容C10储能，确保信号不会突变，信号通过电阻R12和电容C6反馈至反相端，经过放大器U1输出的数据。输出数据经过电阻R1-2进入到三级级联的Q1-1模块，可以进行数据迟滞，进而将初始数字数据序列中，前一个数据作为后一个数据的基准数据，将序列中小于基准数据的元素排在基准数据的正向，反之放到初始数据的反向。此时反馈电阻R34会输出值传回放大器U1的正端，完成上述算法，对数据进行加密。数据最后从V4端口输入到下一模块。
驱差分输出电路就是将差异化后的数据进行解码和预处理，同时在输出时变为差分输出，增强差异化数据的抗干扰能力。信号输入通过电阻R16上拉，通过电容C9储能，输入至三极管Q6的基极和三极管Q7的集电极，三极管Q10的集电极连接三极管Q7的发射级，构成差分输出电路，其中三极管Q6和MOS管Q9为两个管子提供基准电压。稳压二极管D8对信号进行钳位处理，差分信号分别从三极管Q7和三极管Q10的基级输出，同时电阻R14和电阻R23为差分正端提供偏置电压值。差分输出可以提升电数字信号的抗干扰能力，提升电数字信号的带载能力。
（三）有益效果。
本申请提出一种电数字数据传输芯片电路，首先，通过对电数字数据进行编解码，获得差异化数据，增强数据传输的安全性。其次，采用差分数字数据传输，增强数据抗干扰能力。最后，利用3D封装技术进一步提高了本设计电路的稳定性。
附图说明
图1为现有技术的PBC封装技术示意图。
图2为现有技术的信号调理电路。
图3为本申请的初信息提取电路。
图4为本申请的数据差异化电路原理图。
图5为本申请的差分输出电路原理图。
实施方式
下面结合实施例对本发明做进一步说明。
如图3、4、5所示，为本身的一种电数字数据传输芯片电路，包括初信息提取电路、数据差异化电路和差分输出电路。
初始信息提取电路：主要是提取当前电数字信号的初始信息，利用MOS管和肖特基二极管以及振荡器进行初始信息提取。数据通过V1端口输入，首先经过二极管D1和电阻R2和电容C4组成无源滤波网络，滤除采样信息中的微杂、错误变量信息。D5是钳位二极管，防止输入电压过大损坏后级电路，R3和R8串联接在MOS管Q4的栅极，提供导通电压和驱动电流，供D5正常工作。数据经过初步过滤，数据流会流如比较器U2的正端，同时，U2的输出端经电阻R9返回比较器的负端，时刻回调比较器基准值。电容C5接在比较器负端，增强比较器的抗干扰能力。最后通过三极管Q1、Q2、Q3后经V2输出，其中电阻R1,R6,R7分别为后续三极管模块提供基准电压值。通过信号的差值，为电路提供有效输出信号，达到了抗共模干扰的目的，保证输入信号和数据的高效稳定，进而提高电路对信号处理能力。
具体而言，所述初信息提取电路包括输入端口V1，MOS管Q4，电阻R2、R3、R8，电容C4，二极管D1、D5，放大器U2，所述初信息提取电路中输入端口V1分别与电容C4的一端、电阻R2的一端、二极管D1的负极连接，电容C4的另一端分别与二极管D5的负极、MOS管Q4的源端连接，电阻R2的另一端与高电平VCC连接，二极管D1的正极分别与二极管D5的负极、电阻R3的一端、电阻R8的一端、放大器U2的1号接口连接，电阻R3的另一端与高电平VCC连接，电阻R8的另一端与MOS管Q4的栅极连接，MOS管Q4的漏端接地。所述初信息提取电路包括输出端口V2，MOS管Q5，放大器U2，三极管Q1、Q2、Q3，电阻R1、R4、R6、R7、R9、R9_1、R11，电容C3，电容C3、C5，二极管D6，所述初信息提取电路中放大器U3的3号接口与高电平VCC连接，电容C5的一端分别与放大器U2的2号接口、电阻R9的一端连接，电阻R9的另一端与放大器U2的4号接口连接，电容C5的另一端接地，电阻R9_1的一端与放大器U2的4号接口连接，另一端分别与电阻R6的一端、MOS管Q5的栅极连接，电阻R6的一端分别与电阻R1的一端、电阻R7的一端连接，电阻R1的另一端与高电平VCC连接，电阻R7的另一端分别与三极管Q2的基极、电容C3的一端连接，电容C3的另一端分别与MOS管Q5的漏端、二极管D6的负极、三极管Q3的集电极、电阻R11的一端连接，三极管Q2的发射极分别与三极管Q1的基极、电阻R4的一端连接，电阻R4的另一端与高电平VCC连接，三极管Q2的集电极分别与二极管D6的基极、三极管Q3的基极连接，三极管Q3的发射极分别与三极管Q1的发射极、电阻R11的另一端连接，三极管Q1 的集电极与高电平VCC连接，输出端口V2与三极管Q1 的发射极连接。
数据差异化处理：主要是利用前级处理得到的初始信息，通过加密演算法进行比较，其中加密算法主要是将初始数字数据序列中，将前一个数据作为后一个数据的基准数据，将序列中小于基准数据的元素排在基准数据的正向，反之放到初始数据的反向，进而获得差异化数据，增强数据的抗干扰和信息存储量；数据信号经过V3端口进入到经电容C8和电阻R19耦合到MOS管Q8的栅极，MOS管Q8是个共源极的MOS管放大器，信号放大后输入至运放U1的反相端，电阻R22和C11构成RC电路，电阻R21对反相端输入信号进行下拉，保证信号状态稳定，通过电容C10储能，确保信号不会突变，信号通过电阻R12和电容C6反馈至反相端，经过放大器U1输出的数据。输出数据经过电阻R1-2进入到三级级联的Q1-1模块，可以进行数据迟滞，进而将初始数字数据序列中，前一个数据作为后一个数据的基准数据，将序列中小于基准数据的元素排在基准数据的正向，反之放到初始数据的反向。此时反馈电阻R34会输出值传回放大器U1的正端，完成上述算法，对数据进行加密。数据最后从V4端口输入到下一模块。
具体而言，所述数据差异化电路和差分输出电路包括输入端口V3，电阻R17、R20、R19、R15、R22，电容C8、C7、C11，MOS管Q8，所述数据差异化电路和差分输出电路中输入端口V3的一端与电容C8的负极连接，电容C8的正极分别与电阻R17的一端、电阻R19的一端、电阻R20的一端连接，电阻R20的另一端接地。电阻R17的另一端与高电平VCC连接，电阻R19的另一端与MOS管Q8的栅极连接，电阻R15的一端与高电平VCC连接，电阻R15的另一端分别与电容C7的 正极、MOS管Q8的漏端连接，电阻R22的一端分别与MOS管Q8的源端、电容C11的正极连接，电阻R22的另一端接地，电容C11的负极接地。所述数据差异化电路和差分输出电路包括输出端口V4、放大器U1，级联三极管Q1-1，电阻R12、R33、R21、R26、R34、R33、R1-1、R1-2，电容C1-1、C10、C6、C7，所述数据差异化电路和差分输出电路中电容C7的负极分别与电阻R21的一端、电容C10的一端、电容C6的一端连接，电阻R21的另一端接地，电容C10的另一端接地，电容C6的另一端与电阻R12的一端连接，电阻R12的另一端分别与电阻R33的一端、电阻R1-2的一端、放大器U1的4号接口连接，电阻R26的一端与放大器U1的1号接口连接，电阻R26的另一端接地，放大器U1的3号接口与高电平VCC连接，放大器U1的5号接口接地，电阻R34的一端与放大器U1的1号接口连接，电阻R34的另一端分别与电阻R1-1的一端、级联三极管Q1-1的发射极连接，级联三极管Q1-1的基极与电阻R1-2的另一端连接，级联三极管的集电极与电容C1-1的一端连接，电容C1-1的另一端接地。
驱差分输出电路就是将差异化后的数据进行解码和预处理，同时在输出时变为差分输出，增强差异化数据的抗干扰能力。信号输入通过电阻R16上拉，通过电容C9储能，输入至三极管Q6的基极和三极管Q7的集电极，三极管Q10的集电极连接三极管Q7的发射级，构成差分输出电路，其中三极管Q6和MOS管Q9为两个管子提供基准电压。稳压二极管D8对信号进行钳位处理，差分信号分别从三极管Q7和三极管Q10的基级输出，同时电阻R14和电阻R23为差分正端提供偏置电压值。差分输出可以提升电数字信号的抗干扰能力，提升电数字信号的带载能力。
具体而言，所述差分输出电路包括输入端口V5，输出端口V6、V7，三极管Q6、Q7、Q10，MOS管Q9，电阻R14、R23、R13、R16，二极管D8，电容C9，所述差分输出电路中输入端口V5分别与电阻R16的一端、电容C9的正极、三极管Q6的基极、三极管Q7的集电极连接，电阻R16的另一端与高电平VCC连接，电容C9达到负极接地，三极管Q6的集电极与高电平VCC连接，三极管Q6的发射极与MOS管的漏端连接，三极管Q7的发射极分别与三极管Q10的集电极、电阻R13的一端连接，电阻R13的另一端与MOS管Q9的栅极连接，三极管Q10的发射极与二极管D8的负极连接，二极管D8的正极接地，三极管Q10的基极分别与电阻R23的一端、电阻R14的一端连接，电阻R23的另一端接地，电阻R14的另一端与MOS管Q9的源端连接，输出端口V6与三极管Q7的基极连接，输出端口V7与三极管Q10的基极连接。
以上对本发明的一个实施例进行了详细说明，但所述内容仅为本发明的较佳实施例，不能被认为用于限定本发明的实施范围。凡依本发明申请范围所作的均等变化与改进等，均应仍归属于本发明的专利涵盖范围之内。
Claims (5)
1.一种电数字数据传输芯片电路，包括初信息提取电路、数据差异化电路和差分输出电路，其特征在于：所述初信息提取电路包括输入端口V1，MOS管Q4，电阻R2、R3、R8，电容C4，二极管D1、D5，放大器U2，所述初信息提取电路中输入端口V1分别与电容C4的一端、电阻R2的一端、二极管D1的负极连接，电容C4的另一端分别与二极管D5的负极、MOS管Q4的源端连接，电阻R2的另一端与高电平VCC连接，二极管D1的正极分别与二极管D5的负极、电阻R3的一端、电阻R8的一端、放大器U2的1号接口连接，电阻R3的另一端与高电平VCC连接，电阻R8的另一端与MOS管Q4的栅极连接，MOS管Q4的漏端接地。
2.根据权利要求1所述的一种电数字数据传输芯片电路，其特征在于：所述初信息提取电路包括输出端口V2，MOS管Q5，放大器U2，三极管Q1、Q2、Q3，电阻R1、R4、R6、R7、R9、R9_1、R11，电容C3，电容C3、C5，二极管D6，所述初信息提取电路中放大器U3的3号接口与高电平VCC连接，电容C5的一端分别与放大器U2的2号接口、电阻R9的一端连接，电阻R9的另一端与放大器U2的4号接口连接，电容C5的另一端接地，电阻R9_1的一端与放大器U2的4号接口连接，另一端分别与电阻R6的一端、MOS管Q5的栅极连接，电阻R6的一端分别与电阻R1的一端、电阻R7的一端连接，电阻R1的另一端与高电平VCC连接，电阻R7的另一端分别与三极管Q2的基极、电容C3的一端连接，电容C3的另一端分别与MOS管Q5的漏端、二极管D6的负极、三极管Q3的集电极、电阻R11的一端连接，三极管Q2的发射极分别与三极管Q1的基极、电阻R4的一端连接，电阻R4的另一端与高电平VCC连接，三极管Q2的集电极分别与二极管D6的基极、三极管Q3的基极连接，三极管Q3的发射极分别与三极管Q1的发射极、电阻R11的另一端连接，三极管Q1 的集电极与高电平VCC连接，输出端口V2与三极管Q1 的发射极连接。
3.根据权利要求1所述的一种电数字数据传输芯片电路，其特征在于：所述数据差异化电路和差分输出电路包括输入端口V3，电阻R17、R20、R19、R15、R22，电容C8、C7、C11，MOS管Q8，所述数据差异化电路和差分输出电路中输入端口V3的一端与电容C8的负极连接，电容C8的正极分别与电阻R17的一端、电阻R19的一端、电阻R20的一端连接，电阻R20的另一端接地。电阻R17的另一端与高电平VCC连接，电阻R19的另一端与MOS管Q8的栅极连接，电阻R15的一端与高电平VCC连接，电阻R15的另一端分别与电容C7的正极、MOS管Q8的漏端连接，电阻R22的一端分别与MOS管Q8的源端、电容C11的正极连接，电阻R22的另一端接地，电容C11的负极接地。
4.根据权利要求1所述的一种电数字数据传输芯片电路，其特征在于：所述数据差异化电路和差分输出电路包括输出端口V4、放大器U1，级联三极管Q1-1，电阻R12、R33、R21、R26、R34、R33、R1-1、R1-2，电容C1-1、C10、C6、C7，所述数据差异化电路和差分输出电路中电容C7的负极分别与电阻R21的一端、电容C10的一端、电容C6的一端连接，电阻R21的另一端接地，电容C10的另一端接地，电容C6的另一端与电阻R12的一端连接，电阻R12的另一端分别与电阻R33的一端、电阻R1-2的一端、放大器U1的4号接口连接，电阻R26的一端与放大器U1的1号接口连接，电阻R26的另一端接地，放大器U1的3号接口与高电平VCC连接，放大器U1的5号接口接地，电阻R34的一端与放大器U1的1号接口连接，电阻R34的另一端分别与电阻R1-1的一端、级联三极管Q1-1的发射极连接，级联三极管Q1-1的基极与电阻R1-2的另一端连接，级联三极管的集电极与电容C1-1的一端连接，电容C1-1的另一端接地。
5.根据权利要求1所述的一种电数字数据传输芯片电路，其特征在于：所述差分输出电路包括输入端口V5，输出端口V6、V7，三极管Q6、Q7、Q10，MOS管Q9，电阻R14、R23、R13、R16，二极管D8，电容C9，所述差分输出电路中输入端口V5分别与电阻R16的一端、电容C9的正极、三极管Q6的基极、三极管Q7的集电极连接，电阻R16的另一端与高电平VCC连接，电容C9达到负极接地，三极管Q6的集电极与高电平VCC连接，三极管Q6的发射极与MOS管的漏端连接，三极管Q7的发射极分别与三极管Q10的集电极、电阻R13的一端连接，电阻R13的另一端与MOS管Q9的栅极连接，三极管Q10的发射极与二极管D8的负极连接，二极管D8的正极接地，三极管Q10的基极分别与电阻R23的一端、电阻R14的一端连接，电阻R23的另一端接地，电阻R14的另一端与MOS管Q9的源端连接，输出端口V6与三极管Q7的基极连接，输出端口V7与三极管Q10的基极连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310089363.6A CN115801042A (zh) | 2023-02-09 | 2023-02-09 | 一种电数字数据传输芯片电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310089363.6A CN115801042A (zh) | 2023-02-09 | 2023-02-09 | 一种电数字数据传输芯片电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115801042A true CN115801042A (zh) | 2023-03-14 |
Family
ID=85430698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310089363.6A Pending CN115801042A (zh) | 2023-02-09 | 2023-02-09 | 一种电数字数据传输芯片电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115801042A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117075675A (zh) * | 2023-10-18 | 2023-11-17 | 西安集成电路设计专业孵化器有限公司 | 基于嵌入式的集成电路芯片电流控制方法及装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN212322144U (zh) * | 2020-06-18 | 2021-01-08 | 神州龙芯智能科技有限公司 | 一种芯片电源上电时序控制电路 |
| CN113794725A (zh) * | 2021-09-14 | 2021-12-14 | 北京本地通科技有限公司 | 一种电数字数据传输方法及系统 |
| CN114844493A (zh) * | 2022-05-20 | 2022-08-02 | 湖南炬神电子有限公司 | 一种双驱动级联器件的延时驱动电路 |
| CN115313409A (zh) * | 2022-08-16 | 2022-11-08 | 国网河南省电力公司济源供电公司 | 一种新型电力系统无功功率补偿系统 |
-
2023
- 2023-02-09 CN CN202310089363.6A patent/CN115801042A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN212322144U (zh) * | 2020-06-18 | 2021-01-08 | 神州龙芯智能科技有限公司 | 一种芯片电源上电时序控制电路 |
| CN113794725A (zh) * | 2021-09-14 | 2021-12-14 | 北京本地通科技有限公司 | 一种电数字数据传输方法及系统 |
| CN114844493A (zh) * | 2022-05-20 | 2022-08-02 | 湖南炬神电子有限公司 | 一种双驱动级联器件的延时驱动电路 |
| CN115313409A (zh) * | 2022-08-16 | 2022-11-08 | 国网河南省电力公司济源供电公司 | 一种新型电力系统无功功率补偿系统 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117075675A (zh) * | 2023-10-18 | 2023-11-17 | 西安集成电路设计专业孵化器有限公司 | 基于嵌入式的集成电路芯片电流控制方法及装置 |
| CN117075675B (zh) * | 2023-10-18 | 2024-03-05 | 西安集成电路设计专业孵化器有限公司 | 基于嵌入式的集成电路芯片电流控制方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101943728B (zh) | 一种防电源毛刺攻击的检测电路 | |
| CN115801042A (zh) | 一种电数字数据传输芯片电路 | |
| CN105954576A (zh) | 一种电机的输入功率计算电路 | |
| CN105634441A (zh) | 高效率双指数电磁脉冲发生装置 | |
| CN103545792A (zh) | 基于acs710的变频器过流保护电路及方法 | |
| WO2022001154A1 (zh) | 一种脚本化的智能电表事件判断解析方法 | |
| CN206283247U (zh) | 过流保护电路、电机和空调器 | |
| CN211652975U (zh) | 一种电压采样电路及电子装置 | |
| CN108011619A (zh) | 一种脉冲码型发生器 | |
| CN208939812U (zh) | 一种高压启动电路的电源监测管理电路 | |
| CN103337253A (zh) | 一种rram逻辑器件的级联系统及方法 | |
| CN104967315A (zh) | 基于降压型恒定电流的低通滤波放大削峰脉波调变系统 | |
| CN108494247A (zh) | 一种兼顾180v高压保护和5v低压工作的电源电路 | |
| CN108768328A (zh) | 一种低频电子通讯系统 | |
| CN206379874U (zh) | 过流保护外围电路和用电设备 | |
| CN202197099U (zh) | 一种锂电池充电保护芯片 | |
| CN201226017Y (zh) | 一种音频功放验证装置 | |
| CN208061191U (zh) | 一种计算机智能应急警告系统 | |
| CN106329901A (zh) | 过流保护外围电路和用电设备 | |
| CN207475515U (zh) | 一种用于脉冲码型发生器的输出电路 | |
| CN207399149U (zh) | 一种红外线感应器放大电路 | |
| CN107944323A (zh) | 一种采用音频接口的条码扫描器及其通讯方法 | |
| CN206960008U (zh) | 一种电机温度采样电路 | |
| CN205103696U (zh) | 一种用于nand flash的不对称稳压电路 | |
| CN108365837A (zh) | 消除脉冲信号通过隔直电容后基线变化的处理电路及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230314 |