CN115799340A - 屏蔽栅场效应晶体管 - Google Patents
屏蔽栅场效应晶体管 Download PDFInfo
- Publication number
- CN115799340A CN115799340A CN202310024069.7A CN202310024069A CN115799340A CN 115799340 A CN115799340 A CN 115799340A CN 202310024069 A CN202310024069 A CN 202310024069A CN 115799340 A CN115799340 A CN 115799340A
- Authority
- CN
- China
- Prior art keywords
- region
- grid
- field effect
- effect transistor
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
本发明公开了一种屏蔽栅场效应晶体管,该屏蔽栅场效应晶体管包括:第一预设数目且周期性分布的基本单元,且相邻的各基本单元之间设置有复合耗尽层单元及电流吸收单元,基本单元包括:栅极、屏蔽栅和屏蔽栅接触孔;栅极设置于屏蔽栅四周;屏蔽栅上设有屏蔽栅接触孔。不同于现有的屏蔽栅场效应晶体管将栅极设置在屏蔽栅上方的设置方式,本发明将栅极设置在屏蔽栅四周,因此屏蔽栅上方可单独引出屏蔽栅接触孔,从而可以消除屏蔽栅寄生电阻改善电位均匀性,避免雪崩发生时产生电流集中,同时,设置的复合耗尽层单元及电流吸收单元可以改变击穿点位置及电流路径,抑制寄生晶体管开启,从而提高器件雪崩能力。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种屏蔽栅场效应晶体管。
背景技术
屏蔽栅场效应管所接的电压在超过额定电压时,只要屏蔽栅场效应管的漏极电流处于一定范围内,屏蔽栅场效应管也不会击穿损坏,这就是屏蔽栅场效应管的雪崩能力,雪崩发生时允许通过的电流被称为雪崩电流。因此,希望提高场效应管的雪崩能力,以增强场效应管的适用范围。
现有屏蔽栅场效应管在雪崩发生时,由于雪崩电流会流经场效应管内部的寄生电阻,易引起寄生NPN的闩锁效应从而降低雪崩能力。
上述内容仅用于辅助理解本发明的技术方案,并不代表承认上述内容是现有技术。
发明内容
本发明的主要目的在于提供了一种屏蔽栅场效应晶体管,旨在解决如何提高屏蔽栅场效应管的雪崩能力的技术问题。
为实现上述目的,本发明提供了一种屏蔽栅场效应晶体管,所述屏蔽栅场效应晶体管包括:第一预设数目且周期性分布的基本单元,且相邻的各基本单元之间设置有复合耗尽层单元及电流吸收单元,所述基本单元包括:栅极、屏蔽栅和屏蔽栅接触孔;
所述栅极设置于所述屏蔽栅四周;
所述屏蔽栅上设有所述屏蔽栅接触孔。
可选地,所述基本单元还包括:第一氧化层和第二氧化层;
所述第一氧化层设置于所述屏蔽栅四周;
所述第二氧化层设置于所述栅极四周。
可选地,所述基本单元还包括:第一P型体区和第一N+区;
所述第一P型体区和所述第一N+区均设置在所述屏蔽栅接触孔、所述第一氧化层与所述第二氧化层之间;所述第一N+区的一端与所述第二氧化层接触设置,另一端与所述屏蔽栅接触孔接触设置;
所述第一P型体区设置在所述第一N+区下方,所述第一P型体区的一端与所述第二氧化层接触设置,另一端与所述第一氧化层接触设置。
可选地,所述复合耗尽层单元包括:掺杂区和第一接触层;
所述掺杂区上设有所述第一接触层;
所述基本单元与所述复合耗尽层单元相邻设置。
可选地,所述掺杂区中设有第二预设数目的子掺杂区;
相邻的所述子掺杂区之间接触设置;
各子掺杂区的形状不同和/或掺杂物的浓度不同。
可选地,所述屏蔽栅场效应晶体管还包括:第二P型体区和第二N+区;
所述第二P型体区和所述第二N+区均设置在所述复合耗尽层单元与所述第二氧化层之间;
所述第二N+区一端与所述第二氧化层接触设置,另一端与所述第一接触层接触设置;
所述第二P型体区设置在所述第二N+区下方,所述第一P型体区的一端与所述第二氧化层接触设置,另一端与所述掺杂区接触设置。
可选地,所述屏蔽栅场效应晶体管还包括:第三P型体区和第二接触层;
所述第三P型体区设置在相邻的所述第二氧化层之间;
所述第三P型体区上设有所述第二接触层。
可选地,所述电流吸收单元设置在相邻的基本单元之间;
所述电流吸收单元设置在所述第三P型体区下方。
可选地,所述屏蔽栅场效应晶体管还包括:漂移区;
所述漂移区设置在相邻的基本单元之间。
可选地,所述屏蔽栅场效应晶体管还包括:衬底;
所述衬底设置于所述漂移区的底部。
本发明公开了一种屏蔽栅场效应晶体管,该屏蔽栅场效应晶体管包括:第一预设数目且周期性分布的基本单元,基本单元包括:栅极和屏蔽栅;栅极设置于屏蔽栅四周;屏蔽栅上设有屏蔽栅接触孔。不同于现有的屏蔽栅场效应晶体管将栅极设置在屏蔽栅上方的设置方式,本发明将栅极设置在屏蔽栅四周,因此屏蔽栅上方可单独引出屏蔽栅接触孔,从而可以消除现有的两端引出屏蔽栅接触孔的设置方式所形成的屏蔽栅寄生电阻,改善屏蔽栅的电位均匀性,从而避免雪崩发生时产生电流集中,同时,设置的复合耗尽层单元及电流吸收单元可以改变雪崩发生时的击穿点位置及电流路径,抑制寄生晶体管开启,从而提高器件雪崩能力。
附图说明
图1为本发明屏蔽栅场效应晶体管第一实施例的结构示意图;
图2为本发明屏蔽栅场效应晶体管第一实施例中基本单元周期性分布示意图;
图3为本发明屏蔽栅场效应晶体管第一实施例中的常规屏蔽栅场效应管平面示意图;
图4为本发明屏蔽栅场效应晶体管第二实施例的结构示意图;
图5为本发明屏蔽栅场效应晶体管第二实施例中的第一切面示意图;
图6为本发明屏蔽栅场效应晶体管第三实施例的结构示意图;
图7为本发明屏蔽栅场效应晶体管第三实施例中的第二切面示意图。
附图标号说明:
标号 | 名称 | 标号 | 名称 |
1 | 基本单元 | 10 | 栅极 |
11 | 屏蔽栅 | 12 | 屏蔽栅接触孔 |
13 | 屏蔽栅寄生电阻 | 2 | 复合耗尽层单元 |
20 | 掺杂区 | 21 | 第一接触层 |
30 | 第一氧化层 | 40 | 第二氧化层 |
50 | 第一P型体区 | 60 | 第一N+区 |
70 | 第二P型体区 | 80 | 第二N+区 |
90 | 漂移区 | 100 | 衬底 |
3 | 电流吸收单元 | 110 | 隔离区 |
120 | 源极金属 | 130 | 第三P型体区 |
140 | 第二接触层 |
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
下面将结合本发明实施例中的附图,对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例、基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有实施例,都属于本发明保护的范围。
需要说明的是,在本发明实施例中涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征,另外各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
参照图1,图1为本发明屏蔽栅场效应晶体管第一实施例的结构示意图。
如图1所示,本实施例中,所述屏蔽栅场效应晶体管包括:第一预设数目且周期性分布的基本单元1,且相邻的各基本单元1之间设置有复合耗尽层单元及电流吸收单元,所述基本单元1包括:栅极10、屏蔽栅11和屏蔽栅接触孔12;
所述栅极10设置于所述屏蔽栅11四周;
所述屏蔽栅11上设有屏蔽栅接触孔12。
需要说明的是,屏蔽栅场效应晶体管中上述基本单元1的具体的数目可以根据实际应用场合的具体需求进行调整,即上述第一预设数目的具体数量,本实施例对此不加以限制。此外,本实施例中基本单元1呈周期性分布是指基本单元1可以相互接触设置,为了便于理解,参考图2进行说明,但并不对本方案进行限定。图2为本发明屏蔽栅场效应晶体管第一实施例中基本单元1周期性分布示意图,如图2所示,图2中屏蔽栅场效应晶体管可配置多个基本单元1,各基本单元1之间可以接触设置,也可以间隔设置并呈周期性分布。
应当理解的是,上述屏蔽栅接触孔12可以为对上述屏蔽栅11和屏蔽栅场效应晶体管的源极进行连接的连接部件。常规的屏蔽栅场效应晶体管中,屏蔽栅11因为位于栅极10的下方而无法直接与源极连接,因此屏蔽栅11需在两端分别引出屏蔽栅接触孔12与源极连接,如图3所示,图3为本发明屏蔽栅场效应晶体管第一实施例中的常规屏蔽栅场效应管平面示意图,由图3可知,屏蔽栅11两端引出的屏蔽栅接触孔12使得屏蔽栅11之间存在一个屏蔽栅寄生电阻13。该屏蔽栅寄生电阻13会引起屏蔽栅11电位的不均匀分布,在雪崩发生时易导致电流集中的现象发生,同时该屏蔽栅寄生电阻13也会加剧常规屏蔽栅场效应管的闩锁效应,进一步降低雪崩耐量。因而,本实施例可通过消除屏蔽栅11的屏蔽栅寄生电阻13来提高雪崩能力。
需要说明的是,如图1所示,本实施例中栅极10不再设置在屏蔽栅11的上方,而是设置在屏蔽栅11的四周,因此本实施例中屏蔽栅11可以单独引出屏蔽栅接触孔12,从而消除屏蔽栅11的屏蔽栅寄生电阻13,改善屏蔽栅11的电位均匀性,进而改善本实施的屏蔽栅场效应管的雪崩能力。
需要理解的是,在本实施例中,所述屏蔽栅场效应晶体管还包括:第一氧化层30和第二氧化层40;所述第一氧化层30设置于所述屏蔽栅11四周;所述第二氧化层40设置于所述栅极10四周。
可以理解的是,在本实施例中,所述屏蔽栅场效应晶体管还包括:第一P型体区50和第一N+区60;
所述第一P型体区50和所述第一N+区60均设置在所述屏蔽栅接触孔12、所述第一氧化层30与所述第二氧化层40之间;所述第一N+区60的一端与所述第二氧化层40接触设置,另一端与所述屏蔽栅接触孔12接触设置;
所述第一P型体区50设置在所述第一N+区60下方,所述第一P型体区50的一端与所述第二氧化层40接触设置,另一端与所述第一氧化层30接触设置需要说明的是,上述第一P型体区50可以为掺杂有P型元素的区域,掺杂的P型元素可以为硼原子等,本实施例对此不加以限制。而上述第一N+区60中的N+表示高浓度N型掺杂,通过高浓度掺杂可以降低其电阻率。
在具体实现中,由于上述栅极10设置在上述屏蔽栅11四周而不是设置在屏蔽栅11上方,因此屏蔽栅11上方可单独引出屏蔽栅接触孔12与源极接触,因此可以消除屏蔽栅11的屏蔽栅寄生电阻13,改善屏蔽栅11的电位均匀性,进而改善雪崩能力。
本实施例公开了一种屏蔽栅场效应晶体管,该屏蔽栅场效应晶体管包括:第一预设数目且周期性分布的基本单元1,且相邻的各基本单元1之间设置有复合耗尽层单元及电流吸收单元,基本单元1包括:栅极10、屏蔽栅11和屏蔽栅接触孔12;栅极10设置于所述屏蔽栅11四周;屏蔽栅11上设有屏蔽栅接触孔12。不同于现有的屏蔽栅场效应晶体管将栅极10设置在屏蔽栅11上方的设置方式,本实施例中将栅极10设置在屏蔽栅11四周,因此屏蔽栅11上方可单独引出屏蔽栅接触孔12,从而可以消除屏蔽栅11的屏蔽栅寄生电阻13,改善屏蔽栅11的电位均匀性,避免雪崩发生时出现电流集中,同时,设置的复合耗尽层单元及电流吸收单元可以改变雪崩发生时的击穿点位置及电流路径,抑制寄生晶体管开启,从而提高器件雪崩能力。
参照图4,图4为本发明屏蔽栅场效应晶体管第二实施例的结构示意图。
需要理解的是,屏蔽栅场效应晶体管中通常都会存在P型体区和N+区,在雪崩发生时,雪崩电流通常会流经N+区下的P型体寄生电阻Rb,易引起寄生NPN的闩锁效应形成极大导通电流,从而降低雪崩能力,因此本实施例可以设置一个结构改变雪崩电流的传导路径。
基于上述第一实施例,本实施例中,所述复合耗尽层单元2包括:掺杂区20和第一接触层21;
所述掺杂区20上设有所述第一接触层21;
所述基本单元1与所述复合耗尽层单元2相邻设置。
所述屏蔽栅场效应晶体管还包括:漂移区100;所述漂移区100设置在相邻的基本单元1之间。所述屏蔽栅场效应晶体管还包括:衬底110;所述衬底110设置于所述漂移区100的底部。
需要理解的是,上述漂移区100内含有游离的离子,若屏蔽栅场效应管为NPN结构,则漂移区100内部为N型离子;若屏蔽栅场效应管为PNP结构,则漂移区100内部为P型离子,上述衬底110可以为用于承载上述各个部件的结构。此外,上述漂移区100同样可设置在相邻的基本单元1和复合耗尽层单元之间,也可设置在相邻的基本单元1和电流吸收单元之间。
需要说明的是,上述掺杂区20可采用P型或N型注入结构,注入结构的具体类型视屏蔽栅场效应管的类型决定,若屏蔽栅场效应管为NPN结构,则对应的上述掺杂区20可采用P型注入结构;若屏蔽栅场效应管为PNP结构,则对应的上述掺杂区20可采用N型注入结构。上述掺杂区20改变雪崩电流的传播路径的原理可以是:通过上述掺杂区20与上述漂移区100构成一个PN结耗尽层,通过调节掺杂区20内的离子掺杂分布来改变雪崩发生时的击穿点位置,尽量将峰值电场移到屏蔽栅场效应管的底部,从而改变雪崩电流的传播路径,抑制NPN闩锁开启,提高雪崩能力。
为了便于理解,参考图5进行说明,但并不对本方案进行限定。图5为本发明屏蔽栅场效应晶体管第二实施例中的第一切面示意图,图5是沿着图4中AA’方向进行切割可以获得的切面图。如图5所示,在未添加掺杂区20之前,雪崩发生时的击穿点应位于A处,此时的雪崩电流传导路线如图5中虚线所示,因而易引起寄生NPN的闩锁效应从而降低雪崩能力。在添加了上述掺杂区20后,掺杂区20的形成的横向PN结耗尽层的辅助耗尽效应强于上述第一氧化层30中的电容形成的横向电容耗尽层提供的辅助耗尽效应,因此可以更加方便的调节沿图5中AB方向的电场分布,从而将击穿点位置从表面的A处转移到体内的B处,这样雪崩电流传导路径也从图中的虚线位置转移到实线位置,有效避开了原雪崩电流传播路径中的寄生NPN,从而抑制NPN闩锁并提高雪崩能力。此外,图5中位于栅极10和第二氧化层40上方的110隔离区通常采用内层介电材料,可以用于将上述栅极10与图5中的120源极金属(即为上述提到的源极)进行隔离,从而防止栅极10和120源极金属之间发生短路。
需要理解的是,本实施例中,所述掺杂区20中设有第二预设数目的子掺杂区;相邻的所述子掺杂区之间接触设置;各子掺杂区的形状不同和/或掺杂物的浓度不同。
需要说明的是,上述掺杂区20可采用渐变形状(或角度、形貌)或者渐变浓度的子掺杂区掺杂分布,以更加容易改善雪崩,如图5所示,掺杂区20中可分为P1、P2、P3三个子掺杂区,三个子掺杂区P1、P2、P3的差异可以是浓度不同,也可以是形状或构造不同,例如P1~P3也可以采用如图5中掺杂区20处虚线所示的倒梯形不同分布结构,可以理解的是,尽管上述第二预设数目的具体数量本实施例对此不加限制,但通常情况下第二预设数目应大于一,此外,各子掺杂区的浓度和形状,本实施例对此不加限制。
可以理解的是,本实施例中,所述屏蔽栅场效应晶体管还包括:第二P型体区70和第二N+区80;所述第二P型体区70和所述第二N+区80均设置在所述复合耗尽层单元2与所述第二氧化层40之间;所述第二N+区80一端与所述第二氧化层40接触设置,另一端与所述第一接触层30接触设置;所述第二P型体区70设置在所述第二N+区80下方,所述第一P型体区70的一端与所述第二氧化层40接触设置,另一端与所述掺杂区20接触设置。
本实施例中,复合耗尽层单元2包括:掺杂区20;掺杂区20上设有第一接触层21;基本单元1与复合耗尽层单元2相邻设置;掺杂区20中设有第二预设数目的子掺杂区;相邻的子掺杂区之间接触设置;各子掺杂区的形状不同和/或掺杂物的浓度不同。屏蔽栅场效应晶体管还包括:漂移区100;漂移区100设置在相邻的基本单元1之间。屏蔽栅场效应晶体管还包括:衬底110;衬底110设置于漂移区100的底部。屏蔽栅场效应晶体管还包括:第二P型体区70和第二N+区80;第二P型体区70和第二N+区80均设置在复合耗尽层单元2与第二氧化层40之间;第二N+区70一端与第二氧化层40接触设置,另一端与第一接触层30接触设置;第二P型体区70设置在第二N+区80下方,第一P型体区70的一端与第二氧化层40接触设置,另一端与掺杂区20接触设置。本实施例通过掺杂区20与漂移区100构成耗尽效应更强的PN结耗尽层,从而改变雪崩发生时的击穿点位置,使雪崩电流的传播路径不经过寄生NPN,从而抑制NPN闩锁,因此本实施例可以提高雪崩能力。
参照图6,图6为本发明屏蔽栅场效应晶体管第三实施例的结构示意图。
基于上述第一实施例和第二实施例,提出本发明屏蔽栅场效应晶体管第三实施例。本实施例中,所述屏蔽栅场效应晶体管还包括:第三P型体区130和第二接触层140;
所述第三P型体区130设置在相邻的所述第二氧化层40之间;
所述第三P型体区130上设有所述第二接触层140。
所述电流吸收单元3设置在相邻的基本单元1之间;
所述电流吸收单元3设置在所述第三P型体区130下方。
需要理解的是,常规的屏蔽栅场效应晶体管中通常会因为在雪崩发生时,雪崩电流经场效应晶体管内部的P型体区的寄生电阻Rb,从而引起寄生NPN的闩锁效应形成极大导通电流,从而降低雪崩能力,因此本实施例可以设置一个结构消除寄生NPN结构,并吸引雪崩电流结构从该结构流经,即可抑制NPN闩锁开启和解决电流集中的问题。
需要说明的是,上述电流吸收单元3可以采用N型或P型注入结构,本实施例可通过设置电流吸收单元3,将击穿点引导至电流吸收单元3的单元区域,从而吸引雪崩电流从该处流经。此外,屏蔽栅场效应晶体管还通过在第三空置区中设置第三P型体110和第二接触层140消除雪崩电流路径上的寄生NPN结构,提高雪崩能力。
为了便于理解,参考图7进行说明,但并不对本方案进行限定。图7为本发明屏蔽栅场效应晶体管第三实施例中的第二切面示意图,图7是沿着图6中BB’方向进行切割可以获得的切面图。如图7所示,在未设置电流吸收单元3掺之前,雪崩电流传导路线如图7中的虚线所示,因而易引起寄生NPN的闩锁效应从而降低雪崩能力。在添加了上述电流吸收单元3后,雪崩电流传导路径从图中的虚线位置转移到实线位置,并且第三P型体区130上不设有N+区,从而消除雪崩电流路径上的寄生NPN结构,抑制了NPN闩锁,解决了电流集中问题并提高雪崩能力。
需要说明的是,上述电流吸收单元3位置可以设置在屏蔽栅场效应管的表面位置,也可以设置在屏蔽栅场效应管的体内位置,且该电流吸收单元3可以采用多次的注入形成渐变掺杂分布等,从而更好的改善电流集中问题。
本实施例中,屏蔽栅场效应晶体管还包括:第三P型体区130和第二接触层140;第三P型体区130设置在相邻的第二氧化层40之间;第三P型体区130上设有第二接触层140。电流吸收单元3设置在相邻的基本单元1之间;电流吸收单元3设置在所述第三P型体区130下方。本实施例通过设置电流吸收单元3将雪崩发生时的击穿点引导至该电流吸收单元3的单元区域,从而改变雪崩电流的传播路径,避开寄生NPN。此外,本实施例还通过不在第三P型体区130上设置N+区,只设置第二接触层140来消除改变后的雪崩电流路径上的寄生NPN结构,进一步避免出现电流集中的问题,因此本实施可以提高雪崩能力。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质(如只读存储器/随机存取存储器、磁碟、光盘)中,包括若干指令用以使得一台终端设备(可以是手机,计算机,服务器,或者网络设备等)执行本发明各个实施例所述的方法。
以上仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种屏蔽栅场效应晶体管,其特征在于,所述屏蔽栅场效应晶体管包括:第一预设数目且周期性分布的基本单元,且相邻的各基本单元之间设置有复合耗尽层单元及电流吸收单元,所述基本单元包括:栅极、屏蔽栅和屏蔽栅接触孔;
所述栅极设置于所述屏蔽栅四周;
所述屏蔽栅上设有所述屏蔽栅接触孔。
2.如权利要求1所述的屏蔽栅场效应晶体管,其特征在于,所述基本单元还包括:第一氧化层和第二氧化层;
所述第一氧化层设置于所述屏蔽栅四周;
所述第二氧化层设置于所述栅极四周。
3.如权利要求2所述的屏蔽栅场效应晶体管,其特征在于,所述基本单元还包括:第一P型体区和第一N+区;
所述第一P型体区和所述第一N+区均设置在所述屏蔽栅接触孔、所述第一氧化层与所述第二氧化层之间;所述第一N+区的一端与所述第二氧化层接触设置,另一端与所述屏蔽栅接触孔接触设置;
所述第一P型体区设置在所述第一N+区下方,所述第一P型体区的一端与所述第二氧化层接触设置,另一端与所述第一氧化层接触设置。
4.如权利要求3所述的屏蔽栅场效应晶体管,其特征在于,所述复合耗尽层单元包括:掺杂区和第一接触层;
所述掺杂区上设有所述第一接触层;
所述基本单元与所述复合耗尽层单元相邻设置。
5.如权利要求4所述的屏蔽栅场效应晶体管,其特征在于,所述掺杂区中设有第二预设数目的子掺杂区;
相邻的所述子掺杂区之间接触设置;
各子掺杂区的形状不同和/或掺杂物的浓度不同。
6.如权利要求5所述的屏蔽栅场效应晶体管,其特征在于,所述屏蔽栅场效应晶体管还包括:第二P型体区和第二N+区;
所述第二P型体区和所述第二N+区均设置在所述复合耗尽层单元与所述第二氧化层之间;
所述第二N+区一端与所述第二氧化层接触设置,另一端与所述第一接触层接触设置;
所述第二P型体区设置在所述第二N+区下方,所述第一P型体区的一端与所述第二氧化层接触设置,另一端与所述掺杂区接触设置。
7.如权利要求3所述的屏蔽栅场效应晶体管,其特征在于,所述屏蔽栅场效应晶体管还包括:第三P型体区和第二接触层;
所述第三P型体区设置在相邻的所述第二氧化层之间;
所述第三P型体区上设有所述第二接触层。
8.如权利要求7所述的屏蔽栅场效应晶体管,其特征在于,所述电流吸收单元设置在相邻的基本单元之间;
所述电流吸收单元设置在所述第三P型体区下方。
9.如权利要求8所述的屏蔽栅场效应晶体管,其特征在于,所述屏蔽栅场效应晶体管还包括:漂移区;
所述漂移区设置在相邻的基本单元之间。
10.如权利要求9所述的屏蔽栅场效应晶体管,其特征在于,所述屏蔽栅场效应晶体管还包括:衬底;
所述衬底设置于所述漂移区的底部。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310024069.7A CN115799340B (zh) | 2023-01-09 | 2023-01-09 | 屏蔽栅场效应晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310024069.7A CN115799340B (zh) | 2023-01-09 | 2023-01-09 | 屏蔽栅场效应晶体管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115799340A true CN115799340A (zh) | 2023-03-14 |
CN115799340B CN115799340B (zh) | 2023-05-12 |
Family
ID=85428787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310024069.7A Active CN115799340B (zh) | 2023-01-09 | 2023-01-09 | 屏蔽栅场效应晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115799340B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020056883A1 (en) * | 2000-11-16 | 2002-05-16 | Baliga Bantval Jayant | Radio frequency (RF) power devices having faraday shield layers therein |
US20070155104A1 (en) * | 2006-01-05 | 2007-07-05 | Marchant Bruce D | Power device utilizing chemical mechanical planarization |
CN101180737A (zh) * | 2003-12-30 | 2008-05-14 | 飞兆半导体公司 | 功率半导体器件及制造方法 |
CN104518028A (zh) * | 2014-08-13 | 2015-04-15 | 上海华虹宏力半导体制造有限公司 | 基于屏蔽栅结构的沟槽栅mosfet |
US20170317207A1 (en) * | 2016-04-29 | 2017-11-02 | Force Mos Technology Co., Ltd. | Trench mosfet structure and layout with separated shielded gate |
CN109166921A (zh) * | 2018-08-28 | 2019-01-08 | 电子科技大学 | 一种屏蔽栅mosfet |
WO2020063919A1 (zh) * | 2018-09-29 | 2020-04-02 | 苏州东微半导体有限公司 | 半导体功率器件 |
CN111211174A (zh) * | 2020-03-20 | 2020-05-29 | 济南安海半导体有限公司 | 一种sgt-mosfet半导体器件 |
-
2023
- 2023-01-09 CN CN202310024069.7A patent/CN115799340B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020056883A1 (en) * | 2000-11-16 | 2002-05-16 | Baliga Bantval Jayant | Radio frequency (RF) power devices having faraday shield layers therein |
CN101180737A (zh) * | 2003-12-30 | 2008-05-14 | 飞兆半导体公司 | 功率半导体器件及制造方法 |
US20070155104A1 (en) * | 2006-01-05 | 2007-07-05 | Marchant Bruce D | Power device utilizing chemical mechanical planarization |
CN104518028A (zh) * | 2014-08-13 | 2015-04-15 | 上海华虹宏力半导体制造有限公司 | 基于屏蔽栅结构的沟槽栅mosfet |
US20170317207A1 (en) * | 2016-04-29 | 2017-11-02 | Force Mos Technology Co., Ltd. | Trench mosfet structure and layout with separated shielded gate |
CN109166921A (zh) * | 2018-08-28 | 2019-01-08 | 电子科技大学 | 一种屏蔽栅mosfet |
WO2020063919A1 (zh) * | 2018-09-29 | 2020-04-02 | 苏州东微半导体有限公司 | 半导体功率器件 |
CN111211174A (zh) * | 2020-03-20 | 2020-05-29 | 济南安海半导体有限公司 | 一种sgt-mosfet半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN115799340B (zh) | 2023-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101745776B1 (ko) | 전력용 반도체 소자 | |
US9859407B2 (en) | IGBT having deep gate trench | |
US8198703B2 (en) | Zener diode with reduced substrate current | |
CN108695379B (zh) | 高浪涌双向瞬态电压抑制器 | |
US20110018029A1 (en) | Semiconductor device having a floating semiconductor zone | |
US20090166721A1 (en) | Quasi-vertical gated npn-pnp esd protection device | |
US9214536B2 (en) | Lateral insulated gate bipolar transistor | |
US8878237B2 (en) | Active edge structures providing uniform current flow in insulated gate turn-off thyristors | |
JP2007184486A (ja) | 半導体装置 | |
US8946862B2 (en) | Methods for forming bipolar transistors | |
CN109923663B (zh) | 半导体装置 | |
JP3765950B2 (ja) | 半導体モジュール用の高電圧耐性を有する縁部構造体 | |
US11437510B2 (en) | Trench MOSFET and method of manufacturing trench MOSFET | |
KR100397882B1 (ko) | 전계효과-제어가능반도체소자 | |
US8546908B2 (en) | High efficiency amplifier with reduced parasitic capacitance | |
EP2879182B1 (en) | Transistor, amplifier circuit and integrated circuit | |
CN210429829U (zh) | 具有浮岛结构的高压屏蔽栅mosfet | |
CN115799340B (zh) | 屏蔽栅场效应晶体管 | |
US9231120B2 (en) | Schottky diode with leakage current control structures | |
CN115663031A (zh) | 屏蔽栅场效应晶体管 | |
JP2005523578A (ja) | トレンチゲート半導体デバイス | |
WO2021030490A1 (en) | High density power device with selectively shielded recessed field plate | |
US20140353746A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
KR100331540B1 (ko) | 게이트와 에미터 사이의 정전기 방지를 위한 다이오드를포함하는 모스형 반도체 소자 | |
CN215834533U (zh) | 抗闩锁igbt器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |