CN115765895A - 一种应用于唤醒接收机的差模输入包络检波器 - Google Patents
一种应用于唤醒接收机的差模输入包络检波器 Download PDFInfo
- Publication number
- CN115765895A CN115765895A CN202211401897.XA CN202211401897A CN115765895A CN 115765895 A CN115765895 A CN 115765895A CN 202211401897 A CN202211401897 A CN 202211401897A CN 115765895 A CN115765895 A CN 115765895A
- Authority
- CN
- China
- Prior art keywords
- diode
- differential
- input
- ended
- detector circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 100
- 230000008878 coupling Effects 0.000 claims abstract description 65
- 238000010168 coupling process Methods 0.000 claims abstract description 65
- 238000005859 coupling reaction Methods 0.000 claims abstract description 65
- 230000035945 sensitivity Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 241001506308 Potato virus T Species 0.000 description 1
- 108010001267 Protein Subunits Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229920002102 polyvinyl toluene Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Electronic Switches (AREA)
Abstract
本发明涉及一种应用于唤醒接收机的差模输入包络检波器,包括:N个检波器电路子单元;N大于等于1;每一所述检波器电路子单元包括四个耦合电容和四个二极管。第一耦合电容的一端连接单端转差分的巴伦模块的负极输入端,第三耦合电容的另一端连接所述单端转差分的巴伦模块的负极输入端;第二耦合电容的一端连接所述单端转差分的巴伦模块的正极输入端。每一级的检波器电路子单元中设置了正极输入端和负极输入端,分别连接balun模块的正极输出端和负极输出端,充分利用单端转差分的balun模块的差分输出信号,提升包络检波器的增益以及唤醒接收机的灵敏度。
Description
技术领域
本发明涉及半导体集成电路领域,特别是涉及一种应用于唤醒接收机的差模输入包络检波器。
背景技术
为了避免功耗浪费,射频接收机的功率密集型模块在未进行射频信号处理时处于关闭状态,因此需要一个常开的唤醒接收机(WuRx)以极低的功耗监听信道,当WuRx接收到唤醒信号时唤醒主接收机。包络检波器(ED)是WuRx内第一级模块,用于将射频信号转换为基带信号,为了尽量减小功耗,通常采用无源结构设计。
目前采用较多的是单端输入的Dickson结构。但实际主接收机前级通常有用于阻抗匹配以及单端转差分的balun模块,差分输出端并联着WuRx与大功率主模块。若用单端输入ED连接单个balun输出,会直接造成增益的损失,进而导致WuRx的灵敏度下降,并且不利于纹波的改善。对此,本发明提出一种应用于唤醒接收机的差模输入包络检波器。
发明内容
本发明的目的是提供一种应用于唤醒接收机的差模输入包络检波器,设计了N级的无源Dickson ED结构,每一级的检波器电路子单元中设置了正极输入端和负极输入端,分别连接balun模块的正极输出端和负极输出端,充分利用单端转差分的balun模块的差分输出信号,提升包络检波器的增益以及唤醒接收机的灵敏度。
为实现上述目的,本发明提供了如下方案:
一种应用于唤醒接收机的差模输入包络检波器,包括:
N个检波器电路子单元;N大于等于1;
每一所述检波器电路子单元包括四个耦合电容和四个二极管,分别记为第一耦合电容、第二耦合电容、第三耦合电容、第四耦合电容,第一二极管、第二二极管、第三二极管和第四二极管;
所述第一耦合电容的一端连接单端转差分的巴伦模块的负极输入端,所述第一耦合电容的另一端所述第一二极管的输入端,所述第一二极管的输出端分别连接所述第二耦合电容的一端和所述第二二极管的输入端;所述第二耦合电容的另一端分别连接所述单端转差分的巴伦模块的正极输入端和所述第四耦合电容的一端;所述第四耦合电容的另一端分别连接第三二极管的输入端和所述第四二极管的输出端;
所述第三二极管的输出端连接所述第三耦合电容的一端,所述第三耦合电容的另一端连接所述单端转差分的巴伦模块的负极输入端;
前一个所述检波器电路子单元的所述第二二极管的输出端连接后一个所述检波器电路子单元的所述第一二极管的输入端;
前一个所述检波器电路子单元的所述第四二极管的输入端连接后一个所述检波器电路子单元的所述第三二极管的输出端;
第N个所述检波器电路子单元的所述第二二极管的输出端为差模输入包络检波器的正极输出端;
第N个所述检波器电路子单元的所述第四二极管的输入端为所述差模输入包络检波器的负极输出端。
可选的,第一个所述检波器电路子单元中的所述第一二极管的输入端和所述第三二极管的输出端连接且接地。
可选的,所述差模输入包络检波器还包括两个接地电容,分别记为第一接地电容和第二接地电容;
所述第一接地电容的一端连接第N个所述检波器电路子单元的所述第二二极管的输出端,所述第一接地电容的另一端接地;
所述第二接地电容的一端连接第N个所述检波器电路子单元的所述第四二极管的输入端,所述第二接地电容的另一端接地。
可选的,当所述单端转差分的巴伦模块输出正向电压时,即所述单端转差分的巴伦模块的正极输入端的电压极性为正,所述单端转差分的巴伦模块的正极输入端的电压极性为负时,每一个所述检波器电路子单元中的所述第二二极管和所述第三二极管导通,所述第一二极管和所述第四二极管关断;
当所述单端转差分的巴伦模块输出负向电压时,即所述单端转差分的巴伦模块的正极输入端的电压极性为负,所述单端转差分的巴伦模块的正极输入端的电压极性为正时,每一个所述检波器电路子单元中的所述第一二极管和所述第四二极管导通,所述第二二极管和所述第三二极管关断。
可选的,所述单端转差分的巴伦模块的输出电压按照预设频率进行正负极性切换。
可选的,所述差模输入包络检波器的输出电压OUT为:
OUT=OUTP-OUTN=2·(4N-2)·VIN
其中,OUTP为差模输入包络检波器的正极输出端的电压;OUTN为差模输入包络检波器的负极输出端的电压;N为检波器电路子单元的级数;VIN为单端转差分的巴伦模块输出电压。
可选的,四个所述耦合电容的电容大小相同。
根据本发明提供的具体实施例,本发明公开了以下技术效果:
本发明涉及一种应用于唤醒接收机的差模输入包络检波器,包括:N个检波器电路子单元;N大于等于1;每一所述检波器电路子单元包括四个耦合电容和四个二极管。第一耦合电容的一端连接单端转差分的巴伦模块的负极输入端,第三耦合电容的另一端连接所述单端转差分的巴伦模块的负极输入端;第二耦合电容的一端连接所述单端转差分的巴伦模块的正极输入端。每一级的检波器电路子单元中设置了正极输入端和负极输入端,分别连接balun模块的正极输出端和负极输出端,充分利用单端转差分的balun模块的差分输出信号,提升包络检波器的增益以及唤醒接收机的灵敏度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的Dickson Charge Pump原理图;
图2为本发明实施例提供的Dickson Charge Pump电平变化过程;
图3为本发明实施例提供的N级差模输入ED原理图;
图4为本发明实施例提供的两级差模输入ED电平变化过程;
图5为本发明实施例提供的两级单端输入ED原理图;
图6为本发明实施例提供的两级单端输入ED电平变化过程。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的目的是提供一种应用于唤醒接收机的差模输入包络检波器,设计了N级的无源Dickson ED结构,每一级的检波器电路子单元中设置了正极输入端和负极输入端,分别连接balun模块(巴伦模块)的正极输出端和负极输出端,充分利用单端转差分的balun模块的差分输出信号,提升包络检波器的增益以及唤醒接收机的灵敏度。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
实施例
为了使本领域技术人员能够清楚的理解本发明的差模输入包络检波器的基本原理,首先介绍Dickson charge pump的原理,如图1示出了Dickson charge pump的电路结构图。
图1中,VIN输入一个DC信号,方框中的“1”、“2”代表两个phase下的开关。电荷泵通过时钟CLK来控制电容下极板的电平值,在第一阶段phase1下,奇数位的电容都接到GND,偶数位都接到VIN电平;而phase2时偶数位电容在原电平上被抬高一个VIN电平,并传到下一个奇数位电容的上极板,以此类推。最终每一级的输出电平都比前一级的高一个VIN,实现了电平的提高。奇数位的电容C3,偶数位的电容是C2和C4。C1的上极板永远接固定电平VIN,而其他电容初始时刻电平为0。
如图2为图1的Dickson charge pump的电平变化过程。图2中,phase1指图内所有“2”的开关闭合,“1”断开;phase2指所有“1”闭合,“2”断开。
图2中是把图1的两种phase情况下的连接情况分别表示出来。外部输入直流信号VIN。三角形框内的电压值代表固定不变的外部电平;圆形框内的电平值代表随着时钟切换的外部电平值;矩形框内的电压值代表电容上极板随着时钟切换的电平值,矩形框内的电平值后面括号内的数字代表切换CLK的次数。首先从初始时间,初始电平0开始。phase1下,电容C2切到C1,C2电平变为VIN;phase2下,电容C2切到C3,C3电平变为2VIN;以此类推,最终输出VOUT在phase1连接到4VIN,phase2保持,所以输出电平4VIN。
即在t1时刻,C1与C2相连,把VIN给到了C2。在t2时刻,C2的下极板从0变到VIN,因此C2的上极板电平从VIN变到2VIN,又因为此时C2与C3相连,因此把2VIN这个电平传给了C3。以此类推。每次phase1时奇数位电平将电平值传给偶数位电平,每次phase2时偶数位电平传给奇数位电平。所有电容在不同的两个phase下,电容的下极板在GND和VIN之间切换,电容的上极板在前一个电容和后一个电容之间切换。整个电平抬高与传递过程是一个动态过程。需要从起始时刻开始,phase1、phase2、phase1、phase2这样不断切换几次,则能够更容易的发现电荷泵抬高与传递电平的原理。
整个切换过程中,C1电平为VIN,C2电平VIN-2VIN切换,C3电平2VIN-3VIN切换,C4电平3VIN-4VIN切换,VOUT电平为4VIN。
基于上述分析的原理,本实施例提供一种应用于唤醒接收机的差模输入包络检波器,如图3所示,包括:
N级检波器电路子单元;N大于等于1。图3中标识出的两个阴影区域分别为第一级检波器电路子单元和第N级检波器电路子单元。
每一级所述检波器电路子单元包括四个相同大小的耦合电容和四个二极管。其中,两个二极管diode在一条通路中正向串联,另两个diode在第二条通路中反向串联。每级靠前的两个diode通过电容连接到INN端,靠后的两个diode则通过电容连接到INP端,每级串联起来并重复下去。
每一级的检波器电路子单元的耦合电容和二极管的具体连接关系如下:
将四个耦合电容记为第一耦合电容C1、第二耦合电容C2、第三耦合电容C3和第四耦合电容C4。将四个二极管分别记为第一二极管T1、第二二极管T2、第三二极管T3和第四二极管T4。
所述第一耦合电容C1的一端连接单端转差分的巴伦模块的负极输入端,所述第一耦合电容C1的另一端连接所述第一二极管T1的输入端,所述第一二极管T1的输出端分别连接所述第二耦合电容C2的一端和所述第二二极管T2的输入端;所述第二耦合电容C2的另一端分别连接所述单端转差分的巴伦模块的正极输入端和第四耦合电容C4的一端;所述第四耦合电容C4的另一端别连接第三二极管T3的输入端和所述第四二极管T4的输出端。
所述第三二极管T3的输出端连接所述第三耦合电容C3的一端,所述第三耦合电容C3的另一端连接所述单端转差分的巴伦模块的负极输入端。
如图3所示,每一级检波器电路子单元的第一耦合电容C1的连接单端转差分的巴伦模块的负极输入端的那一端以及所述第三耦合电容C3的连接所述单端转差分的巴伦模块的负极输入端的那一端为差模输入端口INN(负极输入),第二耦合电容C2和第四耦合电容C4的连接部分作为差模输入端口INP(正极输入)。
前一个所述检波器电路子单元的所述第二二极管T2的输出端连接后一个所述检波器电路子单元的所述第一二极管T1的输入端。
前一个所述检波器电路子单元的所述第四二极管T4的输入端连接后一个所述检波器电路子单元的所述第三二极管T3的输出端。
第N个所述检波器电路子单元的所述第二二极管T2的输出端为差模输入包络检波器的正极输出端OUTP。
第N个所述检波器电路子单元的所述第四二极管T4的输入端为所述差模输入包络检波器的负极输出端OUTN。
无论是单端输入的ED还是差模输入的ED,都需要将第一级的两个dioid连接在一起,也就是把图3中的X点和Y点短路,短路后连接到地与否,只影响了最终输出波形的共模电平值,输出的差模电平在不同PVT下可能互有高低,影响不大。
但如果完全浮空X、Y点,很有可能由于两者电位的不同,直接影响差分的输出结果。如C1的电平为0,但C5的电平为正,会直接造成OUTN电平抬高,从而使得差分输出减小,降低了增益。
对于输入射频信号很大时,这个问题尚不重要,比如输入信号一伏以上,输出就有十几甚至几十伏,那么X、Y节点的电平偏移影响不大输出损失可以忽略不计。但应用于唤醒模块的场景,ED接收到的射频信号通常幅度可能非常小,甚至到1mV以下,此时ED的输出可能只有几百微伏,只要X、Y两个浮空节点有一点电平的偏移,输出的损失就会对ED的增益带来很大影响。因此,将X、Y两点短接非常重要。即第一个(级)所述检波器电路子单元中的所述第一二极管T1的输入端和所述第三二极管T3的输出端连接且接地。
特别地,第一级前两个diode连接在一起,最后一级后两个diode作为OUTP与OUTN输出,他们分别对地接着CGND电容。即所述差模输入包络检波器还包括两个接地电容,分别记为第一接地电容和第二接地电容。
所述第一接地电容的一端连接第N个所述检波器电路子单元的所述第二二极管T2的输出端,所述第一接地电容的另一端接地;
所述第二接地电容的一端连接第N个所述检波器电路子单元的所述第四二极管T4的输入端,所述第二接地电容的另一端接地。
所述单端转差分的巴伦模块输出电压的极性不断的切换,则使得差模输入检波器的电平变化过程不断的在图4中的phase1和phase2之间切换。即所述单端转差分的巴伦模块的输出电压按照预设频率进行正负极性切换。
当所述单端转差分的巴伦模块输出正向电压时,即所述单端转差分的巴伦模块的正极输入端的电压极性为正,所述单端转差分的巴伦模块的正极输入端的电压极性为负时,每一个所述检波器电路子单元中的所述第二二极管T2和所述第三二极管T3导通,所述第一二极管T1和所述第四二极管T4关断;
当所述单端转差分的巴伦模块输出负向电压时,即所述单端转差分的巴伦模块的正极输入端的电压极性为负,所述单端转差分的巴伦模块的正极输入端的电压极性为正时,每一个所述检波器电路子单元中的所述第一二极管T1和所述第四二极管T4导通,所述第二二极管T2和所述第三二极管T3关断。
对差模输入检波器的结构进行理想化的等效,认为diode导通时无阻抗,关断时阻抗无穷大。如图4所示,示出了两级(N=2)差模输入检波器的电平变化过程。phase1时C6连接到C5,电平为0;phase2时C6连接到C7,电平为-2VIN;接着C7连接到C8,电平为-4VIN,以此类推,最终ONTN输出为-6VIN。OUTP输出端也是同理,最终输出6VIN。图4中的电容编号与图3中的电容编号有所不同,图4是一个的两级(N=2)差模输入检波器,C3为指代的是第2级检波器电路子单元中的第一耦合电容,C4为指代的是第2级检波器电路子单元中的第二耦合电容,C5为指代的是第1级检波器电路子单元中的第三耦合电容,C6为指代的是第1级检波器电路子单元中的第四耦合电容,C7为指代的是第2级检波器电路子单元中的第三耦合电容,C8为指代的是第2级检波器电路子单元中的第四耦合电容。
在双端输入的工作原理中,最明显的区别是所有奇数、偶数位的电容都参与了电荷泵的抬升电平作用,并传到了后级,而在单级输入时仅有一半电容参与了抬升电平的工作。在理想的双端输入模型下,差分输出OUT=OUTP-OUTN=2·(4N-2)·VIN。当级数足够多时,理论上双端输入是单端输入增益的两倍。VIN为单端转差分的巴伦模块输出电压。
本实施例的双端差模输入检波器相较于单端输入ED结构,双端输入的变化在于除了输出端的对地电容CGND仍然接地之外,其他原本接地的耦合电容连接到射频输入的一端INN,原本的输入RFIN则是另一端输入INP。此举充分利用了balun差模输出信号,使电荷泵一半电容的下极板不止连接在GND,而是与另一半电容进行反向地电平切换,使得电荷泵每级抬高的电平更大,增益更高,从而提高WuRx的灵敏度。
为了便于本领域技术人员能够更清楚的了解双端差模输入检波器相较于单端输入ED结构的优势,下面介绍单端输入ED结构以及电平变化过程。
如图5所示,RFIN是载有基频信号的射频信号输入端。电容是RFIN到diode,以及diode到GND的耦合电容。OUTP与OUTN是差分的输出端。图中的diode结构可以由栅漏短接的MOS管组成。
Dickson ED的原理与Dickson charge pump相同,只不过用输入的射频信号RFIN代替了CLK控制电平切换与VIN的直流输入。如图6所示,射频信号RFIN的正、负脉冲电压相当于CLK的两个phase,正向电压RFIN+使得图6中的A、C右侧与D、F左侧的diode导通,其他diode关闭,此时连接RFIN的电容下极板电位为RFIN+;负向电压RFIN-使得A、C左侧与D、F右侧的diode导通,此时连接RFIN的电容下极板电位为RFIN-。根据前文提到的Dicksoncharge pump原理,射频信号被逐级放大,并最终输出。
以下模型均用理想模型来理解工作原理。理想模型认为二极管作为开关时,将导通状态理想化为导线,闭合状态理想化为断路,来具体分析单端输入ED的工作原理。
如图6所示,第一个时刻,phase1中C6切到C5,C6电平值为0;接着phase2中C6切到C7,电平为-2VIN,以此类推,最终OUTN输出-4VIN。OUTP变化是等大反向的,第二时刻C2且到C1,电平为0;接着C2切到C3,电平为2VIN,以此类推,最终OUTP输出位4VIN。
在整个切换过程中,C1与C5电平始终为0,C2电平0-2VIN切换;C3电平保持2VIN;C4电平2VIN-4VIN切换;OUTP电平保持4VIN;C6电平0-(-2VIN)切换;C7电平保持-2VIN;C8电平(-2VIN)-(-4VIN)切换;OUTN电平保持-4VIN。作为差分输出,最终结果是OUT=OUTP-OUTN=8VIN。
由于单端输入ED结构仅有一个射频输入端RFIN,导致电平只有在偶数位的电容上会被叠加并传递到后级,而奇数位的电容并不会起到电荷泵的作用。这就导致了单端输入的ED一定不如双端输入的增益高,理论上输出为OUT=4N·VIN,N代表级数。针对前级balun单转双的差分输出信号,单端输入ED只能采集到一半的唤醒信号,直接导致灵敏度的降低。本发明的双端差模输入ED,在不增加电容阵列的前提下,可以差分连接在单端转差分的balun模块的两个输出端,ED的增益将得到提升。
本实施例中,基于前级为差分输出balun模块的应用下,为了充分利用balun模块的输入信号来获取更高增益,设计了N级的差分输入无源Dickson ED结构。在零功耗下,实现了相较于单端输入ED更高的输出电平,提升了ED的增益。并阐述了将正、负两条通路的第一级dioid短路连接,将直接稳定提高输出的电平值。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处。综上所述,本说明书内容不应理解为对本发明的限制。
Claims (7)
1.一种应用于唤醒接收机的差模输入包络检波器,其特征在于,包括:
N个检波器电路子单元;N大于等于1;
每一所述检波器电路子单元包括四个耦合电容和四个二极管,分别记为第一耦合电容、第二耦合电容、第三耦合电容、第四耦合电容、第一二极管、第二二极管、第三二极管和第四二极管;
所述第一耦合电容的一端连接单端转差分的巴伦模块的负极输入端,所述第一耦合电容的另一端连接所述第一二极管的输入端,所述第一二极管的输出端分别连接所述第二耦合电容的一端和所述第二二极管的输入端;所述第二耦合电容的另一端分别连接所述单端转差分的巴伦模块的正极输入端和所述第四耦合电容的一端;所述第四耦合电容的另一端分别连接第三二极管的输入端和所述第四二极管的输出端;
所述第三二极管的输出端连接所述第三耦合电容的一端,所述第三耦合电容的另一端连接所述单端转差分的巴伦模块的负极输入端;
前一个所述检波器电路子单元的所述第二二极管的输出端连接后一个所述检波器电路子单元的所述第一二极管的输入端;
前一个所述检波器电路子单元的所述第四二极管的输入端连接后一个所述检波器电路子单元的所述第三二极管的输出端;
第N个所述检波器电路子单元的所述第二二极管的输出端为差模输入包络检波器的正极输出端;
第N个所述检波器电路子单元的所述第四二极管的输入端为所述差模输入包络检波器的负极输出端。
2.根据权利要求1所述的差模输入包络检波器,其特征在于,第一个所述检波器电路子单元中的所述第一二极管的输入端和所述第三二极管的输出端连接且接地。
3.根据权利要求1或2所述的差模输入包络检波器,其特征在于,所述差模输入包络检波器还包括两个接地电容,分别记为第一接地电容和第二接地电容;
所述第一接地电容的一端连接第N个所述检波器电路子单元的所述第二二极管的输出端,所述第一接地电容的另一端接地;
所述第二接地电容的一端连接第N个所述检波器电路子单元的所述第四二极管的输入端,所述第二接地电容的另一端接地。
4.根据权利要求1所述的差模输入包络检波器,其特征在于,当所述单端转差分的巴伦模块输出正向电压时,即所述单端转差分的巴伦模块的正极输入端的电压极性为正,所述单端转差分的巴伦模块的正极输入端的电压极性为负时,每一个所述检波器电路子单元中的所述第二二极管和所述第三二极管导通,所述第一二极管和所述第四二极管关断;
当所述单端转差分的巴伦模块输出负向电压时,即所述单端转差分的巴伦模块的正极输入端的电压极性为负,所述单端转差分的巴伦模块的正极输入端的电压极性为正时,每一个所述检波器电路子单元中的所述第一二极管和所述第四二极管导通,所述第二二极管和所述第三二极管关断。
5.根据权利要求1所述的差模输入包络检波器,其特征在于,所述单端转差分的巴伦模块的输出电压按照预设频率进行正负极性切换。
6.根据权利要求1所述的差模输入包络检波器,其特征在于,所述差模输入包络检波器的输出电压OUT为:
OUT=OUTP-OUTN=2·(4N-2)·VIN
其中,OUTP为差模输入包络检波器的正极输出端的电压;OUTN为差模输入包络检波器的负极输出端的电压;N为检波器电路子单元的级数;VIN为单端转差分的巴伦模块输出电压。
7.根据权利要求1所述的差模输入包络检波器,其特征在于,四个所述耦合电容的电容大小相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211401897.XA CN115765895A (zh) | 2022-11-10 | 2022-11-10 | 一种应用于唤醒接收机的差模输入包络检波器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211401897.XA CN115765895A (zh) | 2022-11-10 | 2022-11-10 | 一种应用于唤醒接收机的差模输入包络检波器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115765895A true CN115765895A (zh) | 2023-03-07 |
Family
ID=85368826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211401897.XA Withdrawn CN115765895A (zh) | 2022-11-10 | 2022-11-10 | 一种应用于唤醒接收机的差模输入包络检波器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115765895A (zh) |
-
2022
- 2022-11-10 CN CN202211401897.XA patent/CN115765895A/zh not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101895257B (zh) | 运算和测量放大器中的低噪声、低功率、低漂移偏移校正 | |
CN111200402B (zh) | 一种能够提升增益的高线性度动态残差放大器电路 | |
EP1585220A2 (en) | Successive approximation analog to digital converter | |
CN108270420B (zh) | 一种比较器及逐次逼近式模拟数字转换器 | |
CN102545806B (zh) | 差动放大器 | |
CN103560792A (zh) | 一种比较器以及模数转换器 | |
JPH1098360A (ja) | チョッパ型コンパレータ | |
CN108233931B (zh) | 采样保持与比较锁存电路 | |
CN111585518B (zh) | 适用于噪声整形结构adc的高速低功耗差分动态运算放大器 | |
CN112671407A (zh) | 应用于超低功耗模数转换器的栅压自举开关电路 | |
CN115765895A (zh) | 一种应用于唤醒接收机的差模输入包络检波器 | |
CN101789789A (zh) | 一种参考电压产生电路 | |
CN103051289A (zh) | 低时钟串扰的预放大器、动态比较器及电路 | |
CN107493022B (zh) | 一种低电压高效电荷泵 | |
CN111313871A (zh) | 动态预放大电路和动态比较器 | |
CN115412077A (zh) | 一种高速低功耗的前置锁存比较器 | |
US9760377B2 (en) | Circuit for increasing voltage swing of a local oscillator waveform signal | |
CN213693674U (zh) | 应用于超低功耗模数转换器的栅压自举开关电路 | |
CN111697962B (zh) | 一种超宽带信号的模拟采样电路及其控制方法 | |
CN115051694A (zh) | 一种动态比较器及芯片 | |
EP3048738A1 (en) | Wireless receiver with high linearity | |
US11984891B2 (en) | Driving circuit and signal converting circuit | |
US10170981B1 (en) | Configurable bi-directional charge pump design | |
CN217388659U (zh) | 差分运算放大器及芯片 | |
CN112436840B (zh) | 一种采样保持电路以及包含其的模数转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20230307 |
|
WW01 | Invention patent application withdrawn after publication |