CN115763243A - 一种soi晶圆的刻蚀方法 - Google Patents
一种soi晶圆的刻蚀方法 Download PDFInfo
- Publication number
- CN115763243A CN115763243A CN202211512234.5A CN202211512234A CN115763243A CN 115763243 A CN115763243 A CN 115763243A CN 202211512234 A CN202211512234 A CN 202211512234A CN 115763243 A CN115763243 A CN 115763243A
- Authority
- CN
- China
- Prior art keywords
- soi wafer
- etching
- layer
- photoresist
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种SOI晶圆的刻蚀方法,包括:提供SOI晶圆,SOI晶圆包括依次层叠的基底层、埋氧化层和半导体顶层;在半导体顶层上形成光刻胶层,并对光刻胶层进行边缘去胶处理;以光刻胶层为掩膜,依次对半导体顶层和所述埋氧化层进行刻蚀,暴露出基底层表面的边缘区域;进行第一次灰化工艺,去除光刻胶层,此时SOI晶圆的表面形成有硅基聚合物副产物;进行第二次灰化工艺,去除硅基聚合物副产物。本发明提供的SOI晶圆的刻蚀方法,在进行常规的第一次灰化工艺去除光刻胶层后,接着进行第二次灰化工艺去除SOI晶圆表面形成的硅基聚合物副产物,解决了现有工艺中在SOI晶圆表面形成硅基聚合物副产物进而影响后续制程良率的问题,提高了刻蚀工艺的品质。
Description
技术领域
本发明涉及半导体制造领域,具体涉及一种SOI晶圆的刻蚀方法。
背景技术
晶圆的刻号区域是对晶圆进行激光刻号的区域,一般设置于晶圆边缘,可通过刻蚀工艺形成。通过激光刻号机在刻号区域形成代表晶圆独立的数字身份的刻号,并根据此刻号对晶圆进行有效管理和监控。
现有技术中的一种绝缘体上硅(SiliconOnInsulator,以下简称SOI)晶圆的刻蚀方法,用于形成SOI晶圆的刻号区域,其包括以下步骤:提供SOI晶圆,所述SOI晶圆包括基底层、埋氧化层和半导体顶层;在所述半导体顶层上形成光刻胶层,并对所述光刻胶层进行边缘去胶处理;以所述光刻胶层为掩膜,依次对所述半导体顶层和所述埋氧化层进行刻蚀,暴露出所述基底层表面的边缘区域,此边缘区域即为刻号区域;进行灰化(Ashing)工艺,去除所述光刻胶层;进行湿法清洗。
然而,上述的SOI晶圆的刻蚀方法,由于光刻胶层与所述SOI晶圆直接接触,在刻蚀步骤中形成的光刻胶副产物会污染所述SOI晶圆,在所述SOI晶圆表面形成硅基聚合物副产物。由于所述硅基聚合物副产物与SOI晶圆表面结合紧密,且由于难以被化学分解,所述硅基聚合物副产物在后续的灰化工艺和湿法清洗中均很难被去除,影响灰化工艺对光刻胶层的去除效果,并且最终残留的硅基聚合物副产物可作为缺陷源降低后续制程的良率。
因此,急需一种新的SOI晶圆刻蚀方法,以改善形成硅基聚合物副产物的问题,从而提高刻蚀工艺的品质和后续制程的良率。
发明内容
为解决现有工艺中在SOI晶圆表面形成硅基聚合物副产物进而降低后续制程良率的问题,本发明提供一种SOI晶圆的刻蚀方法。
本发明提供的一种SOI晶圆的刻蚀方法,包括以下步骤:
提供SOI晶圆,SOI晶圆包括依次层叠的基底层、埋氧化层和半导体顶层;
在半导体顶层上形成光刻胶层,并对光刻胶层进行边缘去胶处理;
以光刻胶层为掩膜,依次对半导体顶层和所述埋氧化层进行刻蚀,暴露出基底层表面的边缘区域;
进行第一次灰化工艺,去除光刻胶层,此时SOI晶圆的表面形成有硅基聚合物副产物;
进行第二次灰化工艺,去除硅基聚合物副产物。
优选地,在第二次灰化工艺之后,SOI晶圆的刻蚀方法还包括:进行湿法清洗,以去除SOI晶圆表面的杂质。
优选地,SOI晶圆的刻蚀方法用于形成刻号区域,暴露出的基底层表面的边缘区域为刻号区域。
优选地,第一次灰化工艺的工艺气体包括氧气。
优选地,第二次灰化工艺的工艺气体包括氧气和含氟气体的混合气体。
优选地,含氟气体包括CF4、CHF3、C2F6、C3F8、NF3、SF6中的至少一种。
优选地,第二次灰化工艺的工艺参数包括:氧气流量为1sccm~200sccm,含氟气体流量为10sccm~200sccm,灰化温度为200℃~300℃,射频功率为100W~300W。
优选地,以光刻胶层为掩膜,依次对半导体顶层和埋氧化层进行刻蚀的方法包括:以光刻胶层为掩膜,以埋氧化层为刻蚀停止层,对半导体顶层进行第一次气相刻蚀;接着以光刻胶层为掩膜,以基底层为刻蚀停止层,对埋氧化层进行第二次气相刻蚀。
优选地,第一次气相刻蚀的工艺气体包括Cl2、HCl和HBr中的至少一种,第二次气相刻蚀的工艺气体包括HF气体。
优选地,对光刻胶层进行边缘去胶处理的方法包括:采用晶圆边缘曝光工艺对光刻胶层进行边缘去胶处理。
与现有技术相比,本发明提供的一种SOI晶圆的刻蚀方法,具有以下优点:
本发明提供的SOI晶圆的刻蚀方法,在进行常规的第一次灰化工艺去除光刻胶层后,接着进行第二次灰化工艺以去除SOI晶圆表面形成的硅基聚合物副产物,解决了现有工艺中在SOI晶圆表面形成硅基聚合物副产物的问题,提高了刻蚀工艺的品质和后续制程的良率;并且本发明提供的SOI晶圆的刻蚀方法,第二次灰化工艺和第一次灰化工艺可在同一去胶设备中进行,无需改变现有工艺设备和工艺流程,因此可实现性高、实用性强。
附图说明
图1所示为图1所示为SOI晶圆在STI工艺中形成的锥形缺陷的扫描电镜图;
图2所示为一实施例提供的SOI晶圆的刻蚀方法的方法流程图;
图3~图7所示为一实施例提供的SOI晶圆的刻蚀方法的各步骤的器件结构示意图;
其中,附图标记说明如下:
图1中,01-锥形缺陷;02-隔离沟槽;
图3~图7中,10-SOI晶圆;101-基底层;102-埋氧化层;103-半导体顶层;104-光刻胶层;105-硅基聚合物副产物;A-基底层表面的边缘区域。
具体实施方式
为使本发明的目的、优点和特征更加清楚,以下结合附图对本发明所提供的一种SOI晶圆的刻蚀方法作进一步详细说明。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
由于SOI晶圆在现有的刻蚀方法中会形成硅基聚合物副产物,该硅基聚合物副产物会对后续制程产生不良影响,例如会导致后续的浅沟槽隔离(STI)制程产生锥形缺陷(conedefect)。请参阅图1,图1所示为SOI晶圆在STI工艺中形成的锥形缺陷01的扫描电镜图,所述锥形缺陷01产生的过程为:在进行现有的SOI晶圆的刻蚀工艺之后,会在SOI晶圆表面残留杂质,例如硅基聚合物副产物,在后续STI工艺刻蚀形成隔离沟槽时,由于所述杂质的阻挡,使得杂质以下的区域刻蚀不完全,杂质以下残留的未刻蚀区域便形成锥形缺陷01。所述锥形缺陷01形成于隔离沟槽02中,会降低STI结构的隔绝性能,进而引起器件漏电等问题。实际工艺中发现,所述锥形缺陷01的形成较为普遍,每片SOI晶圆的锥形缺陷的数量平均达到了1500个,已经严重影响到了STI制程的良率。
为解决现有SOI晶圆刻蚀工艺中在SOI晶圆表面形成硅基聚合物副产物进而影响后续制程良率的问题,本发明提供一种SOI晶圆的刻蚀方法。
请参阅图2,本实施例提供的一种SOI晶圆的刻蚀方法,包括以下步骤:
步骤S1:提供SOI晶圆,所述SOI晶圆包括依次层叠的基底层、埋氧化层和半导体顶层;
步骤S2:在所述半导体顶层上形成光刻胶层,并对所述光刻胶层进行边缘去胶处理;
步骤S3:以所述光刻胶层为掩膜,依次对所述半导体顶层和所述埋氧化层进行刻蚀,暴露出所述基底层表面的边缘区域;
步骤S4:进行第一次灰化工艺,以去除所述光刻胶层,此时所述SOI晶圆的表面形成有硅基聚合物副产物;
步骤S5:进行第二次灰化工艺,以去除所述硅基聚合物副产物,所述第二次灰化工艺的工艺气体至少包括含氟气体。
请参阅图3,执行步骤S1,提供SOI晶圆10,所述SOI晶圆包括依次层叠的基底层101、埋氧化层102和半导体顶层103。
在本实施例中,优选地,所述SOI晶圆10包括SOI硅片,所述基底层101包括高电阻硅层,所述半导体顶层103包括单晶硅层。所述埋氧化层优选为SiO2层,用于将所述半导体顶层103和所述基底层101电性隔离。所述SOI晶圆10优选通过注氧隔离(SeparationbyImplantedOxygen)技术形成,即通过在晶圆10中注入氧离子并经退火处理得到所述埋氧化层102,同时晶圆被所述埋氧化层102上下隔绝分别形成所述基底层101和半导体顶层103。在另一实施例中,在所述基底层101和所述埋氧化层102之间还可以形成有富陷阱层,所述富陷阱层用于捕获埋氧化层102以及基底层101中游离的寄生电荷(parasiticcharge),进一步提高所述埋氧化层102的电阻率,实现更好的隔离效果。
请参阅图4,执行步骤S2,在所述半导体顶层103上形成光刻胶层104,并对所述光刻胶层104进行边缘去胶(EdgeBeadRemoval,EBR)处理。
在本实施例中,在所述半导体顶层103上旋涂一层光刻胶并进行烘焙处理形成所述光刻胶层104。所述EBR处理一般用于去除边缘厚度不均匀的光刻胶,在本实施例中,还用于图案化所述光刻胶层104,使其曝露边缘待刻蚀区域。所述EBR处理包括光学EBR处理和化学EBR处理,所述光学EBR处理包括晶圆边缘曝光(waferEdgeExposure,WEE)工艺。所述WEE工艺的流程主要包括:用激光曝光所述SOI晶圆10边缘区域,然后用显影液溶解所述边缘区域的光刻胶。所述边缘区域为环形区域,所述环形区域具有预设宽度,所述预设宽度优选为1.5mm~2.5mm。所述WEE工艺与化学EBR相比,不需要掩模版且能更精确控制去胶区域的范围。
请参阅图5,执行步骤S3,以所述光刻胶层104为掩膜,依次对所述半导体顶层103和所述埋氧化层102进行刻蚀,暴露出所述基底层101表面的边缘区域A。
本实施例中,在对所述半导体顶层103进行刻蚀时,以所述光刻胶层104为掩膜,以所述埋氧化层102为刻蚀停止层,进行第一次气相刻蚀。所述第一次气相刻蚀的工艺气体包括Cl2、HCl和HBr中的至少一种,但不限于此。在对所述埋氧化层102进行刻蚀时,以所述光刻胶层104为掩膜,以所述基底层101为刻蚀停止层,进行第二次气相刻蚀。所述第二次气相刻蚀的工艺气体包括HF气体,但不限于此。
请参阅图6,执行步骤S4,进行第一次灰化工艺,去除所述光刻胶层104,此时所述SOI晶圆10的表面形成有硅基聚合物副产物105。
所述第一次灰化工艺的工艺气体优选为氧气(O2),在氧等离子体氛围中,以碳氢有机物为主要材质的光刻胶层104被分解成CO2、CO和H2O等小分子并以气体形式脱离所述光刻胶层104,最终使所述光刻胶层104去除。优选地,所述第一次灰化工艺的参数可选择现有工艺中的优选参数,例如:O2流量为1000sccm~3000sccm,灰化温度为25℃~200℃,射频功率为100W~300W。
所述硅基聚合物副产物105的形成原因包括:所述光刻胶层104在涂胶、边缘去胶、刻蚀、灰化等处理过程中会形成有机聚合物等副产物,在步骤S3的刻蚀过程中,会在所述SOI晶圆的表面形成含硅的刻蚀副产物,而由于所述光刻胶层104直接涂覆与所述SOI晶圆10的表面,因此所述有机聚合物与所述含硅的刻蚀副产物结合,形成所述硅基聚合物副产物。所述硅基聚合物副产物可以是在前述步骤中形成,也可以是在此步骤形成。
请参阅图7,执行步骤S5,进行第二次灰化工艺,以去除所述硅基聚合物副产物105,所述第二次灰化工艺的工艺气体至少包括含氟气体。
优选地,所述第二次灰化工艺的工艺气体包括O2和含氟气体的混合气体,该混合气体可产生O等离子体和F等离子体,其中F等离子体可与所述硅基聚合物副产物105中的硅离子反应产生SiF4挥发性气体;O等离子体可进一步分解所述硅基聚合物副产物105中的有机成分。因此,经过所述第二步灰化工艺,所述硅基聚合物副产物105能被分解去除,避免了所述硅基聚合物副产物105在后续的清洗步骤中难以去除进而形成缺陷源,提高了所述SOI晶圆的品质。优选地,所述含氟气体包括CF4、CHF3、C2F6、C3F8、NF3、SF6中的至少一种,在本实施例中更优选为CF4。优选地,所述第二次灰化工艺的参数包括:含氟气体流量为10sccm~200sccm,O2流量为0sccm~200sccm,灰化温度为200℃~300℃,射频功率为100W~300W,灰化时间不超过30s。由于所述硅基聚合物副产物105含量较少,相比于所述第一次灰化工艺,所述第二次灰化工艺的工艺气体流量相对较小;并且所述第二次灰化工艺的灰化温度可适当增加至200℃~300℃,以提高对所述硅基聚合物副产物105的去除能力。
所述第二次灰化工艺采用的工艺气体还可以对所述SOI晶圆10表面在刻蚀步骤形成的氧化物颗粒进行去除,进一步提高所述SOI晶圆的品质。
所述第二次灰化工艺和第一次灰化工艺可以在同一去胶设备(例如等离子体去胶机,plasmaasher)中进行,因此无需改变现有工艺设备,提高实用性。
在本实施例中,在执行步骤S5后,还可以包括湿法清洗步骤,对所述SOI晶圆10进行湿法清洗工艺,以进一步去除所述SOI晶圆10表面的杂质。所述杂质包括前述各步骤形成的光刻胶副产物和刻蚀副产物等,这些副产物以固体颗粒或有机聚合物的形式残留于SOI晶圆表面。所述湿法清洗工艺可参考现有技术,在此不做赘述。由于前述第二步灰化工艺去除了硅基聚合物副产物105,因此所述湿法清洗处理步骤去除杂质的工艺难度较低,对杂质的去除效果更好。
在本实施例中,优选地,所述SOI晶圆的刻蚀方法用于形成刻号区域,暴露出的所述基底层101表面的边缘区域A即为所述刻号区域。
综上所述,本发明提供的SOI晶圆的刻蚀方法,在进行常规的第一次灰化工艺去除光刻胶层后,接着进行第二次灰化工艺以去除SOI晶圆表面形成的硅基聚合物副产物,解决了现有工艺中在SOI晶圆表面形成硅基聚合物副产物的问题,提高了刻蚀工艺的品质和后续制程的良率;并且本发明提供的SOI晶圆的刻蚀方法,第二次灰化工艺和第一次灰化工艺可在同一去胶设备中进行,无需改变现有工艺设备和工艺流程,因此可实现性高、实用性强。
此外,可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。而且还应该理解的是,本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用,它们可以变化。还应该理解的是,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准,除非上下文明确表示相反意思。因此,例如,对“一个步骤”引述意味着对一个或多个步骤的引述,并且可能包括次级步骤。应该以最广义的含义来理解使用的所有连词。因此,词语“或”应该被理解为设有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解,除非上下文明确表示相反意思。
Claims (10)
1.一种SOI晶圆的刻蚀方法,其特征在于,包括以下步骤:
提供SOI晶圆,所述SOI晶圆包括依次层叠的基底层、埋氧化层和半导体顶层;
在所述半导体顶层上形成光刻胶层,并对所述光刻胶层进行边缘去胶处理;
以所述光刻胶层为掩膜,依次对所述半导体顶层和所述埋氧化层进行刻蚀,暴露出所述基底层表面的边缘区域;
进行第一次灰化工艺,以去除所述光刻胶层,此时所述SOI晶圆的表面形成有硅基聚合物副产物;
进行第二次灰化工艺,以去除所述硅基聚合物副产物,所述第二次灰化工艺的工艺气体至少包括含氟气体。
2.如权利要求1所述的SOI晶圆的刻蚀方法,其特征在于,在所述第二次灰化工艺之后,所述SOI晶圆的刻蚀方法还包括:进行湿法清洗,以去除所述SOI晶圆表面的杂质。
3.如权利要求1所述的SOI晶圆的刻蚀方法,其特征在于,所述SOI晶圆的刻蚀方法用于形成刻号区域,暴露出的所述基底层表面的边缘区域为所述刻号区域。
4.如权利要求1所述的SOI晶圆的刻蚀方法,其特征在于,所述第一次灰化工艺的工艺气体包括氧气。
5.如权利要求1所述的SOI晶圆的刻蚀方法,其特征在于,所述第二次灰化工艺的工艺气体包括氧气和含氟气体的混合气体。
6.如权利要求1或5所述的SOI晶圆的刻蚀方法,其特征在于,所述含氟气体包括CF4、CHF3、C2F6、C3F8、NF3、SF6中的至少一种。
7.如权利要求5所述的SOI晶圆的刻蚀方法,其特征在于,所述第二次灰化工艺的工艺参数包括:氧气流量为1sccm~200sccm,含氟气体流量为10sccm~200sccm,灰化温度为200℃~300℃,射频功率为100W~300W。
8.如权利要求1所述的SOI晶圆的刻蚀方法,其特征在于,所述以所述光刻胶层为掩膜,依次对所述半导体顶层和所述埋氧化层进行刻蚀的方法包括:以所述光刻胶层为掩膜,以所述埋氧化层为刻蚀停止层,对所述半导体顶层进行第一次气相刻蚀;接着以所述光刻胶层为掩膜,以所述基底层为刻蚀停止层,对所述埋氧化层进行第二次气相刻蚀。
9.如权利要求8所述的SOI晶圆的刻蚀方法,其特征在于,所述第一次气相刻蚀的工艺气体包括Cl2、HCl和HBr中的至少一种,所述第二次气相刻蚀的工艺气体包括HF气体。
10.如权利要求1所述的SOI晶圆的刻蚀方法,其特征在于,所述对所述光刻胶层进行边缘去胶处理的方法包括:采用晶圆边缘曝光工艺对所述光刻胶层进行边缘去胶处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211512234.5A CN115763243A (zh) | 2022-11-29 | 2022-11-29 | 一种soi晶圆的刻蚀方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211512234.5A CN115763243A (zh) | 2022-11-29 | 2022-11-29 | 一种soi晶圆的刻蚀方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115763243A true CN115763243A (zh) | 2023-03-07 |
Family
ID=85340365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211512234.5A Pending CN115763243A (zh) | 2022-11-29 | 2022-11-29 | 一种soi晶圆的刻蚀方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115763243A (zh) |
-
2022
- 2022-11-29 CN CN202211512234.5A patent/CN115763243A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0746015B1 (en) | Silicon etching method | |
US8802510B2 (en) | Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing | |
US20060205223A1 (en) | Line edge roughness reduction compatible with trimming | |
US6579809B1 (en) | In-situ gate etch process for fabrication of a narrow gate transistor structure with a high-k gate dielectric | |
CN100517576C (zh) | 半导体器件的制造方法 | |
JP2006528418A (ja) | 基板からフォトレジストを除去する方法 | |
US20040214448A1 (en) | Method of ashing a photoresist | |
US6218084B1 (en) | Method for removing photoresist layer | |
US20070275563A1 (en) | Mask forming and implanting methods using implant stopping layer and mask so formed | |
KR20030062200A (ko) | 레지스트 패턴 형성방법 | |
US6027959A (en) | Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process | |
US6849530B2 (en) | Method for semiconductor gate line dimension reduction | |
US6066567A (en) | Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process | |
US20030036284A1 (en) | Method for removing the photoresist layer of ion-implanting process | |
US20070190795A1 (en) | Method for fabricating a semiconductor device with a high-K dielectric | |
CN115763243A (zh) | 一种soi晶圆的刻蚀方法 | |
US7709393B2 (en) | Method for manufacturing semiconductor device | |
US20050124160A1 (en) | Novel multi-gate formation procedure for gate oxide quality improvement | |
KR101264927B1 (ko) | 반도체 소자의 제조 방법 | |
KR100417461B1 (ko) | 반도체 소자의 제조 방법 | |
JPH04208528A (ja) | 半導体装置の製造方法 | |
US7268066B2 (en) | Method for semiconductor gate line dimension reduction | |
JP2005129946A (ja) | ハードマスクのポストプラズマ洗浄プロセス | |
US20200321240A1 (en) | Method for forming a shallow trench structure | |
JP2004146442A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |