CN115763235A - 沟槽型绝缘栅场效应管及其制造方法、电子元件 - Google Patents

沟槽型绝缘栅场效应管及其制造方法、电子元件 Download PDF

Info

Publication number
CN115763235A
CN115763235A CN202211417255.9A CN202211417255A CN115763235A CN 115763235 A CN115763235 A CN 115763235A CN 202211417255 A CN202211417255 A CN 202211417255A CN 115763235 A CN115763235 A CN 115763235A
Authority
CN
China
Prior art keywords
dielectric layer
channel
layer
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211417255.9A
Other languages
English (en)
Inventor
盛况
王宝柱
王珩宇
任娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZJU Hangzhou Global Scientific and Technological Innovation Center
Original Assignee
ZJU Hangzhou Global Scientific and Technological Innovation Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZJU Hangzhou Global Scientific and Technological Innovation Center filed Critical ZJU Hangzhou Global Scientific and Technological Innovation Center
Priority to CN202211417255.9A priority Critical patent/CN115763235A/zh
Publication of CN115763235A publication Critical patent/CN115763235A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开涉及沟槽型绝缘栅场效应管及其制造方法、电子元件。该方法包括:在复合衬底形成图案化的保护层,并得到第一通道及堆叠的第一介质层及第二介质层,第一介质层、第二介质层及第一通道具有第一掺杂类型,保护层具有第二掺杂类型,保护层贯穿第二介质层,第一通道贯穿保护层;形成沿第二介质层背离第一介质层的方向依次设置的第三介质层、沟道层及第一源接触区,第三介质层和第一源接触区具有第一掺杂类型,沟道层具有第二掺杂类型;及形成栅氧结构,栅氧结构贯穿第一源接触区和沟道层,并至少延伸入第三介质层,栅氧结构与保护层堆叠并与第一通道堆叠。该方法可简单容易地制造沟槽型绝缘栅场效应管,实现嵌套在第三介质层下侧的保护层。

Description

沟槽型绝缘栅场效应管及其制造方法、电子元件
技术领域
本公开涉及半导体器件领域,特别是涉及沟槽型绝缘栅场效应管及其制造方法、电子元件。
背景技术
绝缘栅场效应管,也称金属-氧化物半导体场效应管(Metal OxideSemiconductor Field Effect Transister,MOSFET),在许多领域都得到应用。例如电动汽车车载充电机与电驱系统、充电桩、光伏微型逆变器、高铁、智能电网、工业级电源等领域。
各种各样的平面型MOSFET器件已经可以实现高阻断电压和高开关速度等性能,但是由于结型场效应晶体管(JFET)的存在,导致平面型MOSFET器件的比导通电阻不够小。
相比于平面型MOSFET器件,沟槽型MOSFET器件由于没有JFET区,因此既可以减小器件体积又可以降低比导通电阻。然而在高电场环境下,沟槽型MOSFET器件的可靠性受到挑战。
发明内容
基于此,本公开提供一种沟槽型绝缘栅场效应管,以保证可靠性并可降低比导通电阻。
本公开还提供一种用于制造沟槽型绝缘栅场效应管的方法,可以低成本、容易地获得可靠性好、比导通电阻低的沟槽型绝缘栅场效应管。
本公开实施方式提供一种用于制造沟槽型绝缘栅场效应管的方法,该方法包括:在复合衬底形成图案化的保护层,并得到第一通道以及堆叠的第一介质层及第二介质层,其中,第一介质层、第二介质层及第一通道分别具有第一掺杂类型,保护层具有第二掺杂类型,保护层贯穿第二介质层,第一通道贯穿保护层;形成沿第二介质层背离第一介质层的方向依次设置的第三介质层、沟道层及第一源接触区,其中,第三介质层和第一源接触区具有第一掺杂类型,沟道层具有第二掺杂类型;以及形成栅氧结构,其中,栅氧结构贯穿第一源接触区和沟道层,并至少延伸入第三介质层,栅氧结构与保护层堆叠并与第一通道堆叠。
本公开实施方式提供的用于制造沟槽型绝缘栅场效应管的方法步骤简单、层次结构形成容易,又能得到在堆叠方向嵌套在第三介质层下侧的保护层,使得保护层和第一通道能够位于栅氧结构的底面一侧。此外,该方法成本较低,工艺流转。
在一些实施方式中,该方法还包括:通过离子注入形成第一通道,其中,第一通道的掺杂浓度大于或等于第一介质层的掺杂浓度及第三介质层的掺杂浓度。
该方法可形成掺杂浓度更高的第一通道,继而获得导通电阻低的沟槽型绝缘栅场效应管。
在一些实施方式中,形成第三介质层的步骤包括:通过外延工艺形成第三介质层。
如此设置,该方法可以以较简单的工艺先形成保护层,然后形成与第二介质层具有相同晶格构造的第三介质层,形成的第三介质层与第二介质层结合良好,又可保证后续结构的形成。
在一些实施方式中,该方法还包括:通过外延工艺形成第二介质层和第一通道,其中,第二介质层的掺杂浓度大于第一介质层的掺杂浓度。
该方法中,可形成包裹栅氧结构底部的电流扩散区,所形成的第二介质层可用作电流扩散区。
本公开实施方式还提供一种沟槽型绝缘栅场效应管,该沟槽型绝缘栅场效应管包括:依次堆叠的第一介质层、第二介质层、第三介质层、沟道层及第一源接触区,其中,第一介质层、第二介质层、第三介质层及第一源接触区具有第一掺杂类型,沟道层具有第二掺杂类型;栅氧结构,贯穿第一源接触区和沟道层,并至少延伸入第三介质层;保护层,贯穿第二介质层并与栅氧结构堆叠设置,保护层具有第二掺杂类型;以及至少一个第一通道,第一通道贯穿保护层,第一通道具有第一掺杂类型并电性连接于第一介质层与第三介质层之间,第一通道与栅氧结构堆叠。
本公开提供的沟槽型绝缘栅场效应管,能够可靠地适用于高压使用环境,并且实现了更小的比导通电阻。该沟槽型绝缘栅场效应管具有优秀的综合使用性能。
在一些实施方式中,栅氧结构与第一源接触区沿第一方向并列,沿垂直于堆叠方向并垂直于第一方向的第二方向,至少两个第一通道均匀地间隔设置。
该沟槽型绝缘栅场效应管的性能更均衡稳定。
在一些实施方式中,第一通道沿堆叠方向的投影具有曲线边。
曲线边界的第一通道,实质也是曲线边界的保护层,有助于使栅氧结构的底面沿第一方向能至少被一部分保护层保护。该沟槽型绝缘栅场效应管具有较好的综合性能,保证低导通电阻的同时提高可靠性。
在一些实施方式中,第一通道的掺杂浓度大于或等于第一介质层的掺杂浓度及第三介质层的掺杂浓度。
掺杂浓度更高的第一通道可实现电阻率降低、导电性增强及导通电阻减小等效果。
在一些实施方式中,该沟槽型绝缘栅场效应管还包括第二通道,第二通道贯穿第二介质层并位于保护层的一侧,第二通道具有第一掺杂类型,第二通道的掺杂浓度大于或等于第一介质层的掺杂浓度及第三介质层的掺杂浓度,第二通道与第一通道电性连接。
通过设置掺杂浓度更高的第二通道,该沟槽型绝缘栅场效应管可实现电阻率降低、导电性增强及导通电阻减小等效果。
在一些实施方式中,第二介质层、第一通道及第三介质层被设置为电流扩散区,电流扩散区具有第一掺杂类型,并且掺杂浓度大于第一介质层的掺杂浓度。
通过设置掺杂浓度更高的电流扩散区,该沟槽型绝缘栅场效应管可实现电阻率降低、导电性增强及导通电阻减小等效果。
在一些实施方式中,栅氧结构与第一源接触区沿第一方向并列,保护层沿第一方向的两端均突出于栅氧结构。
该沟槽型绝缘栅场效应管具有较好的可靠性,栅氧结构受到较好地保护。
本公开在另一方面提供一种电子元件,该电子元件包括:前述的沟槽型绝缘栅场效应管;及电路,与沟槽型绝缘栅场效应管电性连接。
该电子元件可用于高电压工作环境,该电子元件具有较高的长期可靠性,并且实现了较低的导通电阻、较小的功耗。此外,该电子元件的制造成本可以较低。
附图说明
图1为本公开实施例中用于制造沟槽型绝缘栅场效应管的方法的流程框图;
图2为形成第一预制介质层后的半导体结构的结构示意图;
图3为形成保护层后的半导体结构的结构示意图;
图4为图3中A-A处的截面示意图;
图5为形成第二预制介质层后的半导体结构的结构示意图;
图6为形成第二源接触区后的半导体结构的结构示意图;
图7为形成沟槽后的半导体结构的结构示意图;
图8为形成绝缘层后的半导体结构的结构示意图;
图9为形成栅极后的半导体结构的结构示意图;
图10为图9所示半导体结构的示意性轴测图;
图11为本公开实施例提供的半导体结构的示意性剖视图;
图12为本公开实施例提供的半导体结构的示意性剖视图;
图13为本公开实施例提供的半导体结构的示意性剖视图;
图14为本公开实施例提供的半导体结构的示意性剖视图;
图15为本公开实施例提供的半导体结构的示意性剖视图;
图16为本公开实施例提供的半导体结构的示意性剖视图;
图17为本公开实施例提供的半导体结构的示意性剖视图;
图18为本公开实施例提供的半导体结构的示意性剖视图;
图19为本公开实施例提供的半导体结构的示意性剖视图;
图20为本公开实施例提供的半导体结构的示意性剖视图;
图21为本公开实施例提供的半导体结构的结构示意图;
图22为图21所示半导体结构的示意性轴测图;
图23为图21所示半导体结构的示意性剖视图;
图24为本公开实施例提供的电子元件的结构框图。
附图标记说明:1、衬底;2、第一预制介质层;3、第一介质层;4、第二介质层;5、保护层;6、第一通道;6-1、第一个第一通道;6-2、第二个第一通道;6-3、第三个第一通道;6-4、第四个第一通道;7、第三介质层;8、第二预制介质层;9、沟道层;10、第一源接触区;11、第二源接触区;12、沟槽;13、绝缘层;14、栅极;15、栅氧结构;16、第二通道;17、电流扩散区;100、沟槽型绝缘栅场效应管;200、电路;300、电子元件。
具体实施方式
为使本公开实施方式的上述目的、特征和优点能够更加明显易懂,下面结合附图对本公开实施方式的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本公开实施方式。但是本公开实施方式能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本公开实施方式内涵的情况下做类似改进,因此本公开实施方式不受下面公开实施方式的具体实施例的限制。
在本公开实施方式的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本公开实施方式和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本公开实施方式的限制。
此外,术语“第一”、“第二”、“第三”等仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。示例性地,第一源接触区也可被称作第二源接触区,第二源接触区也可被称作第一源接触区。在本公开实施方式的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本公开实施方式中,除非另有明确的规定和限定,术语“相连”、“连接”等应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是柔性连接,也可以是沿至少一个方向的刚性连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。术语“安装”、“设置”、“固定”等可以广义理解为连接。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本公开实施方式中的具体含义。
在本公开实施方式中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
需要说明的是,当元件被称为“固定于”或“设置于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的,并不表示是唯一的实施方式。
参阅图1,图1是本公开实施例中的用于制造沟槽型绝缘栅场效应管的方法的流程框图,本公开实施例提供的用于制造沟槽型绝缘栅场效应管的方法1000,包括下述步骤。
步骤S101,形成图案化的保护层。示例性地,可在复合衬底形成图案化的保护层,继而可基于复合衬底得到第一介质层、第二介质层及第一通道。应当理解,本文中的通道是指用于导电的通道。示例性地,沿第一介质层和第二介质层的堆叠方向,保护层贯穿第二介质层,第一通道贯穿保护层。第一介质层、第二介质层及第一通道分别具有第一掺杂类型,保护层具有第二掺杂类型。
该方法1000包括形成依次设置的第三介质层、沟道层及第一源接触区的步骤。具体地,可包括步骤S102,形成第三介质层;步骤S103,形成沟道层;以及步骤S104,形成第一源接触区。沿第二介质层背离第一介质层的方向,第三介质层、沟道层及第一源接触区依次设置。第三介质层和第一源接触区具有第一掺杂类型,沟道层具有第二掺杂类型。
步骤S105,形成栅氧结构。栅氧结构贯穿第一源接触区和沟道层,并至少延伸入第三介质层,栅氧结构与保护层堆叠并与第一通道堆叠。
本公开实施方式提供的用于制造沟槽型绝缘栅场效应管的方法,通过分步形成第一介质层、第二介质层和第三介质层,可以将保护层形成于第三介质层朝向第一介质层的一侧,并可形成第一通道。可先在复合衬底形成保护层,后形成保护层上的第三介质层,可避免了常用的刻槽后高能离子注入的工艺,降低了工艺成本,还可避免半导体结构的工位流转,缩短了加工时间。此外,可以在同一工位形成第一通道,继而制造出了可靠性好、比导通电阻小的沟槽型绝缘栅场效应管。
结合图2至图10,下文详述本公开实施方式提供的一种用于制造沟槽型绝缘栅场效应管的方法。
结合图2所示,图2示出了本公开实施例中的形成第一预制介质层后的半导体结构,在一些实施例中,可通过外延生长的方式在衬底1的一侧形成第一预制介质层2。
衬底1及第一预制介质层2的材料可包括碳化硅、硅、硅锗、锗、Ⅲ-Ⅴ族化合物如氮化镓和砷化镓中的至少一种。示例性地,碳化硅材料的沟槽型绝缘栅场效应管100(图10)具有较低的比导通电阻,这是因为栅氧结构15(图10)的侧壁处对应的晶面可以为{1-100}或{11-20}等晶面,相比于平面型绝缘栅场效应管的沟槽所在的{0001}晶面具有更高的迁移率。衬底1及第一预制介质层2可具有第一掺杂类型,例如为N型掺杂。衬底1的掺杂浓度可高于第一预制介质层2的掺杂浓度,衬底1的掺杂类型可被实现为N型重掺杂。
图3示出了形成保护层后的半导体结构。在一些实施方式中,可通过对第一预制介质层2进行离子注入的方式形成保护层5。同时,可认为获得了第一介质层3及第二介质层4。第一介质层3位于保护层5与衬底1之间。第二介质层4与保护层5并列,换言之,沿Z轴方向,保护层5贯穿第二介质层4。保护层5具有第二掺杂类型,例如为P型掺杂。保护层5的掺杂类型可以被实现为P型重掺杂。
图4为图3中A-A处的截面示意图。如图4所示,示例性地,保护层5为图案化结构,例如为间隔结构,继而在形成保护层5的步骤中还得到了第一通道6。第一通道6、第二介质层4及第一介质层3可以为一体式结构,基于具有第一掺杂类型的第一预制介质层2得到。第一通道6沿Z轴方向可贯穿保护层5而与第一介质层3电性连接。第一通道6可具有沿X轴方向延伸的整体形状,例如为矩形。
图5示出了形成第二预制介质层后的半导体结构。示例性地,该方法包括形成第三介质层7的步骤,可通过外延工艺形成覆盖第二介质层4、保护层5及第一通道6的第三介质层7。第三介质层7具有第一掺杂类型。
在一些实施方式中,该方法还包括通过外延工艺在第三介质层7上形成第二预制介质层8的步骤。第二预制介质层8具有第二掺杂类型。在另一些实施方式中,可以形成较厚的第三介质层,继而通过离子注入形成位于上层的第二预制介质层。
图6示出了形成第二源接触区后的半导体结构。示例性地,通过对第二预制介质层8的不同区域分别进行离子注入,可形成第一源接触区10和第二源接触区11,同时可得到沟道层9。沟道层9位于第三介质层7上,其可以为P阱区。第一源接触区10具有第一掺杂类型,例如为N型重掺杂;第二源接触区11具有第二掺杂类型,例如为P型重掺杂。如图6所示,该半导体结构可以大致为镜像对称,对称面平行于Y轴和Z轴形成的YZ面。因此可以描述半边结构。
图7示出了形成沟槽后的半导体结构。形成栅氧结构15(图9)的步骤可包括:形成沟槽12的子步骤,例如通过电感耦合等离子体刻蚀方式刻蚀形成沟槽12。第二源接触区11位于第一源接触区10背离沟槽12的一侧。沟槽12贯穿第一源接触区10和沟道层9,如图7所示,沟槽12可贯穿第三介质层7并且底面暴露出保护层5的一部分。沿X轴方向,沟槽12的尺寸可以比保护层5的尺寸小,并且保护层5的两端都可突出于沟槽12。示例性地,保护层5的至少一端也可与沟槽12的侧壁面齐平。
可以理解,图7中第一通道6位于保护层5的间隔处,第一通道6电性连接于第一介质层3与第三介质层7之间。当保护层5的一端与沟槽12的侧壁面齐平时,第一通道6可通过第二介质层4电性连接至第三介质层7。
图8示出了形成绝缘层后的半导体结构。示例性地,可通过热氧生长工艺在沟槽12的内壁面形成绝缘层13。绝缘层13的材料可包括氧化物。绝缘层13位于沟槽12内,覆盖了内壁面。在热氧生长工艺后,可对半导体结构进行退火处理。可选地,例如可通过沉积的方式形成绝缘层13。
图9示出了形成栅极后的半导体结构。示例性地,可通过多晶硅生长工艺及回刻工艺形成栅极14,其材料包括多晶硅。栅极14可以包括其他导电材料。栅极14填充了原沟槽12中除绝缘层13的剩余空间。栅极14和绝缘层13可用于构成栅氧结构15。图10为图9所示半导体结构的示意性轴测图。栅氧结构15贯穿第一源接触区10、沟道层9及第三介质层7。
本公开实施方式提供的用于制造沟槽型绝缘栅场效应管的方法,通过两次外延工艺形成可与第三介质层7部分重叠的保护层5和第一通道6,可以快捷、低成本地形成沟槽型绝缘栅场效应管100。
参考图4、图9和图10,本公开实施例提供一种沟槽型绝缘栅场效应管100。该沟槽型绝缘栅场效应管100包括:第一介质层3、第二介质层4、第三介质层7、沟道层9、第一源接触区10、栅氧结构15、保护层5及至少一个第一通道6。
第一介质层3、第二介质层4、第三介质层7、沟道层9及第一源接触区10依次堆叠。沟槽型绝缘栅场效应管100还可包括第二源接触区11。
栅氧结构15贯穿第一源接触区10和沟道层9,并至少延伸入第三介质层7。栅氧结构15可与第一源接触区10沿X方向排列,栅氧结构15可与第二源接触区11沿X方向排列。
保护层5贯穿第二介质层并与栅氧结构15堆叠设置。第一通道6贯穿保护层5。第一通道6电性连接于第一介质层3与第三介质层7之间。
该沟槽型绝缘栅场效应管100在使用时,保护层5可有效地降低栅氧结构15的底部绝缘层处的最大电场,具有较好的长期可靠性。同时,第一通道6的设置,有助于降低导通电阻,使得沟槽型绝缘栅场效应管100具有更好的电路性能。
图11示出了本公开实施例提供的半导体结构的剖面。在一些实施方式中,第一通道6以其最窄尺寸为宽度方向,则其长度方向相对X轴方向可以倾斜。换言之,保护层5的每一段的投影轮廓可为平行四边形。示例性地,以X轴方向为第一方向,Y轴方向为第二方向,则沿第二方向,至少两个第一通道6均匀地间隔设置。
图12示出了本公开实施例提供的半导体结构的剖面。在一些实施方式中,第一通道6整体具有折线形。
图13示出了本公开实施例提供的半导体结构的剖面。在一些实施方式中,第一通道6沿堆叠方向即Z轴方向的投影具有曲线边。如图13所示,第一通道6的投影轮廓可具有波浪形。
图14示出了本公开实施例提供的半导体结构的剖面。在一些实施方式中,第一通道6沿堆叠方向即Z轴方向的投影具有弧形边。
示例性地,栅氧结构15的平行于XZ面的断面中,一些与保护层5投影重叠,另一些与保护层5和第一通道6投影重叠,在一些实施例中可避免栅氧结构15的一些断面完全与第一通道6投影重叠。该栅氧结构15得到更全面的保护,这些沟槽型绝缘栅场效应管100具有更好地可靠性。
图15示出了本公开实施例提供的半导体结构的剖面。在一些实施方式中,形成图案化的保护层5的步骤中,得到了第二介质层4及多个第一通道6。多个第一通道6中可包括第一个第一通道6-1、第二个第一通道6-2、第三个第一通道6-3及第四个第一通道6-4。沿X轴方向,第一通道6未贯穿保护层5。示例性地,第一个第一通道6-1和第三个第一通道6-3沿X轴方向相对设置。第二个第一通道6-2和第四个第一通道6-4沿X轴方向相对设置,且二者与第一个第一通道6-1和第三个第一通道6-3沿Y轴方向间隔设置。
图15中的双点划线标示了栅氧结构15的投影边界。保护层5的两端都可突出于栅氧结构15。第一个第一通道6-1与栅氧结构15部分重叠,同时,第一个第一通道6-1电性连接于第一介质层3与第三介质层7之间。其余的第一通道6同理。示例性地,第一个第一通道6-1投影具有矩形轮廓。
图16示出了本公开实施例提供的半导体结构的剖面。示例性地,第一个第一通道6-1投影具有平行四边形轮廓。本公开实施方式提供的沟槽型绝缘栅场效应管100在A-A处的截面结构中,第一通道6还可以设置为其他形式,不以此为限。
图17示出了本公开实施例提供的半导体结构的剖面。示例性地,本公开实施方式提供的沟槽型绝缘栅场效应管100中,第一通道6的掺杂浓度大于第一介质层3的掺杂浓度及第三介质层7的掺杂浓度。该沟槽型绝缘栅场效应管100具有更小的导通电阻。
示例性地,在用于形成沟槽型绝缘栅场效应管的方法中,还包括:通过离子注入形成第一通道的步骤。第一通道可具有N型重掺杂的掺杂类型。
图18示出了本公开实施例提供的半导体结构的剖面。在一些实施方式中,沟槽型绝缘栅场效应管100包括第二通道16。第二通道16贯穿第二介质层4并位于保护层5沿X轴方向的一侧。保护层5的两侧都可设置第二通道16。第二通道16位于第一介质层3与第三介质层7之间。第二通道16可与第一通道6为一体式结构。第二通道16与第一通道6可以电连接。第二通道16具有第一掺杂类型,例如具有N型重掺杂,可以提升沟槽型绝缘栅场效应管100的导通性能。第二通道16的掺杂浓度大于第一介质层3的掺杂浓度及第三介质层7的掺杂浓度,第二通道16的掺杂浓度也大于第二介质层4的掺杂浓度。
图19示出了本公开实施例提供的半导体结构的剖面。在一些实施方式中,第一通道6与栅氧结构15部分重叠,继而保证了第一通道6电性连接于保护层5下的第一介质层3和保护层5上的第三介质层7之间。
图20示出了本公开实施例提供的半导体结构的剖面。在一些实施方式中,沿X轴方向,第一通道6的一端突出于栅氧结构15并可与第二介质层4连接,另一端可不突出于栅氧结构15。具有该剖面结构的沟槽型绝缘栅场效应管可以保护栅氧结构15同时降低比导通电阻。可选地,第一通道6的一端可突出于栅氧结构15,另一端可齐平或突出于栅氧结构15。可选地,第一通道6的两端可以都齐平于栅氧结构15。
图21示出了本公开实施例提供的半导体结构,图22为轴测图。示例性地,本公开实施例提供沟槽型绝缘栅场效应管100,该沟槽型绝缘栅场效应管100中,第二介质层4及第三介质层7被设置为电流扩散区17。电流扩散区17具有第一掺杂类型,并且掺杂浓度大于第一介质层3的掺杂浓度。通过设置电流扩散区17,实现了电阻率减少、导电能力强及比导通电阻降低等有益效果。
图23示出了图21所示半导体结构的剖面。可选地,第一通道6被设置为电流扩散区17的一部分。可选地,第一通道6的掺杂浓度大于电流扩散区17的掺杂浓度。第一介质层3可用作漂移区。
在一些实施方式中,本公开提供一种用于制造图21所示沟槽型绝缘栅场效应管100的方法,其中,可通过外延工艺形成第一预制介质层2;然后通过两步离子注入工艺,一步形成保护层5,另一步形成第二介质层4和第一通道6,可控制两步离子注入的深度大致相同;再通过外延工艺形成第三介质层7。第二介质层4、第三介质层7及第一通道6被设置为电流扩散区17。
在另一些实施方式中,用于制造沟槽型绝缘栅场效应管的方法还包括:形成第一介质层3;通过外延工艺形成位于第一介质层3背离衬底1的一侧的预制第二介质层,预制第二介质层的掺杂浓度大于第一介质层3的掺杂浓度;通过离子注入形成图案化的保护层5,并得到第二介质层4和第一通道6,可控制离子注入的深度;再通过外延工艺形成第三介质层7。第二介质层4、第三介质层7及第一通道6被设置为电流扩散区17。
可选地,可设置第一通道6的掺杂浓度高于基于第二介质层4和第三介质层7所构成的电流扩散区17的掺杂浓度。
总而言之,可以通过多个子步骤实现形成电流扩散区17。之后才开设沟槽12以暴露出保护层5。该方法可避免进行高能离子注入。
应当理解,本公开实施方式提供的沟槽型绝缘栅场效应管100还可以包括其他的结构,例如衬底1背离栅氧结构15的一侧可设置电极结构等。
参考图24,图24示出了电子元件的结构框图。本公开实施方式在另一方面提供一种电子元件300,该电子元件300包括沟槽型绝缘栅场效应管100和电路200。该电子元件300可在高压环境下使用。
沟槽型绝缘栅场效应管100可以为前述的各种实施例。有助于使电子元件300具有更高的集成度,更高的功率密度,更高的可靠性及更低的导通电阻。
电路200与沟槽型绝缘栅场效应管100电性连接。示例性地,电路200可以与栅极14、第一源接触区10、第二源接触区11及衬底1等电性连接,还可以与保护层5电性连接。示例性地,电路200可包括金属互连或电源触点。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上实施例中,除非除非另有明确的规定和限定,否则不限制各步骤的执行顺序,例如可以并行执行,也可以不同次序地先后执行。各步骤的子步骤还可以交错地执行。可以使用上述各种形式的流程,还可重新排序、增加或删除步骤,只要能够实现本公开实施方式提供的技术方案所期望的结果,本文在此不进行限制。
以上实施例仅表达了本发明创造的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明创造的专利保护范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明创造构思的前提下,还可以做出若干变形和改进,这些都属于本发明创造要求的专利保护范围。因此,本发明创造的专利保护范围应以所附权利要求为准。

Claims (12)

1.一种用于制造沟槽型绝缘栅场效应管的方法,其特征在于,包括:
在复合衬底形成图案化的保护层,并得到第一通道以及堆叠的第一介质层及第二介质层,其中,所述第一介质层、所述第二介质层及所述第一通道分别具有第一掺杂类型,所述保护层具有第二掺杂类型,所述保护层贯穿所述第二介质层,所述第一通道贯穿所述保护层;
形成沿所述第二介质层背离所述第一介质层的方向依次设置的第三介质层、沟道层及第一源接触区,其中,所述第三介质层和所述第一源接触区具有所述第一掺杂类型,所述沟道层具有所述第二掺杂类型;以及
形成栅氧结构,其中,所述栅氧结构贯穿所述第一源接触区和所述沟道层,并至少延伸入所述第三介质层,所述栅氧结构与所述保护层堆叠并与所述第一通道堆叠。
2.根据权利要求1所述的用于制造沟槽型绝缘栅场效应管的方法,其中,还包括:通过离子注入形成所述第一通道,其中,所述第一通道的掺杂浓度大于或等于所述第一介质层的掺杂浓度及所述第三介质层的掺杂浓度。
3.根据权利要求1所述的用于制造沟槽型绝缘栅场效应管的方法,其中,形成所述第三介质层的步骤包括:通过外延工艺形成所述第三介质层。
4.根据权利要求1或3所述的用于制造沟槽型绝缘栅场效应管的方法,其中,还包括:通过外延工艺形成所述第二介质层和所述第一通道,其中,所述第二介质层的掺杂浓度大于所述第一介质层的掺杂浓度。
5.一种沟槽型绝缘栅场效应管,其特征在于,包括:
依次堆叠的第一介质层、第二介质层、第三介质层、沟道层及第一源接触区,其中,所述第一介质层、第二介质层、第三介质层及所述第一源接触区具有第一掺杂类型,所述沟道层具有第二掺杂类型;
栅氧结构,贯穿所述第一源接触区和所述沟道层,并至少延伸入所述第三介质层;
保护层,贯穿所述第二介质层并与所述栅氧结构堆叠设置,所述保护层具有所述第二掺杂类型;以及
至少一个第一通道,所述第一通道贯穿所述保护层,所述第一通道具有所述第一掺杂类型并电性连接于所述第一介质层与所述第三介质层之间,所述第一通道与所述栅氧结构堆叠。
6.根据权利要求5所述的沟槽型绝缘栅场效应管,其中,所述栅氧结构与所述第一源接触区沿第一方向并列,沿垂直于堆叠方向并垂直于所述第一方向的第二方向,至少两个所述第一通道均匀地间隔设置。
7.根据权利要求5所述的沟槽型绝缘栅场效应管,其中,所述第一通道沿堆叠方向的投影具有曲线边。
8.根据权利要求5所述的沟槽型绝缘栅场效应管,其中,所述第一通道的掺杂浓度大于或等于所述第一介质层的掺杂浓度及所述第三介质层的掺杂浓度。
9.根据权利要求8所述的沟槽型绝缘栅场效应管,其中,还包括第二通道,所述第二通道贯穿所述第二介质层并位于所述保护层的一侧,所述第二通道具有所述第一掺杂类型,所述第二通道的掺杂浓度大于或等于所述第一介质层的掺杂浓度及所述第三介质层的掺杂浓度,所述第二通道与所述第一通道电性连接。
10.根据权利要求5所述的沟槽型绝缘栅场效应管,其中,所述第二介质层、所述第一通道及所述第三介质层被设置为电流扩散区,所述电流扩散区具有所述第一掺杂类型,并且掺杂浓度大于所述第一介质层的掺杂浓度。
11.根据权利要求5至10中任一项所述的沟槽型绝缘栅场效应管,其中,所述栅氧结构与所述第一源接触区沿第一方向并列,所述保护层沿所述第一方向的两端均突出于所述栅氧结构。
12.一种电子元件,其特征在于,包括:
如权利要求5至11中任一项所述的沟槽型绝缘栅场效应管;及
电路,与所述沟槽型绝缘栅场效应管电性连接。
CN202211417255.9A 2022-11-14 2022-11-14 沟槽型绝缘栅场效应管及其制造方法、电子元件 Pending CN115763235A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211417255.9A CN115763235A (zh) 2022-11-14 2022-11-14 沟槽型绝缘栅场效应管及其制造方法、电子元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211417255.9A CN115763235A (zh) 2022-11-14 2022-11-14 沟槽型绝缘栅场效应管及其制造方法、电子元件

Publications (1)

Publication Number Publication Date
CN115763235A true CN115763235A (zh) 2023-03-07

Family

ID=85370015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211417255.9A Pending CN115763235A (zh) 2022-11-14 2022-11-14 沟槽型绝缘栅场效应管及其制造方法、电子元件

Country Status (1)

Country Link
CN (1) CN115763235A (zh)

Similar Documents

Publication Publication Date Title
US10217858B2 (en) Semiconductor device and method of manufacturing semiconductor device
US7855384B2 (en) SIC semiconductor device and method for manufacturing the same
CN103367446B (zh) 应力降低的场效应半导体器件和用于形成该器件的方法
CN103383966B (zh) 具有改善的鲁棒性的半导体器件
US20200020798A1 (en) Power mosfet with an integrated pseudo-schottky diode in source contact trench
CN112201690A (zh) Mosfet晶体管
CN115513297A (zh) 碳化硅平面mosfet器件及其制造方法
CN104599971A (zh) 用于制造竖直半导体器件的方法和竖直半导体器件
US20220069084A1 (en) Power semiconductor device and method of fabricating the same
CN117316769B (zh) 一种自对准的碳化硅mosfet器件及其制备方法
US8803230B2 (en) Semiconductor transistor having trench contacts and method for forming therefor
US11201238B2 (en) Semiconductor device, method of manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
CN117577681A (zh) 碳化硅半导体功率晶体管及其制造方法
CN113809148B (zh) 功率元件及其制造方法
CN115911088A (zh) 半导体器件、制备方法、功率转换电路及车辆
CN213459746U (zh) Mosfet晶体管
US11769828B2 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
US20230065808A1 (en) Vertical field-effect transistor, method for producing a vertical field-effect transistor and component having vertical field-effect transistors
CN115224111A (zh) 沟槽栅器件的制备方法及沟槽栅器件
CN115763235A (zh) 沟槽型绝缘栅场效应管及其制造方法、电子元件
CN112151600A (zh) 一种功率半导体器件的元胞结构及其制造方法
CN114667609A (zh) 垂直场效应晶体管和用于构造其的方法
CN118136676B (zh) 一种碳化硅金属-氧化物场效应晶体管以及功率器件
CN116504842B (zh) 异质结绝缘栅场效应管及其制造方法、半导体器件
US20170154965A1 (en) Semiconductor Device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination