CN115755515A - 掩模版和使用该掩模版形成半导体器件中的图案的方法 - Google Patents

掩模版和使用该掩模版形成半导体器件中的图案的方法 Download PDF

Info

Publication number
CN115755515A
CN115755515A CN202210935429.4A CN202210935429A CN115755515A CN 115755515 A CN115755515 A CN 115755515A CN 202210935429 A CN202210935429 A CN 202210935429A CN 115755515 A CN115755515 A CN 115755515A
Authority
CN
China
Prior art keywords
pattern
reticle
regular hexagon
layer
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210935429.4A
Other languages
English (en)
Inventor
申素恩
崔振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115755515A publication Critical patent/CN115755515A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/24—Reflection masks; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

提供了掩模版和使用该掩模版形成半导体器件中的图案的方法。所述掩模版包括：掩模基板；反射层，所述反射层位于所述掩模基板上；以及掩模图案，所述掩模图案位于所述反射层上，并且具有用于吸收光的图像图案和位于所述图像图案之间的第一图案，所述第一图案是开口，并且在俯视图中具有蜂窝状排列，使得七个所述第一图案布置在第一正六边形的相应的顶点和中心处，并且每个所述第一图案具有相对于所述第一正六边形旋转90度的第二正六边形的形状。

Description

掩模版和使用该掩模版形成半导体器件中的图案的方法
相关申请的交叉引用
本申请要求于2021年9月1日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2021-0116337的优先权，其内容通过引用整体合并于此。
技术领域
示例实施例涉及在光处理中使用的掩模版(reticle)和使用该掩模版形成半导体器件中的图案的方法。更具体地，示例实施例涉及适于形成具有蜂窝状排列的孔阵列图案的掩模版和使用该掩模版形成孔阵列图案的方法。
背景技术
半导体器件可以包括致密重复的孔和/或图案。因为半导体器件是高度集成的，所以可能不容易形成孔和图案。因此，需要优化用于形成孔和图案的光处理。
发明内容
根据示例实施例，提供了一种掩模版。所述掩模版可以包括掩模基板、位于所述掩模基板上的反射层和位于所述反射层上的掩模图案。所述掩模图案可以包括用于吸收光的图像图案和用作所述图像图案之间的开口的第一图案。在俯视图中，所述第一图案可以具有布置在第一正六边形的每个顶点和所述第一正六边形的内中心处的蜂窝状排列。每个所述第一图案具有其中所述第一正六边形旋转90度的第二正六边形的形状。
根据示例实施例，提供了一种掩模版。所述掩模版可以包括掩模基板、金属层、反射层和掩模图案，所述掩模基板包括图像区域和围绕所述图像区域的黑色区域，所述金属层位于所述掩模基板的底表面上，所述反射层位于所述掩模基板上，所述掩模图案位于所述反射层上。在所述掩模图案中，用于吸收光的图像图案和用作所述图像图案之间的开口的第一图案可以设置在所述图像区域上。黑色图案可以设置在所述黑色区域上。在俯视图中，所述第一图案可以具有布置在第一正六边形的每个顶点和第一正六边形的内中心处的蜂窝状排列。每个所述第一图案具有第二正六边形的形状。所述第二正六边形可以外接目标孔阵列的每个目标孔。
根据示例实施例，提供了一种用于形成半导体器件中的图案的方法。在该方法中，可以在衬底上形成模制层。可以在所述模制层上形成硬掩模层。可以在所述硬掩模层上形成光刻胶层。可以使用掩模版对其上形成有所述光刻胶层的所述衬底执行光处理，以形成包括具有蜂窝状排列的孔的光刻胶图案，所述蜂窝状排列布置在第一正六边形的每个顶点和所述第一正六边形的内中心处。可以使用所述光刻胶图案蚀刻所述硬掩模层以形成硬掩模。可以使用所述硬掩模蚀刻模制层以形成包括具有蜂窝状排列的孔的孔阵列图案。所述掩模版可以包括用于吸收光的图像图案和用作所述图像图案之间的开口的第一图案。在俯视图中，所述第一图案可以定位成具有所述蜂窝状排列，并且所述第一图案可以具有其中所述第一正六边形旋转90度的第二正六边形的形状。
附图说明
通过参考附图详细描述示例性实施例，特征对于本领域技术人员而言将变得显而易见，其中：
图1是根据示例实施例的曝光设备；
图2是示出根据示例实施例的目标孔阵列图案的排列的俯视图；
图3是示出适于形成图2所示的目标孔阵列图案的掩模版的俯视图；
图4是示出图3的掩模版中包括的图像图案的放大俯视图；
图5是图3的掩模版的透视图；
图6是沿着图3的线I-I'截取的截面图；
图7是示出掩模版的第一图案和对应的目标孔的放大俯视图；
图8是示出根据示例实施例的目标孔阵列图案的排列的俯视图；
图9是示出适于形成图8所示的目标孔阵列图案的掩模版的图像图案的放大俯视图；
图10是示出掩模版中的第一图案和对应的目标孔的放大俯视图；
图11至图13是示出形成目标孔阵列图案的方法中的各阶段的截面图；
图14和图15是示出用于形成柱状图案的方法中的各阶段的截面图；
图16至图19是示出用于形成柱状图案的方法中的各阶段的截面图；
图20至图22是示出用于形成圆柱形图案的方法中的各阶段的截面图；
图23至图28是示出根据示例实施例的制造DRAM器件的方法中的各阶段的俯视图和截面图。
具体实施方式
图1是根据示例实施例的曝光设备的示例。曝光设备可以是极紫外(EUV)曝光设备。
参考图1，根据示例实施例，曝光设备200可以包括泵浦光源210、照明部件220和投射部件230。投射部件230可以包括空气供应部件290。
泵浦光源210(例如，激光源)可以产生泵浦光212。泵浦光源210可以向照明部件220提供泵浦光212。例如，泵浦光212可以包括激光束。泵浦光212可具有约400nm至约800nm的单一波长。
照明部件220可以产生EUV光204。EUV光204可以从EUV源202产生。EUV光204也可以被称为EUV等离子体或EUV激光束。EUV光204可以通过投射部件230被引导到衬底W。在示例实施例中，照明部件220可以包括源壳体222、聚光镜224、分面场镜226和分面光瞳镜228。源壳体222可以围绕(例如，容纳)聚光镜224、分面场镜226、分面光瞳镜228和源阻挡部件。
EUV源202可以填充在源壳体222中。泵浦光212可以穿过源壳体222和聚光镜224。EUV源202可以被泵浦光212激发。在示例实施例中，EUV源202可以包括例如处于等离子体状态的锡(Sn)、氙(Xe)气体、钛(Ti)或锂(Li)蒸气。例如，锡的EUV源202可以产生大约13.5nm波长的EUV光204。聚光镜224可以将EUV光204反射到分面场镜226。EUV光204可以聚焦在分面场镜226上。分面场镜226可以将EUV光204反射到分面光瞳镜228。分面场镜226可以包括平面镜。分面场镜226与分面光瞳镜228之间的EUV光204可以平行照射，例如透射或通过。分面光瞳镜228可以包括凹面镜。EUV光204可以由分面光瞳镜228聚焦在投射部件230上。EUV光204可以穿过源壳体222。
投射部件230可以将EUV光204投射到衬底W。在示例实施例中，投射部件230可以包括腔室232、聚光镜234、掩模版240、静电卡盘270、载物台280和空气供应部件290。腔室232可以结合到源壳体222。或者，腔室232可以与源壳体222分开。腔室232可以围绕(例如，容纳)聚光镜234、掩模版240、静电卡盘270和载物台280。腔室232可以防止聚光镜234、掩模版240、静电卡盘270和载物台280受到颗粒的污染。聚光镜234可以设置于腔室232的下部处。聚光镜234可以将EUV光204反射到掩模版240。掩模版240可以设置在腔室232的上部处，例如，掩模版240和聚光镜234可以位于腔室232的沿着垂直方向Z的相对侧处。掩模版240可以将图像图案投射到衬底W上。图像图案可以被转移到衬底W。
静电卡盘270可以将掩模版240固定在腔室232的上部处。掩模版240可以通过静电卡盘270的静电力固定。
载物台280可以设置在腔室232的下部处，例如，载物台280和聚光镜234可以位于腔室232的同一表面上。载物台280可以加载(例如，保持)其上形成有光刻胶层的衬底W。
空气供应部件290可以连接到腔室232中的静电卡盘270。空气供应部件290可以通过静电卡盘270向掩模版240供应空气。空气可以从掩模版240去除颗粒。
可以使用曝光设备200对光刻胶层执行曝光工艺。可以执行曝光工艺，并且可以执行显影工艺以形成光刻胶图案。可以使用光刻胶图案蚀刻下面的层以形成目标图案或目标孔。
图2是示出根据示例实施例的目标孔阵列图案的排列的俯视图。图3是用于形成图2所示的目标孔阵列图案的掩模版240的俯视图。图4是示出掩模版240中包括的图像图案的放大俯视图。图5是掩模版240的透视图。图6是沿着图3的线I-I'截取的截面图。图7是示出掩模版240的第一图案和对应的目标孔的放大俯视图。图3、图5和图6还包括边缘覆盖单元，并且图3还包括静电卡盘270。
参考图2，模制层可以形成在衬底(例如，衬底W)上。模制层可以包括规则布置的孔300。孔300可以是目标孔，并且孔300可以被称为目标孔阵列图案。在俯视图中，孔300可以具有布置在第一正六边形310的每个顶点和第一正六边形310的内部中心处的蜂窝状排列，例如，孔300可以布置成在第一正六边形310的相应六个顶点处具有六个孔300，同时在第一正六边形310的中心处具有第七孔300。在俯视图中，孔300可以具有圆形形状，例如，每个孔300可以具有圆形形状。
在示例实施例中，在孔300的蜂窝状排列中，第一正六边形310可以具有其中上部和下部具有水平直线(例如，沿着第一方向X)的形状，以及侧部突出的形状(例如，每个侧部可以包括相对于彼此成倾斜角度并且连接上部和下部的两条边)。孔300可以在与衬底平行的第一方向X上布置。另外，在第一方向X上延伸的每个部分可以被称为行，并且多个行可以在与衬底平行并与第一方向垂直的第二方向上布置，例如，行可以在第二方向Y上彼此间隔开。设置在第一行1的孔和设置在与第一行1相邻的第二行2的孔可以彼此以Z字形方式布置，例如，第一行1和第二行2可以彼此偏移。即，孔300可以在第二方向Y上以Z字形方式(例如，Z字形图案)设置。每个孔300可以具有第一半径(即，半径r1)。
在下文中，将在下面参考图3至图7描述掩模版240(用于形成图2所示的目标孔阵列图案)。
参考图3至图7，掩模版240可以设置在静电卡盘270上。例如，掩模版240可以固定在静电卡盘270的下表面上，例如，掩模版240可以固定在静电卡盘270的与腔室232的内部和载物台280(图1)面对的表面上。例如，掩模版240和静电卡盘270均可以具有四边形(例如，正方形)形状。静电卡盘270的尺寸(例如，沿着第一方向X和/或第二方向Y的宽度)可以大于掩模版240的尺寸(例如，沿着第一方向X和/或第二方向Y的宽度)，如图3所示。
在示例实施例中，边缘覆盖单元260可以例如沿着掩模版240的相对边缘安装在掩模版240上。掩模版240可以设置在静电卡盘270的中心。
在示例实施例中，如图5和图6所示，掩模版240可以包括掩模基板252、金属层254、反射层256和掩模图案258。掩模基板252可以位于金属层254和反射层256之间，其中掩模图案258位于反射层上。
详细地，掩模基板252可以包括低热膨胀材料(LTEM)。金属层254可以设置在掩模基板252下方。反射层256可以设置在掩模基板252上，例如，因此掩模基板252可以位于金属层254和反射层256之间。反射层256可以反射EUV光204。例如，反射层256可包含钼层和硅层。钼层和硅层可以交替地堆叠。例如，钼层和硅层中的每一者的厚度可以等于EUV光204的波长的一半。
掩模图案258可以设置在反射层256上，例如，因此反射层256可以位于掩模基板252和掩模图案258之间。掩模图案258可以吸收EUV光204。在示例实施例中，掩模图案258可以包括图像图案257和黑色图案259。图像图案257可以设置于掩模基板252的中心。黑色图案259可以设置在掩模基板252的边缘上。例如，图像图案257和黑色图案259可以包括TaN或TaBN。在另一示例实施例中，图像图案257和黑色图案259可以包括钼、钯、锆、硅化镍、钛、氮化钛、铬、氧化铬、氧化铝、铝铜合金等。
可以提供图像图案257以用于电路图案的成像。EUV光204可以在图像图案257处被吸收。EUV光204可以透射通过图像图案257之间的开口部分，并且被反射层256反射。在下文中，图像图案257之间的每个开口部分被称为第一图案257a。
在示例实施例中，掩模基板252可以包括图像区域251和黑色区域253。图像区域251可以设置在掩模基板252的中心处，并且黑色区域253可以设置在掩模基板252的边缘处，例如，黑色区域253可以围绕图像区域251的整个周边。图像图案257和第一图案257a可以设置在图像区域251上。例如，图像区域251可以具有正方形形状。黑色图案259可以设置在黑色区域253上。在示例实施例中，黑色区域253可以具有围绕图像区域251的矩形环形状。EUV光204的至少一部分可以在图像区域251中被反射，而EUV光204可以在黑色区域253中被吸收。
边缘覆盖单元260可以设置在掩模版240的相对侧边缘上。边缘覆盖单元260可以设置在黑色区域253上，例如，边缘覆盖单元260可以仅与黑色区域253和图像区域251之中的黑色区域253重叠。
将参考图4更详细地描述掩模版240的图像图案257。图像图案257可以是未曝光区域，并且图像图案257之间的第一图案257a可以是曝光区域。
参考图4，在俯视图中，在掩模版中包括的每个第一图案257a可以具有第二正六边形302的形状。如在图4中进一步所示，六个第一图案257a可以布置成六边形，其中第七第一图案257a在六边形的中心。第二正六边形302的形状可以与作为目标孔阵列图案的蜂窝状排列的第一正六边形310旋转90度的形状相同。即，在掩模版240中，第一正六边形310包括沿着第一方向X以直线水平地延伸的上部和下部(图4所示的虚线形状)，而第二正六边形302包括例如沿着第二方向Y以直线垂直地延伸的侧部，而上部和下部是突出部分，例如，包括从六边形向外突出的成角度的突起的非直线部分。
第一图案257a可以在与衬底平行的第一方向X上布置，并且第一图案257a可以在第二方向Y上以Z字形方式布置。即，第一图案257a在第一方向X上的行可以沿着第二方向Y相对于彼此偏移。
如图7所示，第二正六边形302可以外接目标孔阵列图案的目标孔300，例如，每个目标孔300可以内接在相应的一个正六边形302中。从第二正六边形302的中心到第二正六边形302的顶点的距离d2可以大于第一半径r1。从第二正六边形302的中心到第二正六边形302的每条边的垂直距离可以基本上等于第一半径r1。另外，彼此最靠近设置的第二正六边形302之间(例如，在第一方向X上的两个相邻的第二正六边形302之间)的最短距离d1可以与目标孔300之间的最短距离基本上相同。
当使用掩模版240对衬底上的光刻胶层执行曝光工艺时，可以形成包括孔的光刻胶图案。在这种情况下，在俯视图中，每个孔可以具有圆形形状。例如，孔的形状和尺寸可以与目标孔300的形状和尺寸基本上相同。每个孔可以具有第一半径r1。
这样，在掩模版240的第一图案257a中，从第二正六边形302的中心到第二正六边形302的顶点的距离d2可以大于目标孔300的第一半径r1。因此，掩模版240的第一图案257a的面积可以大于目标孔300的面积。即，在图7中，第一图案257a的面积可以比目标孔300的面积大出了目标孔300外部的阴影部分“a”。因此，当使用掩模版240时，可以增加通过第一图案257a反射的光的量。因此，可以通过曝光工艺精确地形成光刻胶图案。
如果在掩模版中包括的每个第一图案具有半径为r的圆形形状(而不是如在示例实施例中具有六边形形状)，则每个这样的第一图案的面积将为πr2。相比之下，根据示例实施例，当在掩模版240中包括的每个第一图案257a具有在半径为r的圆中外接的正六边形时，每个第一图案257a的面积为
Figure BDA0003780581510000081
即，其大于πr2。因此，根据示例实施例的掩模版240中的每个第一图案257a的曝光面积可以是具有圆形形状的掩模版中的图案的曝光面积的大约1.1倍。当使用掩模版240执行曝光工艺时，施加到光刻胶层的光的量增加。因此，光刻胶图案可以具有精确的边缘轮廓。
因此，使用掩模版240形成的光刻胶图案可以具有改善的图像对数斜率(ILS)和改善的归一化图像对数斜率(NILS)。因此，可以改善光刻胶图案的一致性。另外，可以增加施加到光刻胶层的光的有效剂量。
如上所述，在掩模版240中彼此最靠近的第一图案257a之间的最短距离d1可以与目标孔300之间的最短距离相同。因此，可以在将第一图案257a之间的最短距离d1保持为与具有圆形形状的第一图案之间的最短距离相同的同时增加曝光面积。
在使用掩模版240执行曝光工艺之后，可以使光刻胶层显影以形成包括孔的光刻胶图案。孔可以与图2所示的目标孔300相同。
通过改变在掩模版中包括的图像图案(或第一图案)，可以形成具有各种排列的孔阵列图案。在下文中，将参考图8至图10描述适于形成具有不同排列(例如，不同取向)的目标孔阵列图案的掩模版的图像图案。
图8是示出根据示例实施例的目标孔阵列图案的排列的俯视图。图9是示出适于形成图8所示的目标孔阵列图案的掩模版的图像图案的放大俯视图。图10是示出掩模版中的第一图案和对应的目标孔的放大俯视图。
参考图8，模制层可以形成在衬底上，并且模制层可以包括规则布置的孔300。孔300可以具有布置在第一正六边形310a的每个顶点和第一正六边形310a的内中心处的蜂窝状排列。
在示例实施例中，在孔300的蜂窝状排列中，第一正六边形310a可以从图2所示的第一正六边形旋转90度。即，第一正六边形310a可以具有上部和下部突出的形状(例如，凸部)，以及侧部具有垂直直线的形状(例如，每个侧部整体上成直线)。
孔300可以在第二方向Y上布置。另外，布置在沿第二方向Y延伸的部分中的每个部分可以被称为列，并且多个列可以在第一方向X上布置，例如，列可以在第一方向X上彼此间隔开。设置在第一列3中的孔和设置在与第一列3相邻的第二列4中的孔可以彼此以Z字形方式布置，例如，第一列3和第二列4可以在第二方向Y上延伸并且可以彼此偏移。
参考图9，在俯视图中，在掩模版中包括的每个第一图案257a可以具有第二正六边形302a的形状。每个第一图案257a的第二正六边形302a的排列可以与作为目标孔阵列图案的蜂窝状排列的第一正六边形310a旋转90度的排列相同。即，在掩模版中，第二正六边形302a可以具有上部和下部具有水平直线的形状以及侧部突出的形状。
参考图10，第二正六边形302a可以外接目标孔阵列图案的目标孔300。因此，根据示例实施例的掩模版中的每个第一图案257a的曝光面积可以是比较掩模版中的具有圆形形状的每个第一图案的曝光面积的大约1.1倍。因此，使用根据示例实施例的掩模版形成的光刻胶图案可以具有改善的图像对数斜率(ILS)和改善的归一化图像对数斜率(NILS)。另外，可以增加施加到光刻胶层的光的有效剂量。
另外，掩模版中彼此最靠近的第一图案257a之间的最短距离d1可以与目标孔300之间的最短距离相同。因此，可以在将每个第一图案257a之间的最短距离d1保持为与具有圆形形状的第一图案之间的最短距离相同的同时增加曝光面积。
在使用掩模版240执行曝光工艺之后，可以使光刻胶层显影以形成包括孔的光刻胶图案。孔可以与图8所示的目标孔300相同。
在下文中，将参考图11至图13描述用于形成目标孔阵列图案的方法。图11至图13是示出形成目标孔阵列图案的方法中的各阶段的截面图。
参考图11，可以在衬底100上形成模制层102。模制层102可以包括绝缘材料。模制层102可以包括例如氧化硅或氮化硅。
可以在模制层102上形成硬掩模层104。可以在硬掩模层104上涂覆光刻胶层106。
参考图12，可以通过对光刻胶层106执行曝光工艺和显影工艺来形成光刻胶图案106a。光刻胶图案106a可以具有与目标孔阵列图案的排列基本上相同的排列。
详细地，可以将其上形成有光刻胶层106的衬底100加载到曝光设备200(参考图1)中，例如，衬底100可以对应于图1中的衬底W。掩模版240可以设置在衬底100上方。
在示例实施例中，可以在曝光工艺中使用参考图3至图7所示的掩模版240。在一些示例实施例中，可以在曝光工艺中使用参考图8至图10示出的掩模版。
在示例实施例中，施加到掩模版240的光可以是极紫外(EUV)光。然而，光不限于EUV光，例如，光可以具有g线(436nm)、i线(365nm)、KrF(248nm)或ArF(193nm)的波长。
在使用掩模版240执行曝光工艺之后，可以执行显影工艺以形成包括孔的光刻胶图案106a。光刻胶图案106a可以具有改善的图像对数斜率(ILS)和改善的归一化图像对数斜率(NILS)。另外，可以增加光的有效剂量。
参考图13，可以使用光刻胶图案106a作为蚀刻掩模蚀刻硬掩模层104以形成第一硬掩模104a。之后，可以去除光刻胶图案106a。
可以使用第一硬掩模104a作为蚀刻掩模蚀刻模制层102，以在模制层102中形成目标孔阵列图案110，例如图2中的孔300。可以通过各向异性蚀刻工艺来蚀刻模制层102。
目标孔阵列图案110的排列可以根据掩模版的图像图案而改变。在示例实施例中，目标孔阵列图案110可以具有与参考图2描述的排列相同的排列。在一些示例实施例中，目标孔阵列图案110可以具有与参考图8描述的排列相同的排列。在俯视图中，目标孔阵列图案110的每个孔可以为具有第一半径r1的圆形形状。
如所描述的，通过优化在掩模版中包括的第一图案的形状，光刻胶图案106a可以具有改善的图像对数斜率(ILS)和归一化图像对数斜率(NILS)。另外，可以使用光刻胶图案106a对模制层进行图案化，以形成具有目标宽度和间隔的目标孔阵列图案110。此外，可以通过以上工艺形成具有规则且致密的蜂窝状排列的目标孔阵列图案110。
在下文中，参考图14和图15分别描述使用图13的目标孔阵列图案110形成柱状图案和圆柱形图案的方法。图14和图15是示出用于形成柱状图案的方法中的各阶段的截面图。可以通过在执行参考图11至图13所示的工艺之后执行附加工艺来形成柱状图案。
参考图14，首先，可以执行参考图11至图13所示的工艺，以在模制层102中形成目标孔阵列图案110。此后，可以在第一硬掩模104a上形成导电层以填充目标孔阵列图案110的孔。导电层可以包括例如金属。可以将导电层平坦化，直到第一硬掩模104a的上表面被暴露，以在每个孔中形成具有柱形状的导电图案120。平坦化工艺可以包括例如化学机械抛光工艺或回蚀工艺。
参考图15，可以去除模制层102和第一硬掩模104a。因此，导电图案120的表面可以被暴露。例如，可以通过湿法蚀刻工艺去除模制层102和第一硬掩模104a。
根据用于形成目标孔阵列图案的掩模版中的第一图案的排列，导电图案120可以具有图2所示的排列或图8所示的排列。
可以通过以上工艺形成具有柱形状和规则且致密的蜂窝状排列的导电图案120。可以使用具有改善的图像对数斜率(ILS)和归一化图像对数斜率(NILS)的光刻胶图案106a来将导电图案120图案化。因此，每个导电图案120的直径和形状以及导电图案120之间的距离可以具有目标值，并且导电图案120可以具有高一致性。
图16至图19是示出用于形成柱状图案的方法的截面图。
参考图16，可以在衬底100上形成蚀刻目标层102a。蚀刻目标层102a可以由单个层或多个堆叠层形成。例如，蚀刻目标层102a可以包括导电层或磁隧道结(MTJ)结构层。
可以在蚀刻目标层102a上形成硬掩模层。可以在硬掩模层上涂覆光刻胶层。
此后，可以执行参考图12和图13所示的工艺。即，可以通过对光刻胶层执行曝光工艺和显影工艺来形成光刻胶图案106a，并且可以使用光刻胶图案106a作为蚀刻掩模蚀刻硬掩模层104以形成第一硬掩模104a。第一硬掩模104a可以包括具有蜂窝状排列的孔108。
参考图17，可以去除光刻胶图案106a。可以在第一硬掩模104a和蚀刻目标层102a上形成第二硬掩模层，以填充第一硬掩模104a之间的孔108。第二硬掩模层可以包括相对于第一硬掩模104a具有蚀刻选择性的材料。另外，第二硬掩模层可以包括相对于蚀刻目标层102a具有蚀刻选择性的材料。
可以将第二硬掩模层平坦化，直到第一硬掩模104a的上表面被暴露以形成第二硬掩模104b。第二硬掩模104b可以形成为填充孔108。第二硬掩模104b可以具有蜂窝状排列。
参考图18，可以去除第一硬掩模104a。因此，蚀刻目标层102a可以在第二硬掩模104b之间暴露。在示例实施例中，可以通过湿法蚀刻工艺去除第一硬掩模104a。
参考图19，可以对蚀刻目标层102a进行蚀刻以形成柱状图案120a。根据用于形成目标孔阵列图案的掩模版中的第一图案的排列，柱状图案120a可以具有图2所示的排列或图8所示的排列。可以通过以上方法形成具有规则且致密的蜂窝状排列的柱状图案120a。
图20至图22是示出用于形成圆柱形图案的方法中的各阶段的截面图。可以通过在执行参考图11至图13所示的工艺之后执行附加工艺来形成圆柱形图案。
参考图20，首先，可以执行参考图11至图13所示的工艺，以在模制层102中形成目标孔阵列图案110。此后，可以在目标孔阵列图案110的每个孔的表面和模制层102上共形地形成导电层122。导电层122可以包括例如金属。
可以在导电层122上形成牺牲层124以填充孔。在示例实施例中，牺牲层124可以包括可以在去除模制层102的工艺中一起被去除的材料。例如，牺牲层124可以包括与模制层102的材料相同的材料。
参考图21，可以将牺牲层124和导电层122平坦化，直到第一硬掩模104a的上表面被暴露，以在每个孔中形成具有圆柱形形状的导电图案122a以及牺牲图案124a。
参考图22，可以去除模制层102和牺牲图案124a。因此，导电图案122a的表面可以被暴露。在示例实施例中，可以通过湿法蚀刻工艺去除模制层102和牺牲图案124a。根据用于形成目标孔阵列图案的掩模版中的第一图案的排列，导电图案122a可以具有图2所示的排列或图8所示的排列。
可以通过以上工艺形成具有圆柱形形状和规则且致密的蜂窝状排列的导电图案122a。这样，用于形成目标孔阵列图案的工艺可以用于形成在半导体器件中具有规则且致密的蜂窝状排列的孔或图案。例如，用于形成目标孔阵列图案的工艺可以在用于形成动态随机存取存储器(DRAM)器件的下电极的工艺中使用。作为另一示例，用于形成目标孔阵列图案的工艺也可以在用于形成磁阻随机存取存储器(MRAM)器件的MTJ结构的工艺中使用。
在下文中，参考图23至图28描述制造包括具有蜂窝状排列的下电极的DRAM器件的方法。图23至图28是示出根据示例实施例的制造DRAM器件的方法中的各阶段的俯视图和截面图。每个截面图对应于沿着图23的线II-II'的截面。
参考图23和图24，可以在衬底100上形成用于限定有源区301a的器件隔离层301b。可以在衬底100上形成下结构。下结构可以包括例如晶体管、位线结构320、接触插塞330、定位焊盘332和上绝缘图案334。定位焊盘332的上表面和上绝缘图案334的上表面可以是例如共面的，并且在下结构的最上表面处被暴露。
详细地，可以通过对衬底100执行沟槽器件隔离工艺来形成器件隔离层301b。可以在衬底100上形成晶体管。每个晶体管可以包括栅极结构304以及第一杂质区和第二杂质区。在示例实施例中，晶体管可以为掩埋式晶体管。在示例实施例中，可以蚀刻衬底100的一部分以形成栅极沟槽，并且可以在栅极沟槽中形成栅极结构。栅极结构304可以包括例如堆叠的栅极绝缘层、栅电极和第一覆盖图案。
可以在衬底100上形成绝缘层图案306。可以在衬底100的位于绝缘层图案306之间的部分处形成凹槽308。第一杂质区的顶表面可以在凹槽308的底表面处暴露。
可以在绝缘层图案306和凹槽308上形成位线结构320。每个位线结构320可以包括堆叠的导电图案320a、阻挡金属图案320b、金属图案320c和第二覆盖图案320d。在示例实施例中，可以在位线结构320的侧壁上形成间隔物322。
可以在衬底100上形成第一绝缘中间层以覆盖位线结构320。可以蚀刻第一绝缘中间层的位于位线结构320之间的部分，以形成暴露衬底100的第二杂质区的下接触孔。可以形成接触插塞330和定位焊盘332以填充下接触孔。可以在定位焊盘332之间形成上绝缘图案334。
在示例实施例中，定位焊盘332的上表面和上绝缘图案334的上表面可以基本上彼此共面。定位焊盘332的上表面和上绝缘图案334的上表面可以是基本上平坦的。
参考图25，可以在第一绝缘中间层、定位焊盘332和上绝缘图案334上形成蚀刻停止层340。蚀刻停止层340可以包括例如氮化硅、氮氧化硅等。
可以在蚀刻停止层340上形成模制层102。可以在模制层102上形成硬掩模层104。可以在硬掩模层104上涂覆光刻胶层106。
参考图26和图27，可以执行参考图12至图15所示的相同工艺。因此，可以在模制层102中形成孔图案阵列，并且可以在孔图案阵列的每个孔中形成导电图案120。导电图案120可以用作电容器的下电极。在下文中，导电图案120被称为下电极。
下电极120可以具有柱形状。下电极120可以包括金属，例如Ti、W、Ni或Co，或者金属氮化物，例如TiN、TiSiN、TiAlN、TaN、TaSiN或WN。
下电极120可以具有蜂窝状排列。每个下电极120的直径和形状以及下电极120之间的距离可以具有目标值。在一些示例实施例中，可以通过执行参考图20至图22所示的相同工艺来形成圆柱形下电极。
参考图28，可以在下电极120的表面和蚀刻停止层340的表面上共形地形成电介质层350。电介质层350可以包括高k层。在示例实施例中，高k层可以包括例如氧化铪层(HfO2)、氧化锆层(ZrO2)、氧化铝层(Al2O3)或氧化镧层(La2O5)。
可以在电介质层350上形成上电极层352。在示例实施例中，上电极层352可以包括金属氮化物，例如TiN、TiSiN、TiAlN、TaN、TaSiN或WN。
因此，可以形成包括下电极120、电介质层350和上电极层352的电容器360。可以通过以上工艺制造DRAM器件。包括在DRAM器件中的下电极120可以具有规则且致密的蜂窝状排列。
通过总结和回顾，示例实施例提供了适合于形成孔阵列图案的掩模版。此外，示例实施例提供了用于经由掩模版形成孔阵列图案的方法。这样，根据示例实施例的掩模版可以在用于形成半导体器件的各种图案的工艺中使用。
即，在示例实施例中，掩模版可以具有允许通过其反射的光的量增加的形状，使得施加到光刻胶层的光的量可以在曝光工艺期间增加。因此，可以改善光刻胶图案的ILS和NILS。另外，可以使用光刻胶图案形成具有蜂窝状排列的致密图案。
本文已经公开了示例实施例，并且尽管采用了特定术语，但是它们仅在一般和描述性意义上使用和解释，而不是出于限制的目的。在一些情况下，如本领域普通技术人员在提交本申请时将显而易见的，除非另有具体说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离如所附权利要求中阐述的本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (20)

1.一种掩模版，所述掩模版包括：
掩模基板；
反射层，所述反射层位于所述掩模基板上；以及
掩模图案，所述掩模图案位于所述反射层上，并且所述掩模图案包括：
图像图案，所述图像图案用于吸收光，以及
第一图案，所述第一图案位于所述图像图案之间，所述第一图案是开口，所述第一图案在俯视图中具有蜂窝状排列，使得七个所述第一图案布置在第一正六边形的相应的顶点和中心处，并且每个所述第一图案具有相对于所述第一正六边形旋转90度的第二正六边形的形状。
2.根据权利要求1所述的掩模版，其中：
所述第一正六边形具有上部和下部为水平直线并且侧部相对于所述上部和所述下部向外突出的形状，并且
所述第二正六边形具有上部和下部向外突出并且侧部是竖直直线的形状。
3.根据权利要求2所述的掩模版，其中，所述第一图案以在与衬底平行的第一方向上延伸的行布置，所述行中的相邻的行在与所述衬底平行并与所述第一方向垂直的第二方向上以Z字形图案相对于彼此偏移。
4.根据权利要求1所述的掩模版，其中：
所述第一正六边形具有上部和下部向外突出并且侧部是竖直直线的形状，并且
所述第二正六边形具有上部和下部是水平直线并且侧部相对于所述上部和所述下部向外突出的形状。
5.根据权利要求1所述的掩模版，其中，在所述俯视图中，所述第二正六边形与目标孔阵列的每个目标孔外接。
6.根据权利要求1所述的掩模版，其中，在所述俯视图中，所述第二正六边形与相邻的第二正六边形之间的最短距离与目标孔阵列的相邻的目标孔之间的最短距离相同。
7.根据权利要求1所述的掩模版，其中，在所述俯视图中，从所述第二正六边形的中心到所述第二正六边形的顶点的距离大于目标孔阵列的每个目标孔的半径。
8.根据权利要求1所述的掩模版，其中，所述掩模基板包括图像区域和围绕所述图像区域的黑色区域，所述掩模图案的所述第一图案和所述图像图案位于所述图像区域上。
9.一种掩模版，所述掩模版包括：
掩模基板，所述掩模基板包括图像区域和围绕所述图像区域的黑色区域；
金属层，所述金属层位于所述掩模基板的底表面上；
反射层，所述反射层位于所述掩模基板的顶表面上；以及
掩模图案，所述掩模图案位于所述反射层上，并且所述掩模图案包括：
图像图案，所述图像图案位于所述掩模基板的所述图像区域上，所述图像图案用于吸收光，
第一图案，所述第一图案位于所述图像图案之间，所述第一图案是开口，所述第一图案在俯视图中具有蜂窝状排列，使得七个所述第一图案布置在第一正六边形的相应的顶点和中心处，并且每个所述第一图案具有第二正六边形的形状，所述第二正六边形与目标孔阵列的每个目标孔外接，以及
黑色图案，所述黑色图案位于所述掩模基板的所述黑色区域上。
10.根据权利要求9所述的掩模版，其中，所述第二正六边形相对于所述第一正六边形旋转90度。
11.根据权利要求9所述的掩模版，其中，所述第一图案以在与衬底平行的第一方向上延伸的行布置，所述行中的相邻的行在与所述衬底平行并且与所述第一方向垂直的第二方向上以Z字形图案相对于彼此偏移。
12.根据权利要求9所述的掩模版，其中，所述第二正六边形和相邻的第二正六边形之间的最短距离与所述目标孔阵列的所述目标孔之间的最短距离相同。
13.根据权利要求9所述的掩模版，其中，从所述第二正六边形的中心到所述第二正六边形的顶点的距离大于所述目标孔阵列的每个目标孔的半径。
14.一种用于形成半导体器件中的图案的方法，所述方法包括：
在衬底上形成模制层；
在所述模制层上形成硬掩模层；
在所述硬掩模层上形成光刻胶层；
使用掩模版对其上形成有所述光刻胶层的所述衬底执行光处理，以形成具有孔的光刻胶图案，使得所述孔具有蜂窝状排列，其中，七个所述孔布置在第一正六边形的顶点和中心处；
使用所述光刻胶图案蚀刻所述硬掩模层以形成硬掩模；以及
使用所述硬掩模蚀刻所述模制层以形成孔阵列图案，所述孔阵列图案包括与具有所述蜂窝状排列的所述孔对应的开口，
其中，所述掩模版包括用于吸收光的图像图案和位于所述图像图案之间的第一图案，所述第一图案对应于所述孔，并且
其中，在俯视图中，所述第一图案定位成具有所述蜂窝状排列，并且每个所述第一图案具有相对于所述第一正六边形旋转90度的第二正六边形的形状。
15.根据权利要求14所述的方法，其中，所述掩模版包括：
掩模基板；以及
反射层，所述反射层位于所述掩模基板上，所述图像图案和所述第一图案形成在所述反射层上。
16.根据权利要求14所述的方法，其中，在所述俯视图中，所述第二正六边形与所述孔阵列图案的每个所述开口外接。
17.根据权利要求14所述的方法，其中，在所述俯视图中，所述第二正六边形和相邻的第二正六边形之间的最短距离与所述孔阵列图案的所述开口之间的最短距离相同。
18.根据权利要求14所述的方法，其中，在所述俯视图中，从所述第二正六边形的中心到所述第二正六边形的顶点的距离大于所述孔阵列图案的每个所述开口的半径。
19.根据权利要求14所述的方法，所述方法还包括：
形成导电层以填充所述孔阵列图案的所述开口；以及
将所述导电层平坦化以暴露所述模制层的上表面，从而形成柱状导电图案。
20.根据权利要求14所述的方法，所述方法还包括：
在所述孔阵列图案的所述开口中共形地形成导电层；
在所述导电层上形成牺牲层以填充所述孔阵列图案的所述开口；以及
将所述导电层和所述牺牲层平坦化以暴露所述模制层的上表面，从而形成圆柱形导电图案。
CN202210935429.4A 2021-09-01 2022-08-03 掩模版和使用该掩模版形成半导体器件中的图案的方法 Pending CN115755515A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0116337 2021-09-01
KR1020210116337A KR20230033407A (ko) 2021-09-01 2021-09-01 레티클 및 이를 이용한 반도체 소자의 패턴 형성 방법

Publications (1)

Publication Number Publication Date
CN115755515A true CN115755515A (zh) 2023-03-07

Family

ID=85288007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210935429.4A Pending CN115755515A (zh) 2021-09-01 2022-08-03 掩模版和使用该掩模版形成半导体器件中的图案的方法

Country Status (3)

Country Link
US (1) US20230065721A1 (zh)
KR (1) KR20230033407A (zh)
CN (1) CN115755515A (zh)

Also Published As

Publication number Publication date
KR20230033407A (ko) 2023-03-08
US20230065721A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US7273780B2 (en) Semiconductor device having box-shaped cylindrical storage nodes and fabrication method thereof
US7867912B2 (en) Methods of manufacturing semiconductor structures
JP4145003B2 (ja) 半導体集積回路装置の製造方法
KR100602918B1 (ko) 반도체 웨이퍼 상에 셀프-얼라인 구조물을 제조하는 방법
US20110124196A1 (en) Method for forming fine pattern in semiconductor device
US7651950B2 (en) Method for forming a pattern of a semiconductor device
US6410453B1 (en) Method of processing a substrate
US20080268381A1 (en) Pattern forming method performing multiple exposure so that total amount of exposure exceeds threshold
TWI477999B (zh) 使用間隔物圖案技術以製造半導體裝置之方法
KR20100067410A (ko) 극자외선 포토마스크, 이를 제조하기 위한 방법 및 장치
US8221943B2 (en) Photomask with assist features
US8444867B2 (en) Method for fabricating patterns on a wafer through an exposure process
KR100958702B1 (ko) 반도체 웨이퍼의 가장자리 칩들에 기인하는 결함들을제거하기 위한 반도체 공정
JPH0864783A (ja) 半導体素子及びその製造方法
US20230065721A1 (en) Reticle and method for forming patterns in a semiconductor device using the same
US20030148195A1 (en) Semiconductor device and method of forming the same as well as a photo-mask used therein
KR100555503B1 (ko) 메인 스트럿과 보조 스트럿을 가지는 스텐실 마스크 및 그제조 방법
CN110955111B (zh) 光罩及使用其的光微影方法
US11768432B2 (en) Reflective mask and method for manufacturing a semiconductor device using the same
JP7214732B2 (ja) メモリデバイス、半導体デバイスを製造する方法及びデバイス構造
US10222692B2 (en) Photomask and manufacturing method of semiconductor device
US20240152064A1 (en) Photolithography method and method of manufacturing a semiconductor device using the same
KR100940275B1 (ko) 반도체 소자의 게이트 패턴 형성방법
US7615493B2 (en) Method for forming alignment mark
TW202419980A (zh) 微影方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication