CN115732328A - 一种半导体芯片的制造方法及半导体芯片 - Google Patents
一种半导体芯片的制造方法及半导体芯片 Download PDFInfo
- Publication number
- CN115732328A CN115732328A CN202211578021.2A CN202211578021A CN115732328A CN 115732328 A CN115732328 A CN 115732328A CN 202211578021 A CN202211578021 A CN 202211578021A CN 115732328 A CN115732328 A CN 115732328A
- Authority
- CN
- China
- Prior art keywords
- silicon oxide
- silicon
- adopting
- doped region
- type doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种半导体芯片的制造方法，包括如下步骤：在半导体基片上生长硬掩模介质层，所述半导体基片包括浓掺杂的衬底和轻掺杂的外延层，衬底和外延层的掺杂类型为N型；以硬掩模介质层为阻挡层，采用光刻、刻蚀工艺，在半导体基片上形成沟槽；去除所述硬掩模介质层，生长第一氧化硅、氮化硅以及第二氧化硅；采用化学机械研磨工艺，去除高出所述氮化硅上表面的第二氧化硅，保留所述沟槽中的第二氧化硅；采用离子注入、退火工艺，在所述外延层之中形成第一P型掺杂区；采用腐蚀工艺，去除所述沟槽中的部分第二氧化硅；本发明提供一种半导体芯片，本发明公开的一种半导体芯片的制造方法及半导体芯片具有减小MOSFET芯片的导通电阻等优点。
Description
技术领域
本发明涉及集成电路制造领域，尤其涉及一种半导体芯片的制造方法及半导体芯片。
背景技术
MOSFET芯片是半导体芯片的一种，属于功率半导体芯片范畴，按照其物理结构，可将MOSFET芯片分类为平面MOSFET和沟槽MOSFET两个大类，其中沟槽MOSFET的电流密度更高，在中低压MOSFET中占主导地位；按照其导电类型，可将MOSFET芯片分类为N沟道MOSFET和P沟道MOSFET，其中N沟道MOSFET的多数载流子为自由电子，P沟道MOSFET的多数载流子为空穴，所以N沟道MOSFET的电流密度更高，使用场景更广泛。
衡量MOSFET芯片好坏的直流参数包括击穿电压、导通电阻和阈值电压，通常情况下，击穿电压越大越好，导通电阻越小越好，但二者是互为矛盾的，因此通常采用单位面积的导通电阻(Rsp)这一指标来衡量MOSFET芯片的技术先进性。
发明内容
本发明提供了一种半导体芯片的制造方法，具备减小MOSFET芯片的导通电阻等优点，解决了原有MOSFET芯片导通电阻过大的问题。
根据本申请实施例提供的一种半导体芯片的制造方法，包括如下步骤：
在半导体基片上生长硬掩模介质层，所述半导体基片包括浓掺杂的衬底和轻掺杂的外延层，衬底和外延层的掺杂类型为N型；
以硬掩模介质层为阻挡层，采用光刻、刻蚀工艺，在半导体基片上形成沟槽；
去除所述硬掩模介质层，生长第一氧化硅、氮化硅以及第二氧化硅；
采用化学机械研磨工艺，去除高出所述氮化硅上表面的第二氧化硅，保留所述沟槽中的第二氧化硅；
采用离子注入、退火工艺，在所述外延层之中形成第一P型掺杂区；
采用腐蚀工艺，去除所述沟槽中的部分第二氧化硅；
采用离子注入工艺，在第一P型掺杂区的上表层和侧表层形成第二P型掺杂区；
采用腐蚀工艺，再次去除所述沟槽中的部分第二氧化硅；
采用离子注入工艺，在所述沟槽侧壁的外延层之中形成N型掺杂区；
采用腐蚀工艺，依次去除全部的第二氧化硅、氮化硅以及第一氧化硅；
采用热氧化工艺，生长第三氧化硅即栅氧化层；
淀积多晶硅，并去除高出所述第三氧化硅上表面的多晶硅，保留所述沟槽中的多晶硅；
采用光刻、离子注入、退火工艺，形成源区，然后制作接触孔。
优选地，所述第一P型掺杂区为MOSFET的体区，所述多晶硅为MOSFET的多晶硅栅，所述衬底和外延为MOSFET的漏极，所述沟槽的深度为0.8～1.6微米，宽度为0.1～0.4微米。
优选地，所述第一氧化硅的厚度为200～500埃米，生长所述第一氧化硅的工艺方法为热氧化工艺；所述氮化硅的厚度为200～600埃米，生长所述氮化硅的工艺方法为化学气相淀积；所述第二氧化硅的厚度为2000～8000埃米，生长所述第二氧化硅的工艺方法为离子体化学气相淀积(HDP)，第二氧化硅将所述沟槽填满。
优选地，在所述生长第一氧化硅、氮化硅以及第二氧化硅的工艺之后，进行高温退火，高温退火的温度为900～1150摄氏度。
优选地，采用离子注入、退火工艺，在所述外延层之中形成第一P型掺杂区，所述离子注入的掺杂物为硼，注入剂量为0.6E13～3E13个/CM2，所述第一P型掺杂,分布在从所述外延层的上表面至深度为D1的整个区域，第一P型掺杂区的深度D1为0.5～1.1微米。
优选地，采用腐蚀工艺，去除所述沟槽中的部分第二氧化硅，所述腐蚀工艺为定量腐蚀，从所述外延层的上表面至深度为D2的区域内的第二氧化硅被全部腐蚀掉，所述深度D2比深度D1小300～800埃米。
优选地，采用离子注入工艺，在第一P型掺杂区的上表层和侧表层形成第二P型掺杂区，所述离子注入的掺杂物为硼，注入剂量(E1)为1E13～2E14个/CM2。
优选地，所述采用腐蚀工艺，再次去除所述沟槽中的部分第二氧化硅，所述腐蚀工艺为定量腐蚀，保留沟槽底部的纵向厚度(D3)为0.2～0.5微米的第二氧化硅。
优选地，采用离子注入工艺，在沟槽侧壁的外延层之中形成N型掺杂区，所述离子注入的掺杂物为磷，注入剂量为E2，E2等于E1，所述源区的深度为0.1～0.3微米，第一P型掺杂区的深度减去源区的深度为MOSFET芯片的沟道长度。
为了解决上述技术问题，本发明提供一种半导体芯片，所述半导体芯片根据上述的一种半导体芯片的制造方法制成。
本申请实施例提供的技术方案可以包括以下有益效果：
1、本发明形成的沟槽型N沟道MOSFET芯片，在体区下方的外延层之中沿着沟槽侧壁制作了N型掺杂区，本领域技术人员应当知晓，如图14所示(箭头为电流走向)，沟槽型MOSFET芯片在导通时，载流子在体区之中沿着沟槽侧壁的沟道移动，在体区下方大部分载流子沿着沟槽侧壁流动然后在沟槽底部发散至整个外延层横截面流动，因此，在体区下方的外延层之中沿着沟槽侧壁制作了N型掺杂区，可以减小载流子流经此区域的电阻，从而减小MOSFET芯片的导通电阻。
2、本发明制作的N型掺杂区分布在MOSFET体区的下方，但在沟槽底部区域没有分布N型掺杂区，本领域技术人员应当知晓，沟槽底部的电场通常都是最强的，是导致MOSFET源漏击穿的临界电场发生点，本发明制作的N型掺杂区避开了沟槽底部区域，因此MOSFET的击穿电压不会受影响(即不会变小)，由此可见，本发明在不降低击穿低压的前提下降低了MOSFET的导通电阻，即实现了更低的单位面积导通电阻(Rsp)，在同等芯片面积下可以获得更低的导通电阻，改善了MOSFET的性能。
3、本发明在对沟槽之中的氧化层(第二氧化硅)进行腐蚀之前制作体区(第一P型掺杂区)，然后对沟槽中的氧化层(第二氧化硅)两次进行定量腐蚀、且对应设计离子注入工艺，最终在体区下方的外延层之中沿着沟槽侧壁形成N型掺杂区，同时又使得体区所在区域的沟槽侧壁不会被掺杂形成N型掺杂区(否则MOSFET芯片的阈值电压会变小甚至无法关断)，以及在工艺上实现沟槽底部不会被掺杂形成N型掺杂区(否则MOSFET芯片的击穿电压会变小)，即以非常简明而又巧妙的工艺方法实现了更理想的掺杂区分布；另一方面，在定量腐蚀沟槽中的氧化层(第二氧化硅)之前，采用化学机械研磨工艺去除高出所述氮化硅上表面的第二氧化硅，这种方法可以保证在定量腐蚀第二氧化硅之前，第二氧化硅的初始位置是固定不变的，从而可以精确的保证两次定量腐蚀的深度；上文所述在生长第一氧化硅、氮化硅以及第二氧化硅的工艺之后进行高温退火也是为了减小第二氧化硅的腐蚀速率，从而在操作层面可以更精确的定量腐蚀。
4、本发明相对于传统的制作MOSFET芯片的工艺方法，没有增加光刻层，在工艺成本方面仍然保持优势。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-A为本发明一种半导体芯片的制造方法的流程示意图；
图1-B为本发明一种半导体芯片的制造方法的流程示意图；
图1为本发明步骤S1的结构示意图；
图2为本发明步骤S2的结构示意图；
图3为本发明步骤S3的结构示意图；
图4为本发明步骤S4的结构示意图；
图5为本发明步骤S5的结构示意图；
图6为本发明步骤S6的结构示意图；
图7为本发明步骤S7的结构示意图；
图8为本发明步骤S8的结构示意图；
图9为本发明步骤S9的结构示意图；
图10为本发明步骤S10的结构示意图；
图11为本发明步骤S11的结构示意图；
图12为本发明步骤S12的结构示意图；
图13为本发明一种半导体芯片的结构示意图；
图14为本发明一种半导体芯片的另一结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
请参阅图1-A到图1-B，本发明提供一种半导体芯片的制造方法100，包括如下步骤：
步骤S1：在半导体基片上生长硬掩模介质层3，所述半导体基片包括浓掺杂的衬底1和轻掺杂的外延层2，衬底1和外延层2的掺杂类型为N型(参阅图1)；
步骤S2：以硬掩模介质层3为阻挡层，采用光刻、刻蚀工艺，在半导体基片上形成沟槽4(参阅图2)；
步骤S3：去除所述硬掩模介质层，生长第一氧化硅5、氮化硅6以及第二氧化硅7(参阅图3)；
步骤S4：采用化学机械研磨工艺，去除高出所述氮化硅6上表面的第二氧化硅7，保留所述沟槽4中的第二氧化硅7(参阅图4)；
步骤S5：采用离子注入、退火工艺，在所述外延层2之中形成第一P型掺杂区8(参阅图5)；
步骤S6：采用腐蚀工艺，去除所述沟槽4中的部分第二氧化硅7(参阅图6)；
步骤S7：采用离子注入工艺，在第一P型掺杂区8的上表层和侧表层形成第二P型掺杂区9(参阅图7)；
步骤S8：采用腐蚀工艺，再次去除所述沟槽4中的部分第二氧化硅7；(参阅图8)
步骤S9：采用离子注入工艺，在所述沟槽4侧壁的外延层2之中形成N型掺杂区10(参阅图9)；
步骤S10：采用腐蚀工艺，依次去除全部的第二氧化硅7、氮化硅6以及第一氧化硅5(参阅图10)；
步骤S11：采用热氧化工艺，生长第三氧化硅11即栅氧化层(参阅图11)；
步骤S12：淀积多晶硅12，并去除高出所述第三氧化硅11上表面的多晶硅12，保留所述沟槽4中的多晶硅12(参阅图12)；
采用光刻、离子注入、退火工艺，形成源区13，然后制作接触孔14(参阅图13)。
至此，MOSFET芯片的主要结构已经形成，其中，所述第一P型掺杂区8为MOSFET的体区，所述多晶硅12为MOSFET的多晶硅栅，所述衬底1和外延2为MOSFET的漏极，其它主要结构比如源区、栅氧化层在上文中已有描述。
后续工艺步骤为常规工艺步骤，不做赘述。
可以理解，在本实施例中，所述沟槽4的深度为0.8～1.6微米，宽度为0.1～0.4微米(MOSFET芯片由若干个元胞组成，示意图只展示了一个元胞)。
可以理解，在本实施例中，所述第一氧化硅5的厚度为200～500埃米，生长所述第一氧化硅5的工艺方法优选为热氧化工艺；所述氮化硅6的厚度为200～600埃米，生长所述氮化硅6的工艺方法为化学气相淀积；所述第二氧化硅7的厚度为2000～8000埃米，生长所述第二氧化硅7的工艺方法为化学气相淀积，优选为高密度等离子体化学气相淀积(HDP)，HDP工艺的优点在于其有更好的填充性，能更好的填充沟槽的各个角落而不容易产生空洞。
所述第一氧化硅5和所述氮化硅6的厚度比较小，二者都在所述沟槽4的底部和侧壁、以及在所述沟槽4之外的区域均匀覆盖。所述第二氧化硅7的厚度比较大，将所述沟槽4填满。
可以理解，在本实施例中，在所述生长第一氧化硅5，氮化硅6，第二氧化硅7的工艺之后，进行高温退火，使得所述第一氧化硅5，氮化硅6，第二氧化硅7更致密，高温退火的温度为900～1150摄氏度(经高温退火之后的第二氧化硅7变得更致密，在后续的腐蚀工艺中其腐蚀速率更低，这样就能更精确的定量腐蚀，从而精确定义其腐蚀深度，详见下文)。
可以理解，在本实施例中，所述采用离子注入、退火工艺，在所述外延层2之中形成第一P型掺杂区8，所述离子注入的掺杂物为硼，注入剂量为0.6E13～3E13个/CM2，所述第一P型掺杂区8分布在从所述外延层2的上表面至深度为D1的整个区域，第一P型掺杂区8的深度(D1)为0.5～1.1微米。
可以理解，在本实施例中，所述采用腐蚀工艺，去除所述沟槽4中的部分第二氧化硅7，所述腐蚀工艺为定量腐蚀，从所述外延层2的上表面至深度为D2的区域内的第二氧化硅7被全部腐蚀掉，D2比D1小300～800埃米。
可以理解，在本实施例中，所述采用离子注入工艺，在第一P型掺杂区8的上表层和侧表层形成第二P型掺杂区9，所述离子注入的掺杂物为硼，注入剂量(E1)为1E13～2E14个/CM2，因为离子注入是没有区域选择性的，所有区域都会被注入，在第一P型掺杂区8的上表层，硼离子自上而下注入，在第一P型掺杂区8的侧表层，硼离子穿透沟槽侧壁的第一氧化硅5和氮化硅6从侧面注入；在所述沟槽4中，从深度位置D2至沟槽底部区域，因为第二氧化硅7的阻挡作用，该区域的沟槽侧壁不会被注入硼离子。
可以理解，在本实施例中，所述采用腐蚀工艺，再次去除所述沟槽4中的部分第二氧化硅7，所述腐蚀工艺为定量腐蚀，保留沟槽4底部的纵向厚度(D3)为0.2～0.5微米的第二氧化硅7。
可以理解，在本实施例中，所述采用离子注入工艺，在沟槽4侧壁的外延层2之中形成N型掺杂区10，所述离子注入的掺杂物为磷，注入剂量为E2，E2等于E1，因为离子注入是没有区域选择性的，所有区域都会被注入，所述第二P型掺杂区9经此步注入之后发生电性中和，转变为与第一P型掺杂区8相同电阻率的掺杂区，在示意图9中直接以第一P型掺杂区8展示；在第一P型掺杂区8的下方，磷离子穿透沟槽侧壁的第一氧化硅5和氮化硅6从侧面注入，在外延层2之中形成N型掺杂区10；在所述沟槽4的底部，因为第二氧化硅7的阻挡作用，该区域不会被注入磷离子。
可以理解，在本实施例中，所述源区13的深度为0.1～0.3微米；第一P型掺杂区8的深度减去源区13的深度，即为MOSFET芯片的沟道长度。
本发明另一实施例提供一种半导体芯片，所述半导体芯片根据上述的一种半导体芯片的制造方法制成。
本申请实施例提供的技术方案可以包括以下有益效果：
1、本发明形成的沟槽型N沟道MOSFET芯片，在体区下方的外延层之中沿着沟槽侧壁制作了N型掺杂区，本领域技术人员应当知晓，如图14所示(箭头为电流走向)，沟槽型MOSFET芯片在导通时，载流子在体区之中沿着沟槽侧壁的沟道移动，在体区下方大部分载流子沿着沟槽侧壁流动然后在沟槽底部发散至整个外延层横截面流动，因此，在体区下方的外延层之中沿着沟槽侧壁制作了N型掺杂区，可以减小载流子流经此区域的电阻，从而减小MOSFET芯片的导通电阻。
2、本发明制作的N型掺杂区分布在MOSFET体区的下方，但在沟槽底部区域没有分布N型掺杂区，本领域技术人员应当知晓，沟槽底部的电场通常都是最强的，是导致MOSFET源漏击穿的临界电场发生点，本发明制作的N型掺杂区避开了沟槽底部区域，因此MOSFET的击穿电压不会受影响(即不会变小)，由此可见，本发明在不降低击穿低压的前提下降低了MOSFET的导通电阻，即实现了更低的单位面积导通电阻(Rsp)，在同等芯片面积下可以获得更低的导通电阻，改善了MOSFET的性能。
3、本发明在对沟槽之中的氧化层(第二氧化硅)进行腐蚀之前制作体区(第一P型掺杂区)，然后对沟槽中的氧化层(第二氧化硅)两次进行定量腐蚀、且对应设计离子注入工艺，最终在体区下方的外延层之中沿着沟槽侧壁形成N型掺杂区，同时又使得体区所在区域的沟槽侧壁不会被掺杂形成N型掺杂区(否则MOSFET芯片的阈值电压会变小甚至无法关断)，以及在工艺上实现沟槽底部不会被掺杂形成N型掺杂区(否则MOSFET芯片的击穿电压会变小)，即以非常简明而又巧妙的工艺方法实现了更理想的掺杂区分布；另一方面，在定量腐蚀沟槽中的氧化层(第二氧化硅)之前，采用化学机械研磨工艺去除高出所述氮化硅上表面的第二氧化硅，这种方法可以保证在定量腐蚀第二氧化硅之前，第二氧化硅的初始位置是固定不变的，从而可以精确的保证两次定量腐蚀的深度；上文所述在生长第一氧化硅、氮化硅以及第二氧化硅的工艺之后进行高温退火也是为了减小第二氧化硅的腐蚀速率，从而在操作层面可以更精确的定量腐蚀。
4、本发明相对于传统的制作MOSFET芯片的工艺方法，没有增加光刻层，在工艺成本方面仍然保持优势。
有此可见，本发明不是简单的工艺组合，而是采用了一系列巧妙的工艺设计，在不增加光刻等工艺成本的情况下，在MOSFET芯片内部的关键区域实现更理想的掺杂区分布，形成的MOSFET芯片在性能方面超出常规工艺方法。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种半导体芯片的制造方法，其特征在于，包括如下步骤：
在半导体基片上生长硬掩模介质层，所述半导体基片包括浓掺杂的衬底和轻掺杂的外延层，衬底和外延层的掺杂类型为N型；
以硬掩模介质层为阻挡层，采用光刻、刻蚀工艺，在半导体基片上形成沟槽；
去除所述硬掩模介质层，生长第一氧化硅、氮化硅以及第二氧化硅；
采用化学机械研磨工艺，去除高出所述氮化硅上表面的第二氧化硅，保留所述沟槽中的第二氧化硅；
采用离子注入、退火工艺，在所述外延层之中形成第一P型掺杂区；
采用腐蚀工艺，去除所述沟槽中的部分第二氧化硅；
采用离子注入工艺，在第一P型掺杂区的上表层和侧表层形成第二P型掺杂区；
采用腐蚀工艺，再次去除所述沟槽中的部分第二氧化硅；
采用离子注入工艺，在所述沟槽侧壁的外延层之中形成N型掺杂区；
采用腐蚀工艺，依次去除全部的第二氧化硅、氮化硅以及第一氧化硅；
采用热氧化工艺，生长第三氧化硅即栅氧化层；
淀积多晶硅，并去除高出所述第三氧化硅上表面的多晶硅，保留所述沟槽中的多晶硅；
采用光刻、离子注入、退火工艺，形成源区，然后制作接触孔。
2.根据权利要求1所述的一种半导体芯片的制造方法，其特征在于，所述第一P型掺杂区为MOSFET的体区，所述多晶硅为MOSFET的多晶硅栅，所述衬底和外延为MOSFET的漏极，所述沟槽的深度为0.8～1.6微米，宽度为0.1～0.4微米。
3.根据权利要求1所述的一种半导体芯片的制造方法，其特征在于，所述第一氧化硅的厚度为200～500埃米，生长所述第一氧化硅的工艺方法为热氧化工艺；所述氮化硅的厚度为200～600埃米，生长所述氮化硅的工艺方法为化学气相淀积；所述第二氧化硅的厚度为2000～8000埃米，生长所述第二氧化硅的工艺方法为离子体化学气相淀积(HDP)，第二氧化硅将所述沟槽填满。
4.根据权利要求3所述的一种半导体芯片的制造方法，其特征在于，在所述生长第一氧化硅、氮化硅以及第二氧化硅的工艺之后，进行高温退火，高温退火的温度为900～1150摄氏度。
5.根据权利要求1所述的一种半导体芯片的制造方法，其特征在于，采用离子注入、退火工艺，在所述外延层之中形成第一P型掺杂区，所述离子注入的掺杂物为硼，注入剂量为0.6E13～3E13个/CM2，所述第一P型掺杂,分布在从所述外延层的上表面至深度为D1的整个区域，第一P型掺杂区的深度D1为0.5～1.1微米。
6.根据权利要求5所述的一种半导体芯片的制造方法，其特征在于，采用腐蚀工艺，去除所述沟槽中的部分第二氧化硅，所述腐蚀工艺为定量腐蚀，从所述外延层的上表面至深度为D2的区域内的第二氧化硅被全部腐蚀掉，所述深度D2比深度D1小300～800埃米。
7.根据权利要求1所述的一种半导体芯片的制造方法，其特征在于，采用离子注入工艺，在第一P型掺杂区的上表层和侧表层形成第二P型掺杂区，所述离子注入的掺杂物为硼，注入剂量(E1)为1E13～2E14个/CM2。
8.根据权利要求7所述的一种半导体芯片的制造方法，其特征在于，所述采用腐蚀工艺，再次去除所述沟槽中的部分第二氧化硅，所述腐蚀工艺为定量腐蚀，保留沟槽底部的纵向厚度(D3)为0.2～0.5微米的第二氧化硅。
9.根据权利要求7所述的一种半导体芯片的制造方法，其特征在于，采用离子注入工艺，在沟槽侧壁的外延层之中形成N型掺杂区，所述离子注入的掺杂物为磷，注入剂量为E2，E2等于E1，所述源区的深度为0.1～0.3微米，第一P型掺杂区的深度减去源区的深度为MOSFET芯片的沟道长度。
10.一种半导体芯片，其特征在于，所述半导体芯片根据权利要求1所述的一种半导体芯片的制造方法制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211578021.2A CN115732328A (zh) | 2022-12-06 | 2022-12-06 | 一种半导体芯片的制造方法及半导体芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211578021.2A CN115732328A (zh) | 2022-12-06 | 2022-12-06 | 一种半导体芯片的制造方法及半导体芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115732328A true CN115732328A (zh) | 2023-03-03 |
Family
ID=85300820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211578021.2A Pending CN115732328A (zh) | 2022-12-06 | 2022-12-06 | 一种半导体芯片的制造方法及半导体芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115732328A (zh) |
-
2022
- 2022-12-06 CN CN202211578021.2A patent/CN115732328A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6437386B1 (en) | Method for creating thick oxide on the bottom surface of a trench structure in silicon | |
| US8373226B2 (en) | Semiconductor device including a Trench-Gate Fin-FET | |
| CN101558499B (zh) | 用于在沟槽栅极fet内形成横向延伸电介质层的结构及方法 | |
| US6534367B2 (en) | Trench-gate semiconductor devices and their manufacture | |
| KR100289474B1 (ko) | Dmos 트랜지스터를 제조하기 위한 방법 | |
| US20120146137A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| TW201427022A (zh) | 帶有自對准有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法 | |
| US6777745B2 (en) | Symmetric trench MOSFET device and method of making same | |
| JP2008529279A (ja) | パワーダイオードを包含する集積回路 | |
| JP2004523095A (ja) | 低い閾値電圧を有するトレンチ二重拡散金属酸化膜半導体の製造方法 | |
| CN112103186B (zh) | 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构 | |
| US6541825B2 (en) | Semiconductor device including impurity layer having continuous portions formed at different depths and method of manufacturing the same | |
| US6087224A (en) | Manufacture of trench-gate semiconductor devices | |
| CN115799339A (zh) | 一种屏蔽栅沟槽mosfet结构及其制造方法 | |
| CN114744044A (zh) | 一种三重保护栅氧化层的沟槽型碳化硅mosfet及其制备方法 | |
| CN115642088A (zh) | 一种沟槽型SiC MOSFET器件结构及其制造方法 | |
| CN211789024U (zh) | 功率器件 | |
| CN115732328A (zh) | 一种半导体芯片的制造方法及半导体芯片 | |
| CN113809148A (zh) | 功率元件及其制造方法 | |
| CN111769157A (zh) | 高密度沟槽器件结构及其制造方法 | |
| CN113380885A (zh) | 半导体器件及其制备方法 | |
| KR20100074503A (ko) | 트렌치 게이트형 모스트랜지스터의 제조방법 | |
| CN216389378U (zh) | 一种沟槽型功率器件 | |
| CN116825824B (zh) | 碳化硅与硅异质结的ldmos器件及制造方法 | |
| US20040235252A1 (en) | Semiconductor device with increased effective channel length and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |