CN115730668A - 一种量子线路的切割方法、装置及量子计算机操作系统 - Google Patents
一种量子线路的切割方法、装置及量子计算机操作系统 Download PDFInfo
- Publication number
- CN115730668A CN115730668A CN202111003304.XA CN202111003304A CN115730668A CN 115730668 A CN115730668 A CN 115730668A CN 202111003304 A CN202111003304 A CN 202111003304A CN 115730668 A CN115730668 A CN 115730668A
- Authority
- CN
- China
- Prior art keywords
- quantum
- sub
- cutting
- wire
- logic gates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000004422 calculation algorithm Methods 0.000 claims abstract description 79
- 230000015654 memory Effects 0.000 claims description 24
- 238000004590 computer program Methods 0.000 claims description 12
- 230000006870 function Effects 0.000 claims description 12
- 238000004891 communication Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 9
- 239000002096 quantum dot Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 235000015149 toffees Nutrition 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本申请公开了一种量子线路的切割方法、装置及量子计算机操作系统，方法包括：在确定第一量子线路不能被量子设备运行时，则判断所述第一量子线路是否包含与预设量子算法对应的第一子量子线路，若所述第一量子线路包含与所述预设量子算法对应的第一子量子线路，则根据所述第一子量子线路切割所述第一量子线路。利用本申请实施例，可以识别出量子线路中的常用量子算法，并根据量子线路中的常用量子算法切割量子线路，使得量子线路可以通过量子设备运行。
Description
技术领域
本申请属于量子计算领域，特别是一种量子线路的切割方法、装置及量子计算机操作系统。
背景技术
目前量子技术正处于发展的关键时代——含噪声的中型量子(NoisyIntermediate Scale Quantum，NISQ)器件。有限的相干时间、单个量子位的频率选择、量子位之间的串扰和有限的控制带宽等噪声随着量子比特数量的增加而增加，从而限制了NISQ技术的发展。
当前生产出来的量子芯片也通常受制于硬件性能的局限，维持相干性的时间有限，实现的量子比特位数有限，与之相比，量子算法的设计则越来越多样化，从而导致已经生产出的量子芯片可能无法运行已设计出的量子算法，而如何通过已生产出来的量子芯片去运行更多的量子算法，已经成为了一个亟待解决的问题。
发明内容
本申请的目的是提供一种量子线路的切割方法、装置及量子计算机操作系统，以解决现有技术中的不足，可以识别出量子线路中的常用量子算法，并根据量子线路中的常用量子算法切割量子线路，使得量子线路可以通过量子设备运行。
第一方面，本申请的一个实施例提供了一种量子线路的切割方法，包括：
在确定第一量子线路不能被量子设备运行时，则判断所述第一量子线路是否包含与预设量子算法对应的第一子量子线路；
若所述第一量子线路包含与所述预设量子算法对应的第一子量子线路，则根据所述第一子量子线路切割所述第一量子线路。
可选地，所述方法还包括：
若所述第一量子线路不包含与所述预设量子算法对应的第一子量子线路，则基于预设切割模式确定用于切割所述第一量子线路的模式，并根据所述模式切割所述第一量子线路。
可选的，所述预设切割模式包括边切割模式和点切割模式：
所述点切割模式用于将所述第一量子线路内的目标量子逻辑门转化为两个子量子逻辑门，所述目标量子逻辑门用于连接所述第一量子线路待切割的两个所述第二子量子线路，所述两个子量子逻辑门分别与所述两个第二子量子线路对应连接；
所述边切割模式用于切割所述第一量子线路内连续执行的两个量子逻辑门的执行顺序。
可选地，所述基于预设切割模式确定用于切割所述第一量子线路的模式包括：
计算所述第一量子线路的点介数与边介数，所述点介数表示所述第一量子线路内逻辑门的关联性，所述边介数表示所述逻辑门执行顺序的关联性；
若所述边介数与点介数的比值大于预设阈值，则确定用于切割所述第一量子线路的模式为所述边切割模式；
若所述边介数与点介数的比值小于或等于所述预设阈值，则确定用于切割所述第一量子线路的模式为点切割模式。
可选地，计算所述边介数的公式为：
其中，V为所述第一量子线路内的量子逻辑门的集合，e为量子逻辑门之间的执行顺序，s与t是所述第一量子线路内连续执行的两个量子逻辑门，s为所述两个量子逻辑门中先运行的量子逻辑门，t为所述两个量子逻辑门中后运行的量子逻辑门，σ为表示最短路径的函数，cB(e)为表示边介数的函数。
可选地，计算所述点介数的公式为：
其中，V为所述第一量子线路内的量子逻辑门的集合，v为所述第一量子线路内的任一个量子逻辑门，s与t是第一量子线路内连续执行的两个量子逻辑门，s为源量子逻辑门，t为目标量子逻辑门，cB(v)为表示点介数的函数。
可选地，所述切割所述第一量子线路之后，所述方法还包括：
确定切割所述第一量子线路后得到的M条第二子量子线路；
若所述M条第二子量子线路包括可以在所述量子设备上同时运行的N条第二子量子线路，则合并所述N条第二子量子线路，所述N为大于1的整数，所述M为大于所述N的整数。
可选地，所述合并所述N条第二子量子线路具体包括：
遍历所述M条第二子量子线路，确定任意N条所述第二子量子线路包含数目最大的量子逻辑门且可以被所述量子设备运行的情况，合并所述N条第二子量子线路。
第二方面，本申请提供一种量子线路的切割装置，包括：
确定模块，用于在确定第一量子线路不能被量子设备运行时，则判断所述第一量子线路是否包含与预设量子算法对应的第一子量子线路；
第一切割模块，用于若所述第一量子线路包含与所述预设量子算法对应的第一子量子线路，则根据所述第一子量子线路切割所述第一量子线路。
可选的，所述装置还包括：
第二切割模块，用于若所述第一量子线路不包含与所述预设量子算法对应的第一子量子线路，则基于预设切割模式确定用于切割所述第一量子线路的模式，并根据所述模式切割所述第一量子线路。
可选的，所述装置还包括：
第三切割模块，若所述第一量子线路不包含与所述预设量子算法对应的第一子量子线路，则基于预设切割模式确定用于切割所述第一量子线路的模式，并根据所述模式切割所述第一量子线路。
可选地，所述第三切割模块可以用于点切割模式与边切割模式：
所述点切割模式用于将所述第一量子线路内的目标量子逻辑门转化为两个子量子逻辑门，所述目标量子逻辑门用于连接所述第一量子线路待切割的两个所述第二子量子线路，所述两个子量子逻辑门分别与所述两个第二子量子线路对应连接；
所述边切割模式用于切割所述第一量子线路内连续执行的两个量子逻辑门的执行顺序。
可选的，所述装置还包括：
计算模块，用于计算所述第一量子线路的点介数与边介数，所述点介数表示所述第一量子线路内逻辑门的关联性，所述边介数表示所述逻辑门执行顺序的关联性；
第二确定模块，用于若所述边介数与点介数的比值大于预设阈值，则确定用于切割所述第一量子线路的模式为所述边切割模式；
第三确定模块，用于若所述边介数与点介数的比值小于或等于所述预设阈值，则确定用于切割所述第一量子线路的模式为点切割模式。
可选地，所述装置还包括：
第四确定模块，用于确定切割所述第一量子线路后得到的M条第二子量子线路；
合并模块，用于若所述M条第二子量子线路包括可以在所述量子设备上同时运行的N条第二子量子线路，则合并所述N条第二子量子线路，所述N为大于1的整数，所述M为大于所述N的整数。
第三方面，本申请实施例提供一种电子设备，包括处理器、存储器、通信接口以及一个或多个程序，其中，上述一个或多个程序被存储在上述存储器中，并且被配置由上述处理器执行，上述程序包括用于执行本申请实施例第一方面所述的方法中的步骤的指令。
第四方面，本申请实施例提供了一种计算机可读存储介质，其中，上述计算机可读存储介质存储用于电子数据交换的计算机程序，其中，上述计算机程序使得计算机执行如本申请实施例第一方面所述的方法中所描述的部分或全部步骤。
第五方面，本申请实施例提供了一种量子计算机操作系统，其中，上述量子计算机操作系统根据本申请实施例第一方面所述的方法中所描述的部分或全部步骤实现量子线路的切割。
与现有技术相比，本申请提供的量子线路的切割方法在确定第一量子线路不能被量子设备运行时，则判断所述第一量子线路是否包含与预设量子算法对应的第一子量子线路，若所述第一量子线路包含与所述预设量子算法对应的第一子量子线路，则根据所述第一子量子线路切割所述第一量子线路。利用本申请实施例，可以识别出量子线路中的常用量子算法，并根据量子线路中的常用量子算法切割量子线路，使得量子线路可以通过量子设备运行。
附图说明
图1为本申请实施例提供的量子线路切割方法的一个流程示意图；
图2-a为本申请实施例提供的量子线路切割方法的另一流程示意图；
图2-b为本申请实施例提供的CNOT门对应的等价量子线路示意图；
图3为本申请实施例提供的量子线路切割方法的另一流程示意图；
图4为本申请实施例提供的量子线路切割方法的另一流程示意图；
图5为本申请实施例提供的量子线路切割装置的结构示意图；
图6为本申请实施例提供的量子线路切割方法计算机终端的硬件结构框图。
具体实施方式
下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本申请的实施例提供了一种量子线路的切割方法，用于识别出量子线路中的常用量子算法，并根据量子线路中的常用量子算法切割量子线路，使得量子线路可以通过量子设备运行。
要说明的是，本申请实施例所指量子程序，即是经典语言编写的表征量子比特及其演化的程序，其中与量子计算相关的量子比特、量子逻辑门等等均有相应的经典代码表示。
量子线路作为量子程序的一种体现方式，也称量子逻辑线路，是最常用的通用量子计算模型，表示在抽象概念下对于量子比特进行操作的线路，其组成包括量子比特、线路(时间线)，以及各种量子逻辑门，最后常需要通过量子测量操作将结果读取出来。量子线路的展现方式可以是按一定执行时序排列的量子逻辑门序列。
不同于传统电路是用金属线所连接以传递电压信号或电流信号，在量子线路中，线路可看成是由时间所连接，亦即量子比特的状态随着时间自然演化，在这过程中按照哈密顿运算符的指示，一直到遇上量子逻辑门而被操作。
一个量子程序整体上对应有一条总的量子线路，本申请所述量子程序即指该条总的量子线路，其中，该总的量子线路中的量子比特总数与量子程序的量子比特总数相同。可以理解为：一个量子程序可以由量子线路、针对量子线路中量子比特的测量操作、保存测量结果的寄存器及控制流节点(跳转指令)组成，一条量子线路可以包含几十上百个甚至千上万个量子逻辑门操作。量子程序的执行过程，就是对所有的量子逻辑门按照一定时序执行的过程。需要说明的是，时序即单个量子逻辑门被执行的时间顺序。
需要说明的是，经典计算中，最基本的单元是比特，而最基本的控制模式是逻辑门，可以通过逻辑门的组合来达到控制电路的目的。类似地，处理量子比特的方式就是量子逻辑门。使用量子逻辑门，能够使量子态发生演化，量子逻辑门是构成量子线路的基础，量子逻辑门包括单比特量子逻辑门(或单量子逻辑门，简称“单门”)，如Hadamard门(H门，阿达马门)、泡利-X门(X门)、泡利-Y门(Y门)、泡利-Z门(Z门)、RX门、RY门、RZ门等等；两比特量子逻辑门(或双量子逻辑门，简称“双门”)，如CNOT门、CR门、SWAP门、ISWAP门等等；多比特量子逻辑门(或多量子逻辑门，简称“多门”)，如Toffoli门等等。量子逻辑门一般使用酉矩阵表示，而酉矩阵不仅是矩阵形式，也是一种操作和变换。一般量子逻辑门在量子态上的作用是通过酉矩阵左乘以量子态右矢对应的矩阵进行计算的。例如，量子态右矢|0>对应的矢量为
量子态右矢|1>对应的矢量为
量子态，即量子比特的逻辑状态。在量子算法(或称量子程序)中，针对量子线路包含的一组量子比特的量子态，采用二进制表示方式，例如，一组量子比特为q0、q1、q2，表示第0位、第1位、第2位量子比特，在二进制表示方式中从高位到低位排序为q2q1q0，该组量子比特对应的量子态共有2的量子比特总数次方个，即8个本征态(确定的状态)：|000>、|001>、|010>、|011>、|100>、|101>、|110>、|111>，每个量子态的位与量子比特对应一致，如|001>态，001从高位到低位对应q2q1q0，|>为狄拉克符号。对于包含N个量子比特q0、q1、…、qn、…、qN-1的量子线路，二进制表示量子态的位阶排序为qN-1qN-2…、q1q0。
以单个量子比特说明，单个量子比特的逻辑状态ψ可能处于|0>态、|1>态、|0>态和|1>态的叠加态(不确定状态)，具体可以表示为ψ＝a|0>+b|1>，其中，a和b为表示量子态振幅(概率幅)的复数，振幅的模的平方表示概率，a2、b2分别表示逻辑状态是|0>态、|1>态的概率，|a|2+|b|2＝1。简言之，量子态是各本征态组成的叠加态，当其他态的概率为0时，即处于唯一确定的本征态。
下面对本申请量子线路的切割方法流程进行进一步的介绍，具体请参见图1，本申请实施例提供的量子线路切割方法的一个流程示意图包括：
101、在确定第一量子线路不能被量子设备运行时，则判断所述第一量子线路是否包含与预设量子算法对应的第一子量子线路；
具体地，只有量子设备所包含的量子比特的相干时间大于或等于可以实现目标量子线路的量子比特的相干时间，且量子设备能运行的量子比特数大于或等于该待运行的量子线路包含的量子比特数的情况下，该量子线路才可以在该量子设备上运行。
进一步地，需要通过量子设备运行量子线路时，需要先判定该量子设备是否足以运行该量子线路，如果量子设备能运行的量子比特数小于该待运行的量子线路包含的量子比特数或者量子设备的相干时间小于或等于量子线路的相干时间中任一种情况发生，即可判定为该量子设备无法运行该量子线路。示例性的，根据其三个发明人Aram Harrow、Avinathan Hassidim、以及Seth Lloyd的姓氏命名的HHL算法由量子傅里叶变换，相位估计，受控旋转组成，如果HHL算法被判定无法被当前的量子设备运行，HHL算法所包含的相位估计模块，量子傅里叶变换模块都是常用的计算模块，可以根据相位估计模块与量子傅里叶变换模块对HHL算法进行切割，并将子算法分别通过对应的量子设备实现。
102、若所述第一量子线路包含与所述预设量子算法对应的第一子量子线路，则根据所述第一子量子线路切割所述第一量子线路。
具体地，如果待运行的量子线路包含与常用量子算法对应的子量子线路，则可以根据该常用量子算法对待运行的量子线路进行切割，使得切割后的量子线路可以通过多个量子设备运行。
本实施例中，量子算法可以被拆分成若干个子算法，与之对应的量子线路也可以被拆分成若干个子量子线路，使得子线路通过规模较小的芯片执行，子算法无论是在比特数，门数目，执行时间上规模都小于原算法，在相同条件下，执行小规模算法保真度的比大规模算法保真度高。另外如果针对这些算法小模块，设计专门的量子芯片，能进一步抑制噪声，提高算法保真度。
基于图1，本申请对于第一量子线路不包含常用量子算法的情况进行进一步的介绍，具体请参见图2-a，本申请实施例提供的量子线路切割方法的另一示意图包括：
201、若所述第一量子线路不包含与所述预设量子算法对应的第一子量子线路，则基于预设切割模式确定用于切割所述第一量子线路的模式，并根据所述模式切割所述第一量子线路。
本实施例中，若待运行的量子线路不包含常用的算法，则根据待运行量子线路的特点进行切割，使得该量子线路可以通过多个量子设备运行。
具体地，当子量子线路对应的量子算法都不是通用常见的算法的时候，那么就基于社区划分对子量子线路进行再切割，社区内部节点之间的连接比社区外部节点之间的连接更加密集，切割位置可以选在两个不同社区之间的路径上，社区划分的目的就是将连接更加紧密的逻辑门通过一个量子芯片运行，将执行顺序更加紧密的逻辑门划分到一个社区内，然后将不同社区构成的量子线路交给不同的芯片运行。
量子线路的切割模式包括边切割模式与点切割模式，点切割模式用于将第一量子线路内的目标量子逻辑门转化为两个子量子逻辑门，目标量子逻辑门用于连接量子线路待切割的两个子量子线路，两个子量子逻辑门分别与两个社区连接，边切割模式用于切割第一量子线路内连续执行的两个量子逻辑门的执行顺序。
具体地，根据量子线路的特点进行切割，若两个相邻社区通过一个量子逻辑门连接，即该量子逻辑门同时与两个社区相连，此时通过点切割的模式进行量子线路的切割，将同时与两个社区相连的量子逻辑门拆分成两个逻辑门，并分别与两个社区进行连接。如果两个相邻社区之间不存在量子逻辑门，此时通过边切割的模式进行量子线路的切割。
CNOT门对应根据一个CZ门与两个H门构造，其中:
CNOT门对应的幺正矩阵为：
CZ门对应的幺正矩阵为：
H门对应的幺正矩阵为：
进一步计算可以得到：
根据上述内容可以得出，CNOT门可以通过一个CZ门与两个H门进行构建，那么在切割CNOT门的时候，也可以将一个CNOT门切割成两部分，第一部分为一个H门，第二部分为一个H门和CZ门的组合，并将两个部分分别与两个社区相连，对应的量子线路如图2-b所示，CNOT可以拆分为H门、CZ门、H门的组合，切割时可以切割左侧H门与CZ门或者CZ门与右侧H门的执行顺序，并将其分别与两侧连接的量子线路对应连接即可。
示例性地,参见图2-b,图2-b为本发明实施例提供的一种CNOT门对应的等价量子线路示意图，其中，黑色圆点为双门(CNOT门、CZ门)的控制比特，黑色圆圈中“+”为CNOT门的目标比特，量子线路上方的数字“1,2,3”为逻辑门的执行时序。根据上述幺正矩阵的变换，则可以将一个CNOT门变换成按照H门-CZ门-H门执行时序关系的逻辑门集合，可以将该执行时序为“1”的H门与执行时序为“2”的CZ门之间的执行时序切割，从而使得执行时序为“1”的H门与左侧未表出的量子线路进行连接，并使得执行时序为“2”的CZ门与执行时序为“3”的H门与右侧未表出的量子线路进行连接。同理，可以将该执行时序为“2”的CZ门与执行时序为“3”的H门之间的执行时序切割，从而使得执行时序为“1”的H门与使得执行时序为“2”的CZ门与左侧未表出的量子线路进行连接，并与执行时序为“3”的H门与右侧未表出的量子线路进行连接。
基于图2-a，本申请实施例对选择切割模式的方法进行进一步的介绍，具体请参见图3，本申请实施例提供的量子线路切割方法的另一示意图包括：
301、计算所述第一量子线路的点介数与边介数，所述点介数表示所述第一量子线路内逻辑门的关联性，所述边介数表示所述逻辑门执行顺序的关联性；
本实施例中，计算点介数的公式为：
其中，V为量子线路内的量子逻辑门的集合，e为量子逻辑门之间的执行顺序，s与t是量子线路内连续执行的两个量子逻辑门，s为该两个量子逻辑门中先运行的量子逻辑门，t为该两个量子逻辑门中后运行的量子逻辑门，σ为表示最短路径的函数，cB(e)为表示边介数的函数。
通过遍历线路内所有的量子逻辑门与其他量子逻辑门之间最短路径的关系得出可以表示出量子线路内所有量子逻辑门之间是否紧密的点介数。
本实施例中，计算边介数的公式为：
其中，V为量子线路内的量子逻辑门的集合，v为所述第一量子线路内的任一个量子逻辑门，s与t是第一量子线路内连续执行的两个量子逻辑门，s为源量子逻辑门，t为目标量子逻辑门，cB(v)为表示点介数的函数。
通过遍历线路内所有的量子逻辑门与其他量子逻辑门之间的执行关系得出可以表示出量子线路内所有量子逻辑门之间的执行关系是否紧密的边介数。
302、若所述边介数与点介数的比值大于预设阈值，则确定用于切割所述第一量子线路的模式为所述边切割模式；
具体地，如果边介数与点介数的比值大于预设阈值，则认为该量子线路的某两个执行顺序相邻的逻辑门刚好处于两个子线路内，或者可以认为该量子线路的某两个执行顺序相邻的逻辑门刚好连接两个社区，量子线路通过切割量子线路内某两个执行顺序相邻的逻辑门实现量子线路的切割。
切割后的子量子线路则进行进一步的判定该子量子线路是否可以被量子设备运行，如果切割后的任一个子量子线路无法被量子设备实现，则对该无法实现的子量子线路进行进一步的切割，直至切割后的碎片化量子线路可以被量子设备实现为止。
303、若所述边介数与点介数的比值小于或等于所述预设阈值，则确定用于切割所述第一量子线路的模式为点切割模式。
具体地，如果边介数与点介数的比值小于或等于预设阈值，则认为该量子线路的某个逻辑门刚好处于两个子线路的交界处，或者可以认为该量子线路的某逻辑门同时处于两个社区内，量子线路通过切割量子线路内某两个执行顺序相邻的逻辑门实现量子线路的切割。
切割后的子量子线路则进行进一步的判定该子量子线路是否可以被量子设备运行，如果切割后的任一个子量子线路无法被量子设备实现，则对该无法实现的子量子线路进行进一步的切割，直至切割后的碎片化量子线路可以被量子设备实现为止。
基于图3，本申请对于量子线路切割后的步骤进行进一步的介绍，具体请参见图4，本申请实施例提供的量子线路切割方法的另一示意图包括：
401、确定切割所述第一量子线路后得到的M条第二子量子线路；
402、若所述M条第二子量子线路包括可以在所述量子设备上同时运行的N条第二子量子线路，则合并所述N条第二子量子线路。
具体地，待切割的量子线路切割后得到的两个子量子线路可能都无法被量子设备运行，则继续对该子线路进行切割，由于本申请的方案是根据逻辑门之间的关联性进行切割，所以每次切割后的两个子量子线路所包含的量子比特数不一定相等，可能会出现切割出较多量子比特数比较小且相干时间比较短的量子线路，对于这些量子比特数比较小且相干时间比较短的量子线路，可以进行合并处理。
进一步地，可以获取所有切割后的子量子线路的量子比特数与相干时间，并与可以用于量子线路运行的量子设备能够运行的量子比特数与相干时间进行比较，如果确定某一个包括几个子量子线路的集合可以被量子设备所运行，且该集合所包含的量子比特数大于任意其他可以被量子设备所运行的子量子线路集合的量子比特数，则合并该集合内的子量子线路。
可见，在确定第一量子线路不能被量子设备运行时，则判断所述第一量子线路是否包含与预设量子算法对应的第一子量子线路，若所述第一量子线路包含与所述预设量子算法对应的第一子量子线路，则根据所述第一子量子线路切割所述第一量子线路。利用本申请实施例，可以识别出量子线路中的常用量子算法，并根据量子线路中的常用量子算法切割量子线路，使得量子线路可以通过量子设备运行。
上述内容是从方法的角度对本发明进行介绍，下面从装置的角度对本发明进行进一步地介绍，具体请参见图5，包括：
第二方面，本申请提供一种量子线路的切割装置，包括：
第一确定模块501，用于在确定第一量子线路不能被量子设备运行时，则判断所述第一量子线路是否包含与预设量子算法对应的第一子量子线路；
第一切割模块502，用于若所述第一量子线路包含与所述预设量子算法对应的第一子量子线路，则根据所述第一子量子线路切割所述第一量子线路。
可选的，所述装置还包括：
第二切割模块503，用于若所述第一量子线路不包含与所述预设量子算法对应的第一子量子线路，则基于预设切割模式确定用于切割所述第一量子线路的模式，并根据所述模式切割所述第一量子线路。
可选的，所述装置还包括：
第三切割模块504，若所述第一量子线路不包含与所述预设量子算法对应的第一子量子线路，则基于预设切割模式确定用于切割所述第一量子线路的模式，并根据所述模式切割所述第一量子线路。
可选地，所述第三切割模块504可以用于点切割模式与边切割模式：
所述点切割模式用于将所述第一量子线路内的目标量子逻辑门转化为两个子量子逻辑门，所述目标量子逻辑门用于连接所述第一量子线路待切割的两个所述第二子量子线路，所述两个子量子逻辑门分别与所述两个第二子量子线路对应连接；
所述边切割模式用于切割所述第一量子线路内连续执行的两个量子逻辑门的执行顺序。
可选的，所述装置还包括：
计算模块505，用于计算所述第一量子线路的点介数与边介数，所述点介数表示所述第一量子线路内逻辑门的关联性，所述边介数表示所述逻辑门执行顺序的关联性；
第二确定模块506，用于若所述边介数与点介数的比值大于预设阈值，则确定用于切割所述第一量子线路的模式为所述边切割模式；
第三确定模块507，用于若所述边介数与点介数的比值小于或等于所述预设阈值，则确定用于切割所述第一量子线路的模式为点切割模式。
可选地，所述装置还包括：
第四确定模块508，用于确定切割所述第一量子线路后得到的M条第二子量子线路；
合并模块509，用于若所述M条第二子量子线路包括可以在所述量子设备上同时运行的N条第二子量子线路，则合并所述N条第二子量子线路，所述N为大于1的整数，所述M为大于所述N的整数。
可见，第一确定模块在确定第一量子线路不能被量子设备运行时，则判断所述第一量子线路是否包含与预设量子算法对应的第一子量子线路，若所述第一量子线路包含与所述预设量子算法对应的第一子量子线路，第一切割模块根据所述第一子量子线路切割所述第一量子线路。利用本申请实施例，可以识别出量子线路中的常用量子算法，并根据量子线路中的常用量子算法切割量子线路，使得量子线路可以通过量子设备运行。
下面以运行在计算机终端上为例对其进行详细说明。图6为本发明实施例提供的一种量子电路的切割方法的计算机终端的硬件结构框图。如图6所示，计算机终端可以包括一个或多个(图6中仅示出一个)处理器601(处理器601可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)和用于存储数据的存储器602，可选地，上述计算机终端还可以包括用于通信功能的传输装置603以及输入输出设备604。本领域普通技术人员可以理解，图6所示的结构仅为示意，其并不对上述计算机终端的结构造成限定。例如，计算机终端还可包括比图6中所示更多或者更少的组件，或者具有与图6所示不同的配置。
存储器602可用于存储应用软件的软件程序以及模块，如本申请实施例中的量子线路的切割方法对应的程序指令/模块，处理器601通过运行存储在存储器602内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器602可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器602可进一步包括相对于处理器601远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
传输装置603用于经由一个网络接收或者发送数据。上述的网络具体实例可包括计算机终端的通信供应商提供的无线网络。在一个实例中，传输装置603包括一个网络适配器(Network Interface Controller，NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输装置603可以为射频(Radio Frequency，RF)模块，其用于通过无线方式与互联网进行通讯。
本发明实施例还提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
具体的，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的计算机程序：
101：在确定第一量子线路不能被量子设备运行时，则判断所述第一量子线路是否包含与预设量子算法对应的第一子量子线路；
102：若所述第一量子线路包含与所述预设量子算法对应的第一子量子线路，则根据所述第一子量子线路切割所述第一量子线路。
具体的，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
可见，在确定第一量子线路不能被量子设备运行时，则判断所述第一量子线路是否包含与预设量子算法对应的第一子量子线路，若所述第一量子线路包含与所述预设量子算法对应的第一子量子线路，则根据所述第一子量子线路切割所述第一量子线路。利用本申请实施例，可以识别出量子线路中的常用量子算法，并根据量子线路中的常用量子算法切割量子线路，使得量子线路可以通过量子设备运行。
本发明实施例还提供了一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。
具体的，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
具体的，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：
101:在确定第一量子线路不能被量子设备运行时，则判断所述第一量子线路是否包含与预设量子算法对应的第一子量子线路；
102:若所述第一量子线路包含与所述预设量子算法对应的第一子量子线路，则根据所述第一子量子线路切割所述第一量子线路。
可见，在确定第一量子线路不能被量子设备运行时，则判断所述第一量子线路是否包含与预设量子算法对应的第一子量子线路，若所述第一量子线路包含与所述预设量子算法对应的第一子量子线路，则根据所述第一子量子线路切割所述第一量子线路。利用本申请实施例，可以识别出量子线路中的常用量子算法，并根据量子线路中的常用量子算法切割量子线路，使得量子线路可以通过量子设备运行。
本申请实施例还提供一种量子计算机操作系统，该量子计算机操作系统根据上述方法实施例中记载的任一方法的部分或全部步骤实现所述量子计算线路的切割处理。
具体的，在本实施例中，上述量子计算机操作系统可以被设置为通过计算机程序执行以下步骤：
101:在确定第一量子线路不能被量子设备运行时，则判断所述第一量子线路是否包含与预设量子算法对应的第一子量子线路；
102:若所述第一量子线路包含与所述预设量子算法对应的第一子量子线路，则根据所述第一子量子线路切割所述第一量子线路。
可见，在确定第一量子线路不能被量子设备运行时，则判断所述第一量子线路是否包含与预设量子算法对应的第一子量子线路，若所述第一量子线路包含与所述预设量子算法对应的第一子量子线路，则根据所述第一子量子线路切割所述第一量子线路。利用本申请实施例，可以识别出量子线路中的常用量子算法，并根据量子线路中的常用量子算法切割量子线路，使得量子线路可以通过量子设备运行。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。
上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本申请各个实施例上述方法的全部或部分步骤。而前述的存储器包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储器中，存储器可以包括：闪存盘、只读存储器(英文：Read-Only Memory，简称：ROM)、随机存取器(英文：Random Access Memory，简称：RAM)、磁盘或光盘等。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (12)
1.一种量子线路的切割方法，其特征在于，包括：
在确定第一量子线路不能被量子设备运行时，则判断所述第一量子线路是否包含与预设量子算法对应的第一子量子线路；
若所述第一量子线路包含与所述预设量子算法对应的第一子量子线路，则根据所述第一子量子线路切割所述第一量子线路。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
若所述第一量子线路不包含与所述预设量子算法对应的第一子量子线路，则基于预设切割模式确定用于切割所述第一量子线路的模式，并根据所述模式切割所述第一量子线路。
3.根据权利要求2所述的方法，其特征在于，所述预设切割模式包括边切割模式和点切割模式：
所述点切割模式用于将所述第一量子线路内的目标量子逻辑门转化为两个子量子逻辑门，所述目标量子逻辑门用于连接所述第一量子线路待切割的两个第二子量子线路，所述两个子量子逻辑门分别与所述两个第二子量子线路对应连接；
所述边切割模式用于切割所述第一量子线路内连续执行的两个量子逻辑门的执行顺序。
4.根据权利要求3所述的方法，其特征在于，所述基于预设切割模式确定用于切割所述第一量子线路的模式包括：
计算所述第一量子线路的点介数与边介数，所述点介数表示所述第一量子线路内逻辑门的关联性，所述边介数表示所述逻辑门执行顺序的关联性；
若所述边介数与点介数的比值大于预设阈值，则确定用于切割所述第一量子线路的模式为所述边切割模式；
若所述边介数与点介数的比值小于或等于所述预设阈值，则确定用于切割所述第一量子线路的模式为点切割模式。
5.根据权利要求4所述的方法，其特征在于，计算所述边介数的公式为：
其中，V为所述第一量子线路内的量子逻辑门的集合，e为量子逻辑门之间的执行顺序，s与t是所述第一量子线路内连续执行的两个量子逻辑门，s为所述两个量子逻辑门中先运行的量子逻辑门，t为所述两个量子逻辑门中后运行的量子逻辑门，σ为表示最短路径的函数，cB(e)为表示边介数的函数。
6.根据权利要求4所述的方法，其特征在于，计算所述点介数的公式为：
其中，V为所述第一量子线路内的量子逻辑门的集合，v为所述第一量子线路内的任一个量子逻辑门，s与t是第一量子线路内连续执行的两个量子逻辑门，s为源量子逻辑门，t为目标量子逻辑门，cB(v)为表示点介数的函数。
7.根据权利要求2所述的方法，其特征在于，所述切割所述第一量子线路之后，所述方法还包括：
确定切割所述第一量子线路后得到的M条所述第二子量子线路；
若M条所述第二子量子线路包括可以在所述量子设备上同时运行的N条所述第二子量子线路，则合并所述N条第二子量子线路，所述N为大于1的整数，所述M为大于所述N的整数。
8.根据权利要求7所述的方法，其特征在于，所述合并所述N条第二子量子线路具体包括：
遍历所述M条第二子量子线路，确定任意N条所述第二子量子线路包含数目最大的量子逻辑门且可以被所述量子设备运行的情况，合并所述N条第二子量子线路。
9.一种量子线路的切割装置，其特征在于，包括：
确定单元，用于在确定第一量子线路不能被量子设备运行时，则判断所述第一量子线路是否包含与预设量子算法对应的第一子量子线路；
切割单元，用于若所述第一量子线路包含与所述预设量子算法对应的第一子量子线路，则根据所述第一子量子线路切割所述第一量子线路。
10.一种电子设备，其特征在于，包括处理器、存储器、通信接口，以及一个或多个程序，所述一个或多个程序被存储在所述存储器中，并且被配置由所述处理器执行，所述程序包括用于执行如权利要求1-8任一项所述的方法中的步骤的指令。
11.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行以实现权利要求1-8任一项所述的方法。
12.一种量子计算机操作系统，其特征在于，所述量子计算机操作系统根据权利要求1-8任一项所述的方法实现量子线路的切割。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111003304.XA CN115730668A (zh) | 2021-08-30 | 2021-08-30 | 一种量子线路的切割方法、装置及量子计算机操作系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111003304.XA CN115730668A (zh) | 2021-08-30 | 2021-08-30 | 一种量子线路的切割方法、装置及量子计算机操作系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115730668A true CN115730668A (zh) | 2023-03-03 |
Family
ID=85290729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111003304.XA Pending CN115730668A (zh) | 2021-08-30 | 2021-08-30 | 一种量子线路的切割方法、装置及量子计算机操作系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115730668A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110188885A (zh) * | 2019-06-28 | 2019-08-30 | 合肥本源量子计算科技有限责任公司 | 一种量子计算模拟方法、装置、存储介质和电子装置 |
| CN110826719A (zh) * | 2019-10-14 | 2020-02-21 | 合肥本源量子计算科技有限责任公司 | 一种量子程序的处理方法、装置、存储介质和电子装置 |
| US20200218518A1 (en) * | 2019-01-07 | 2020-07-09 | International Business Machines Corporation | Quantum circuit compilation with quantum libraries as a service |
| US20200311220A1 (en) * | 2019-03-29 | 2020-10-01 | International Business Machines Corporation | Adaptive error correction in quantum computing |
| WO2021143265A1 (zh) * | 2020-01-17 | 2021-07-22 | 腾讯科技（深圳）有限公司 | 量子克里福德电路的容错计算方法、装置、设备及芯片 |
-
2021
- 2021-08-30 CN CN202111003304.XA patent/CN115730668A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200218518A1 (en) * | 2019-01-07 | 2020-07-09 | International Business Machines Corporation | Quantum circuit compilation with quantum libraries as a service |
| US20200311220A1 (en) * | 2019-03-29 | 2020-10-01 | International Business Machines Corporation | Adaptive error correction in quantum computing |
| CN110188885A (zh) * | 2019-06-28 | 2019-08-30 | 合肥本源量子计算科技有限责任公司 | 一种量子计算模拟方法、装置、存储介质和电子装置 |
| CN110826719A (zh) * | 2019-10-14 | 2020-02-21 | 合肥本源量子计算科技有限责任公司 | 一种量子程序的处理方法、装置、存储介质和电子装置 |
| WO2021143265A1 (zh) * | 2020-01-17 | 2021-07-22 | 腾讯科技（深圳）有限公司 | 量子克里福德电路的容错计算方法、装置、设备及芯片 |
Non-Patent Citations (2)
| Title |
|---|
| OMID DAEI ET AL.: "Optimized Quantum Circuit Partitioning", 《ARXIV:2005.11614V1[QUANT-PH]》, 23 May 2020 (2020-05-23), pages 1 - 12 * |
| 程学云;管致锦;徐海;谈莹莹;刘洋;: "基于MCT可逆线路的量子线路近邻化排布", 电子学报, no. 08, 15 August 2018 (2018-08-15), pages 101 - 107 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111582491A (zh) | 一种量子线路的构建方法及装置 | |
| CN114764549B (zh) | 基于矩阵乘积态的量子线路模拟计算方法、装置 | |
| CN113222155B (zh) | 一种量子线路的构建方法、装置、电子装置和存储介质 | |
| CN113222150A (zh) | 一种量子态的变换方法及装置 | |
| CN111461335A (zh) | 基于mpi多进程的含噪声单量子逻辑门实现方法及装置 | |
| CN114358216B (zh) | 基于机器学习框架的量子聚类方法及相关装置 | |
| CN114358319B (zh) | 基于机器学习框架的分类方法及相关装置 | |
| CN114819168A (zh) | 一种矩阵特征值的量子比较方法及装置 | |
| CN113222153A (zh) | 一种量子态的模拟方法、装置、存储介质和电子装置 | |
| CN115730668A (zh) | 一种量子线路的切割方法、装置及量子计算机操作系统 | |
| CN115983392A (zh) | 量子程序映射关系的确定方法、装置、介质及电子装置 | |
| CN115099412A (zh) | 特征提取方法及相关设备 | |
| CN115730669A (zh) | 一种量子线路的处理方法、装置及量子计算机操作系统 | |
| CN115879562A (zh) | 一种量子程序初始映射的确定方法、装置及量子计算机 | |
| CN114511094A (zh) | 一种量子算法的优化方法、装置、存储介质与电子装置 | |
| CN115423108A (zh) | 量子线路切割处理方法、装置及量子计算机操作系统 | |
| CN114764618B (zh) | 一种针对线性系统的量子预处理方法及装置 | |
| CN115511088A (zh) | 量子计算任务处理方法、装置及量子计算机操作系统 | |
| CN115511094B (zh) | 量子线路执行结果确定方法、装置及量子计算机操作系统 | |
| US11983606B2 (en) | Method and device for constructing quantum circuit of QRAM architecture, and method and device for parsing quantum address data | |
| CN116049506A (zh) | 基于量子计算的数值查找方法、装置、设备及存储介质 | |
| CN115907016A (zh) | 一种基于量子计算搜索目标范围值的方法及相关装置 | |
| CN117852665A (zh) | 基于量子线路的物理系统状态预测方法及相关装置 | |
| CN115907021A (zh) | 基于量子计算的数据聚类方法、装置及量子计算机 | |
| CN114881238A (zh) | 量子鉴别器的构造方法、装置、介质及电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, Hefei high tech Zone, Hefei City, Anhui Province Applicant after: Benyuan Quantum Computing Technology (Hefei) Co.,Ltd. Address before: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, Hefei high tech Zone, Hefei City, Anhui Province Applicant before: ORIGIN QUANTUM COMPUTING COMPANY, LIMITED, HEFEI |
|
| CB02 | Change of applicant information |