CN113222155A - 一种量子线路的构建方法、装置、电子装置和存储介质 - Google Patents

一种量子线路的构建方法、装置、电子装置和存储介质 Download PDF

Info

Publication number
CN113222155A
CN113222155A CN202010072056.3A CN202010072056A CN113222155A CN 113222155 A CN113222155 A CN 113222155A CN 202010072056 A CN202010072056 A CN 202010072056A CN 113222155 A CN113222155 A CN 113222155A
Authority
CN
China
Prior art keywords
logic gate
quantum
qubit
qubit logic
evolution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010072056.3A
Other languages
English (en)
Other versions
CN113222155B (zh
Inventor
李叶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Quantum Computing Technology Co Ltd
Original Assignee
Origin Quantum Computing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Quantum Computing Technology Co Ltd filed Critical Origin Quantum Computing Technology Co Ltd
Priority to CN202010072056.3A priority Critical patent/CN113222155B/zh
Publication of CN113222155A publication Critical patent/CN113222155A/zh
Application granted granted Critical
Publication of CN113222155B publication Critical patent/CN113222155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Logic Circuits (AREA)

Abstract

本发明本发明属于量子计算领域，公开了一种量子线路的构建方法、装置、电子装置和存储介质，所述方法包括：针对一组量子比特位的第一量子态经设定功能操作到第二量子态的演化问题，判断是否存在实现所述演化问题的量子比特逻辑门；若存在实现所述演化问题的量子比特逻辑门，则输出实现所述演化问题的量子比特逻辑门以构建所述量子线路；若不存在实现所述演化问题的量子比特逻辑门，则输出自定义量子比特逻辑门以构建所述量子线路。本发明可以提高量子比特逻辑门构建的可操作性，且降低了构建的量子线路的复杂性、提高了构建的量子线路的可读性。

Description

一种量子线路的构建方法、装置、电子装置和存储介质
技术领域
本发明属于量子计算领域，特别是一种量子线路的构建方法、装置、电子装置和存储介质。
背景技术
量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。当某个装置处理和计算的是量子信息，运行的是量子算法时，它就是量子计算机。量子计算机因其具有相对普通计算机更高效的处理数学问题的能力，例如，能将破解RSA密钥的时间从数百年加速到数小时，故成为一种正在研究中的关键技术。
现在的量子计算模拟采用量子比特逻辑门构建量子线路，采用量子比特逻辑门实现量子态的演化操作，该演化操作通过量子比特逻辑门对应的酉矩阵和量子态对应的矩阵的矩阵乘法运算实现。
该过程中，存在以下缺陷和不足：
因为量子比特逻辑门的功能和种类有限，实现特定功能的量子线路构建时需要采用有限种类和功能的量子比特逻辑门的数量会随着待构建量子线路的功能的增加而增加，量子比特逻辑门的数量的增加，一方面会增加构建的量子线路的复杂性、降低了构建的量子线路的可读性；另一方面，会增加量子计算模拟所需要的时间；而量子线路构建时能采用的只有有限种类和功能的量子比特逻辑门，则增加了构建量子线路构建的困难和可操作性。
发明内容
本发明的目的是提供一种量子线路的构建方法、装置、电子装置和存储介质，以解决现有技术中的不足，它能够降低量子比特逻辑门的构建的困难，提高量子比特逻辑门构建的可操作性，且降低了构建的量子线路的复杂性、提高了构建的量子线路的可读性。
本申请的一个实施例提供了一种量子线路的构建方法，包括：
针对一组量子比特位的第一量子态经设定功能操作到第二量子态的演化问题，判断是否存在实现所述演化问题的量子比特逻辑门；
若存在实现所述演化问题的量子比特逻辑门，则输出实现所述演化问题的量子比特逻辑门以构建所述量子线路；
若不存在实现所述演化问题的量子比特逻辑门，则输出自定义量子比特逻辑门以构建所述量子线路，其中：所述自定义量子比特逻辑门用于对所述第一量子态中、编码在所述一组量子比特位的第一量子比特位上、表示所述设定功能操作的操作对象的第一子量子态对应的数值，执行所述设定功能操作，并将操作结果编码到所述一组量子比特位的第二量子比特位上得到所述第二量子态。
如上所述的量子线路的构建方法，其中，可选的是，所述针对一组量子比特位的第一量子态经设定功能操作到第二量子态的演化问题，判断是否存在实现所述演化问题的量子比特逻辑门；具体包括：
判断所述设定功能操作是否为指定量子比特逻辑门，其中，所述指定量子比特逻辑门为双量子比特逻辑门或固定旋转角度的单量子比特逻辑门；
若所述设定功能操作是所述指定量子比特逻辑门，则存在实现所述演化问题的量子比特逻辑门。
如上所述的量子线路的构建方法，其中，可选的是，若所述设定功能操作不是所述指定量子比特逻辑门，则继续判断所述设定功能操作是否为N量子比特逻辑门或任意旋转单量子比特逻辑门，其中N为大于等于3的正整数；
若所述设定功能操作是所述N量子比特逻辑门或所述任意旋转单量子比特逻辑门，则存在实现所述演化问题的量子比特逻辑门。
如上所述的量子线路的构建方法，其中，可选的是，当所述设定功能操作是所述N量子比特逻辑门或所述任意旋转量子比特逻辑门的情况下，则输出实现所述演化问题的量子比特逻辑门以构建所述量子线路，具体包括：
分解所述N量子比特逻辑门或所述任意旋转量子比特逻辑门为第一类单量子比特逻辑门和/或所述双量子比特逻辑门的组合；其中，所述第一类单量子比特逻辑门包括两个不同旋转方向的单量子逻辑门；
输出所述组合中的所述第一类单量子比特逻辑门和/或所述双量子比特逻辑门。
如上所述的量子线路的构建方法，其中，可选的是，若所述设定功能操作既不是所述指定量子比特逻辑门，也不是所述N量子比特逻辑门，则不存在实现所述演化问题的量子比特逻辑门。
本申请的又一实施例提供了一种量子线路的构建装置，包括：
第一判断模块，用于针对一组量子比特位的第一量子态经设定功能操作到第二量子态的演化问题，判断是否存在实现所述演化问题的量子比特逻辑门；
第一输出模块，用于存在实现所述演化问题的量子比特逻辑门的情况下，输出实现所述演化问题的量子比特逻辑门以构建所述量子线路；
第二输出模块，用于不存在实现所述演化问题的量子比特逻辑门的情况下，输出自定义量子比特逻辑门以构建所述量子线路，其中：所述自定义量子比特逻辑门用于对所述第一量子态中、编码在所述一组量子比特位的第一量子比特位上、表示所述设定功能操作的操作对象的第一子量子态对应的数值，执行所述设定功能操作，并将操作结果编码到所述一组量子比特位的第二量子比特位上得到所述第二量子态。
如上所述的量子线路的构建装置，其中，可选的是，所述第一判断模块包括第一子判断模块和第一子确定模块；
所述第一子判断模块用于判断所述设定功能操作是否为指定量子比特逻辑门，所述指定量子比特逻辑门为双量子比特逻辑门或固定旋转角度的单量子比特逻辑门；
所述第一子确定模块用于在所述设定功能操作是所述指定量子比特逻辑门的情况下，确定存在实现所述演化问题的量子比特逻辑门。
如上所述的量子线路的构建装置，其中，可选的是，所述第一判断模块还包括第二子判断模块和第二子确定模块；
所述第二子判断模块用于在所述设定功能操作不是所述指定量子比特逻辑门的情况下，继续判断所述设定功能操作是否为N量子比特逻辑门或任意旋转单量子比特逻辑门；
所述第二子确定模块用于在所述设定功能操作是N量子比特逻辑门或所述任意旋转量子比特逻辑门情况下，确定存在实现所述演化问题的量子比特逻辑门。
如上所述的量子线路的构建装置，其中，可选的是，所述第一输出模块，还被配置用于：
当所述设定功能操作是所述N量子比特逻辑门或所述任意旋转量子比特逻辑门的情况下，分解所述N量子比特逻辑门或所述任意旋转量子比特逻辑门的情况下为第一类单量子比特逻辑门和/或双量子比特逻辑门的组合；其中，所述第一类单量子比特逻辑门包括两个不同旋转方向的单量子逻辑门；
输出所述组合中的所述第一类单量子比特逻辑门和/或所述双量子比特逻辑门。
本申请的又一实施例提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述的方法。
本申请的又一实施例提供了所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述的方法。
与现有技术相比，本申请提供了一种针对量子态演化问题的量子线路的构建方法，该方法针对一组量子比特位的第一量子态经设定功能操作到第二量子态的演化问题，判断是否存在实现所述演化问题的量子比特逻辑门；若存在实现所述演化问题的量子比特逻辑门，则输出实现所述演化问题的量子比特逻辑门以构建所述量子线路在不存在实现所述演化问题的量子比特逻辑门的情况下，则输出自定义量子比特逻辑门以构建所述量子线路，其中：所述自定义量子比特逻辑门用于对所述第一量子态中、编码在所述一组量子比特位的第一量子比特位上、表示所述设定功能操作的操作对象的第一子量子态对应的数值，执行所述设定功能操作，并将操作结果编码到所述一组量子比特位的第二量子比特位上得到所述第二量子态。本申请借助自定义量子比特逻辑门，降低了量子线路构建的难度，同时，简化了构造的量子线路，提高了构建的量子线路的可读性。
附图说明
图1是本申请实施例的一种量子线路的构建方法的计算机终端的硬件结构框图；
图2是本申请的一实施例提供的一种量子线路的构建方法的流程示意图；
图3为直观演示单量子比特的量子态信息的布洛赫球；
图4为Toffoli门分解为六个两量子比特控制非门(即CNOT)和十个单比特门的分解图；
图5是本申请的又一个实施例提供的一种量子线路的构建装置的示意图。
具体实施方式
下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
需要说明的是，本发明的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
需要说明的是，本发明的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
本发明的实施例提供了一种量子线路的构建方法，用于构建给定量子态演化问题的量子线路，其中，量子态演化问题中的量子态演化可以通过演化前的初量子态和演化后的末量子态的量子态变化效果来描述，也可以通过实现从演化前的初量子态到演化后的末量子态的设定功能操作实现，该设定功能操作包括但不限于量子比特逻辑门操作、非量子比特逻辑门操作。示例性的，量子比特逻辑门操作可以为Hadamard门(H门)、Pauli-X门、Pauli-Y门、Pauli-Z门、 RX门、RY门、RZ门、CNOT(控制非门)、CR门、iSWAP门、Toffoli门等；非量子比特逻辑门操作可以为加、减、乘、除四则运算操作、函数操作等。该方法可以应用于电子设备，如移动终端，具体如手机、平板电脑；如计算机终端，具体如普通电脑、量子计算机等。
下面以运行在计算机终端上为例对其进行详细说明。图1是本申请实施例的一种量子线路的构建硬件结构框图。如图1所示，计算机终端10可以包括一个或多个(图1中仅示出一个)处理器102(处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)和用于存储数据的存储器104，可选地，上述计算机终端还可以包括用于通信功能的传输装置106 以及输入输出设备108。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述计算机终端的结构造成限定。例如，计算机终端10还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。
存储器104可用于存储应用软件的软件程序以及模块，如本申请实施例中的量子线路的构建方法对应的程序指令/模块，处理器102通过运行存储在存储器104内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的方法。
存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端10。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
传输装置106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括计算机终端10的通信供应商提供的无线网络。在一个实例中，传输装置106包括一个网络适配器(Network Interface Controller，NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输装置 106可以为射频(Radio Frequency，RF)模块，其用于通过无线方式与互联网进行通讯。
需要说明的是，真正的量子计算机是混合结构的，它包含两大部分：一部分是经典计算机，负责执行经典计算与控制；另一部分是量子设备，负责运行量子程序进而实现量子计算。而量子程序是由量子语言如Qrunes语言编写的一串能够在量子计算机上运行的指令序列，实现了对量子比特逻辑门操作的支持，并最终实现量子计算。具体的说，量子程序就是一系列按照一定时序操作量子比特逻辑门的指令序列。
在实际应用中，因受限于量子设备硬件的发展，通常需要进行量子计算模拟以验证量子算法、量子应用等等。量子计算模拟即借助通普通计算机的资源搭建的虚拟架构(即量子虚拟机)实现特定问题对应的量子程序的模拟运行的过程。通常，需要构建特定问题对应的量子程序。本发明实施例所指量子程序，即是经典语言编写的表征量子比特及其演化的程序，其中与量子计算相关的量子比特、量子比特逻辑门等等均有相应的经典代码表示。
量子线路作为量子程序的一种体现方式，也称量子逻辑电路，是最常用的通用量子计算模型，表示在抽象概念下对于量子比特进行操作的线路，其组成包括量子比特、线路(时间线)，以及各种量子比特逻辑门，最后常需要通过量子测量操作将结果读取出来。
不同于传统电路是用金属线所连接以传递电压信号或电流信号，在量子线路中，线路可看成是由时间所连接，亦即量子比特的状态随着时间自然演化，在这过程中按照哈密顿运算符的指示，一直到遇上逻辑门而被操作。
一个量子程序整体上对应有一条总的量子线路，本发明所述量子程序即指该条总的量子线路，其中，该总的量子线路中的量子比特总数与量子程序的量子比特总数相同。可以理解为：一个量子程序可以由量子线路、针对量子线路中量子比特的测量操作、保存测量结果的寄存器及控制流节点(跳转指令)组成，一条量子线路可以包含几十上百个甚至千上万个量子比特逻辑门操作。量子程序的执行过程，就是对所有的量子比特逻辑门按照一定时序执行的过程。需要说明的是，时序即单个量子比特逻辑门被执行的时间顺序。
需要说明的是，经典计算中，最基本的单元是比特，而最基本的控制模式是逻辑门，可以通过逻辑门的组合来达到控制电路的目的。类似地，处理量子比特的方式就是量子比特逻辑门。使用量子比特逻辑门，能够使量子态发生演化，量子比特逻辑门是构成量子线路的基础，量子比特逻辑门包括单比特量子比特逻辑门，如Hadamard门(H门)、Pauli-X门、Pauli-Y门、Pauli-Z门、RX 门、RY门、RZ门；多比特量子比特逻辑门，如CNOT门、CR门、iSWAP门、Toffoli门。量子比特逻辑门一般使用酉矩阵表示，而酉矩阵不仅是矩阵形式，也是一种操作和变换。
如图1所示，本发明的实施例提供了一种量子线路的构建方法，包括：
S100，针对一组量子比特位的第一量子态经设定功能操作到第二量子态的演化问题，判断是否存在实现所述演化问题的量子比特逻辑门。
需要说明的是，量子比特位类比于经典计算中的比特，是指量子计算中的基本单元。相应的，量子比特位类比于经典比特位，每一位对应一个量子比特位，且该位上的值为1或0，表示该量子比特位处于1态或0态或者其叠加态，记为|1>或|0>或ψ＝a|0>+b|1>，其中：|1>或|0>的物理意义表示为二能级量子系统中的基态或激发态，|>为狄拉克符号。a和b为表示量子态振幅(概率幅) 的复数。测量后，量子态塌缩至一个固定的量子态，其中，塌缩至|0>的概率是|a|2，塌缩至|1>的概率是|b|2，且|a|2+|b|2＝1。
第一量子态和第二量子态均是指量子比特位表示的量子态信息，是指量子比特位对应的所有本征态表征组成的量子态信息，所有本征态的数量为2n，其中，n为量子比特位的个数。
在量子算法(或称量子程序)中，量子态用二进制表示。例如，一组量子比特位为q0、q1、q2，表示第0位、第1位、第2位量子比特位，从高位到低位排序为q2q1q0，该组量子比特位的量子态为23个本征态的叠加态，其中8 个本征态(确定的状态)是指：|000>、|001>、|010>、|011>、|100>、|101>、 |110>、|111>，每个量子态与量子比特位对应一致，如|000>态，000从高位到低位对应q2q1q0。具体的，该组量子比特位的量子态可以表示为ψ＝a0|000> +a1|001>+a2|010>+a3|011>+a4|100>+a5|101>+a6|110> +a7|111>，其中a0、a1、a2、a3、a4、a5、a6、a7均为复数，且 |a0|2+|a1|2+|a2|2+|a3|2+|a4|2+|a5|2+|a6|2+|a7|2＝1。
以单个量子比特位说明，单个量子比特位的逻辑状态ψ可能处于|0>态、|1> 态、|0>态和|1>态的叠加态(不确定状态)，具体可以表示为ψ＝a|0>+b|1>，其中，a和b为表示量子态振幅(概率幅)的复数。测量后，量子态塌缩至一个固定的量子态，其中，塌缩至|0>的概率是|a|2，塌缩至|1>的概率是|b|2，且 |a|2+|b|2＝1，简言之，量子态是各本征态组成的叠加态，当其他态的概率为0时，即处于其中一个确定的本征态。
本申请实施例提供的构建方法，用于构建给定量子态演化问题的量子线路，其中，量子态演化问题中的量子态演化可以通过演化前的初量子态和演化后的末量子态的量子态变化效果来描述，也可以通过实现从演化前的初量子态到演化后的末量子态的设定功能操作的描述实现。
其中，该设定功能操作为用户设定的操作，可以为量子比特逻辑门操作或非量子比特逻辑门操作。示例性的，量子比特逻辑门操作可以为Hadamard门(H门)、Pauli-X门、Pauli-Y门、Pauli-Z门、RX门、RY门、RZ门、CNOT (控制非门)、CR门、iSWAP门、Toffoli门等；非量子比特逻辑门操作可以为加、减、乘、除四则运算操作、及幂函数运算、指数函数运算、对数函数运算、三角函数运算和反三角函数运算等函数操作等。
在具体应用时，考虑到演化问题借助演化前的初量子态和演化后的末量子态的量子态变化效果和设定功能操作在实现从演化前的初量子态到演化后的末量子态的过程是相辅相成和等效的，所以，界定演化问题是第一量子态经设定功能操作到第二量子态的演化问题。
而针对一些应用场景下的问题，比如：最优交通路线调度问题，需要先分析最优交通路线调度为数值计算问题，然后对数值计算问题中的具体计算步骤确定对应的设定功能操作即可。分析具体应用场景下的实际问题的数值计算问题，并不属于本实施例的保护范畴，在此并不做详细展开介绍。同时，也不是本领域技术人员能够清楚实施本实施例的影响因素。
S200，若存在实现所述演化问题的量子比特逻辑门，则输出实现所述演化问题的量子比特逻辑门以构建所述量子线路。
当存在实现所述演化问题的量子比特逻辑门时，直接输出对应的量子比特逻辑门即可构建演化问题所对应的量子线路。
S300，若不存在实现所述演化问题的量子比特逻辑门，则输出自定义量子比特逻辑门以构建所述量子线路，其中：所述自定义量子比特逻辑门用于对所述第一量子态中、编码在所述一组量子比特位的第一量子比特位上、表示所述设定功能操作的操作对象的第一子量子态对应的数值，执行所述设定功能操作，并将操作结果编码到所述一组量子比特位的第二量子比特位上得到所述第二量子态。
需要说明的是，当不存在实现所述演化问题的量子比特逻辑门，针对演化问题的量子线路的构建，现有技术中常采用的手段为通过演化前的初量子态和演化后的末量子态的量子态变化来确定设定功能操作来对应的矩阵，然后通过该矩阵的分解为本领域技术人员常采用的量子比特逻辑门对应矩阵的表示。该过程中，受限于数值运算过程，一方面会存在分解复杂度高或难易实现的问题，进而增加量子线路构造的难度，另一方面，如果分解得到多个矩阵，则会增加构建的量子线路的复杂程度，降低量子线路的可读性和可计算性。
本实施在不存在实现所述演化问题的量子比特逻辑门的情况下，则输出自定义量子比特逻辑门以构建所述量子线路，其中：所述自定义量子比特逻辑门用于对所述第一量子态中、编码在所述一组量子比特位的第一量子比特位上、表示所述设定功能操作的操作对象的第一子量子态对应的数值，执行所述设定功能操作，并将操作结果编码到所述一组量子比特位的第二量子比特位上得到所述第二量子态。
示例性的，针对设定功能操作为四则运算的加法操作，实现的效果为Oadd： |a＞|b＞→|a+b>|b＞，表示对|a＞|b＞量子态中的|a＞量子态对应的数值和|b＞量子态对应的数值进行求和运算，并输出|a+b>|b＞量子态。其中，a和b为十进制数或者二进制数值。且，从|a＞|b＞→|a+b>|b＞可知，编码量子态|a＞对应的量子比特位与量子态|a+b＞对应的量子比特位是一致的。
在示例性的设定功能操作为加法操作的自定义量子比特逻辑门的实现可以描述如下：
针对一组量子比特位q0、q1、q2、q3、q4、q5、q6、q7、q8，表示第0 位至第8位量子比特，从高位到低位排序为q8q7q6q5q4q3q2q1q0，其中，指定q3q2q1q0为第一量子比特位的一部分，该部分用来编码a，a表示加法操作的一个操作对象；指定q7q6q5q4为第一量子比特位的另一部分，该部分用来编码b，b表示加法操作的另一个操作对象。
由于该组量子比特位q0、q1、q2、q3、q4、q5、q6、q7、q8的量子态信息是该组量子比特对应的29＝512个本征态叠加，所以在获取第一量子态中、编码在所述一组量子比特位的第一量子比特位上、表示所述设定功能操作的操作对象的第一子量子态对应的数值时，对512个本征态中的每个本征态均获得对应q3q2q1q0和q7q6q5q4的子量子态，然后对两个子量子态对应的数值进行加法操作对应的加法运算，并把加法运算的结果a+b编码到用来编码a的量子比特位q3q2q1q0，以更新当前本征态；更新后的各本征态组成所述一组量子比特位的第二量子态。
再示例性的，针对设定功能操作为函数运算的三角函数运算，实现的效果为Osin：|a＞|0＞→|a>|sina＞，表示对|a＞|0＞量子态中的|a＞量子态对应的数值进行正弦三角函数sin运算，并输出|a>|sina＞量子态。其中，a为十进制数或者二进制数值，0表示该量子比特位的初始量子态为|0＞。且，从|a＞|0＞→|a>|sina＞可知，编码运算结果的量子比特位的初始量子态为|0＞。
在示例性的设定功能操作为正弦函数操作的自定义量子比特逻辑门的实现可以描述如下：
针对一组量子比特位q0、q1、q2、q3、q4、q5、q6、q7、q8，表示第0 位至第8位量子比特，从高位到低位排序为q8q7q6q5q4q3q2q1q0，其中，指定q3q2q1q0为第一量子比特位，用来编码a，a表示正弦三角函数的操作对象对应；指定q7q6q5q4为第二量子比特位，用来编码正弦三角函数sin操作的操作结果sina。
需要说明的是，第一量子态中表示所述设定功能操作的操作对象的第一子量子态在设定功能操作进行操作前和操作后，需要保持部分或者全部不变，以为量子态演化变化的可逆性提供支撑。
例如，在Oadd：|a＞|b＞→|a+b>|b＞中，表示操作对象b的第一子量子态在设定功能操作进行操作前和操作后不变，但是，表示操作对象a的第一子量子态在设定功能操作进行操作前和操作后变化，由|a＞变成|a+b>。在量子态演化变化的可逆性实施时，只需要|a+b＞|b＞→|a>|b＞即可。
再例如，在Osin：|a＞|0＞→|a>|sina＞中，表示操作对象a的第一子量子态在设定功能操作进行操作前和操作后不变。在量子态演化变化的可逆性实施时，只需要|a＞|sina＞→|a>|0＞即可。
需要说明的是，在Osin：|a＞|0＞→|a>|sina＞中第二量子比特位的初始态量子态设置为|0＞一种优化设置，以方便量子态演化变化的可逆性实施。而量子态演化变化的可逆性实施是自定义量子比特逻辑门需要具备的特征。
本申请实施例通过S100至S300提供了一种针对量子态演化问题的量子线路的构建方法，该方法针对一组量子比特位的第一量子态经设定功能操作到第二量子态的演化问题，判断是否存在实现所述演化问题的量子比特逻辑门；若存在实现所述演化问题的量子比特逻辑门，则输出实现所述演化问题的量子比特逻辑门以构建所述量子线路。在不存在实现所述演化问题的量子比特逻辑门的情况下，则输出自定义量子比特逻辑门以构建所述量子线路，其中：所述自定义量子比特逻辑门用于对所述第一量子态中、编码在所述一组量子比特位的第一量子比特位上、表示所述设定功能操作的操作对象的第一子量子态对应的数值，执行所述设定功能操作，并将操作结果编码到所述一组量子比特位的第二量子比特位上得到所述第二量子态。本申请借助自定义量子比特逻辑门，降低了量子线路构建的难度，同时，简化了构造的量子线路，提高了构建的量子线路的可读性。
基于以上描述，针对一组量子比特位的第一量子态经设定功能操作到第二量子态的演化问题，判断是否存在实现所述演化问题的量子比特逻辑门，可以通过步骤S101-S102实现：
S101，判断所述设定功能操作是否为指定量子比特逻辑门，其中，所述指定量子比特逻辑门为双量子比特逻辑门或固定旋转角度的单量子比特逻辑门。
本领域技术人员可以理解的是，量子逻辑门的分类按照其作用的量子比特位数可划分为单量子比特逻辑门、双量子比特逻辑门、N量子比特逻辑门(其中，N为大于等于3的整数)，其中：单量子比特逻辑门中的“单”表示量子比特逻辑门所作用的量子比特位数是1；双量子比特逻辑门中的“双”表示量子比特逻辑门所作用的量子比特位数是2；N量子比特逻辑门中的“N”表示量子比特逻辑门所作用的量子比特位数是N。
图3所示为直观演示单量子比特的量子态信息的布洛赫球，单量子比特逻辑门按照使量子态在布洛赫球表面(如图3所示)的旋转方向划分为绕X轴旋转的量子逻辑门、绕Y轴旋转的量子逻辑门、绕Z轴旋转的量子逻辑门，统称为不同旋转方向的量子逻辑门。例如X门，表示量子态绕布洛赫球的X轴旋转 180°实现量子态在布洛赫球表面的旋转操作。按照使量子态在布洛赫球表面 (如图3所示)按照选定旋转方向的旋转角度划分固定旋转角度的单量子比特逻辑门和非固定旋转角度的单量子比特逻辑门。例如X门，对应的矩阵为
Figure RE-GDA0002454632960000121
表示量子态绕布洛赫球的X轴的固定旋转角度为180°。再例如RX(θ) 对应的矩阵为
Figure RE-GDA0002454632960000122
表示量子态绕布洛赫球的X 轴的非固定旋转角度为θ。
需要说明的是，任意量子态在布洛赫球表面的表示如下：
Figure RE-GDA0002454632960000131
如图3所示，θ为布洛赫球上的量子态矢量与Z轴正轴的夹角，
Figure RE-GDA0002454632960000132
为布洛赫球上的量子态矢量与X轴正轴的夹角。
通常，能够实现量子态在布洛赫球表面的任意旋转的量子逻辑门称为任意旋转量子逻辑门，任意旋转量子逻辑门需要借助至少两个不同旋转方向的单量子比特逻辑门实现，即需要借助至少两个不同旋转方向的单量子比特逻辑门来分解任意旋转量子逻辑门。同时，双量子比特逻辑门和至少两个不同旋转方向的单量子比特逻辑门也是量子逻辑门分解的基础，具体的，可以通过双量子比特逻辑门和至少两个不同旋转方向的单量子比特逻辑门的组合得到复杂的量子比特逻辑门。该双量子逻辑门可以是受控非门，即CNOT门。而至少两个不同旋转方向的单量子比特逻辑门可以是阿达马门H和相位偏移门U1(θ)，其中 U1(θ)对应的矩阵为：
Figure RE-GDA0002454632960000133
表示|0>不变，|1>相移θ。
而复杂的量子比特逻辑门的衡量指标是操作的量子比特位数大于等于3、量子态在布洛赫球的旋转角度为任意。
本领域技术人员经常使用的单量子比特逻辑门和双量子比特逻辑门的表示即对应的矩阵、性质罗列如表1：
表1：本领域技术人员经常使用的单量子比特逻辑门和双量子比特逻辑门列表
Figure RE-GDA0002454632960000134
Figure RE-GDA0002454632960000141
Figure RE-GDA0002454632960000151
Figure RE-GDA0002454632960000161
由表1可知，从量子比特逻辑门的矩阵来看，量子比特逻辑门包括不含参量子比特逻辑门和含参量子比特逻辑门，不含参量子比特逻辑门即矩阵中的各元素均不带参数的量子比特逻辑门，例如X门、Y门、Z门；含参量子比特逻辑门即矩阵中的元素带参数的量子比特逻辑门，例如RX(θ)门、RY(θ)门、RZ(θ) 门和U1(θ)门。含参量子比特逻辑门中的参数被固定为某一具体值时，得到参数固定的量子比特逻辑门，例如X1门、Y1门、Z1门、S门和T门。不含参量子比特逻辑门和参数固定的量子比特逻辑门统称为固定旋转角度的量子比特逻辑门。
S102，若所述设定功能操作是指定量子比特逻辑门，则存在实现所述演化问题的量子比特逻辑门。
通过步骤S101-S102判断设定功能操作是量子比特逻辑门操作中的指定量子比特逻辑门的判断，当设定功能操作是量子比特逻辑门操作中的指定量子比特逻辑门时，直接输出指定量子比特逻辑门，指定量子比特逻辑门构成的量子线路即演化问题的量子线路。
基于以上对量子比特逻辑门的介绍，所述针对一组量子比特位的第一量子态经设定功能操作到第二量子态的演化问题，判断是否存在实现所述演化问题的量子比特逻辑门，还包括：
S103，若所述设定功能操作不是指定量子比特逻辑门，则继续判断所述设定功能操作是否为N量子比特逻辑门或任意旋转单量子比特逻辑门，其中，N 为大于等于3的正整数；
S104，若所述设定功能操作是N量子比特逻辑门或任意旋转单量子比特逻辑门，则存在实现所述演化问题的量子比特逻辑门。
而当所述设定功能操作是所述N量子比特逻辑门或任意旋转单量子比特逻辑门，则步骤S200输出实现所述演化问题的量子比特逻辑门以构建所述量子线路，具体包括：
S201，分解所述N量子比特逻辑门或任意旋转单量子比特逻辑门为第一类单量子比特逻辑门和/或所述双量子比特逻辑门的组合，其中，所述第一类单量子比特逻辑门包括两个不同旋转方向的单量子逻辑门。
示例性的，当N为3时，针对三量子比特逻辑门Toffoli门，基于单比特门和两比特门组合来实现Toffoli门的分解时，可以将Toffoli门分解为六个两量子比特控制非门(即CNOT)和十个单比特门，具体如下图4所示：
再示例性的，对任意旋转单量子比特逻辑门可通过第一类单量子比特逻辑门进行分解。
S202，输出所述组合中的所述单量子比特逻辑门和/或所述双量子比特逻辑门。
需要说明的是，N量子比特逻辑门或任意旋转单量子比特逻辑门进行分解时，考虑到量子线路中，单量子比特逻辑门和量子比特逻辑门不可交换计算顺序，所以，当分解得到的量子线路包括第一类单量子比特逻辑门和双量子比特逻辑门的组合时，要按照分解结果，依次输出分解得到的组合中的各量子比特逻辑门。
在以上实施例中，若所述设定功能操作既不是所述指定量子比特逻辑门，也不是所述N量子比特逻辑门，则不存在实现所述演化问题的量子比特逻辑门。当不存在实现所述演化问题的量子比特逻辑门时，则通过上述自定义量子比特逻辑门构建演化问题所需要的量子线路。
以上实施例本申请借助自定义量子比特逻辑门，降低了量子线路构建的难度，同时，简化了构造的量子线路，提高了构建的量子线路的可读性。
如图5所示，本申请的又一实施例提供一种量子线路的构建装置，包括：
第一判断模块100，用于针对一组量子比特位的第一量子态经设定功能操作到第二量子态的演化问题，判断是否存在实现所述演化问题的量子比特逻辑门；
第一输出模块200，用于存在实现所述演化问题的量子比特逻辑门的情况下，输出实现所述演化问题的量子比特逻辑门以构建所述量子线路；
第二输出模块300，用于不存在实现所述演化问题的量子比特逻辑门的情况下，输出自定义量子比特逻辑门以构建所述量子线路，其中：所述自定义量子比特逻辑门用于对所述第一量子态中、编码在所述一组量子比特位的第一量子比特位上、表示所述设定功能操作的操作对象的第一子量子态对应的数值，执行所述设定功能操作，并将操作结果编码到所述一组量子比特位的第二量子比特位上得到所述第二量子态。
作为本实施例的优选技术方案，所述第一判断模块100包括第一子判断模块101和第一子确定模块102。
所述第一子判断模块101用于判断所述设定功能操作是否为指定量子比特逻辑门，所述指定量子比特逻辑门为双量子比特逻辑门或固定旋转角度的单量子比特逻辑门。
所述第一子确定模块102用于在所述设定功能操作是所述指定量子比特逻辑门的情况下，确定存在实现所述演化问题的量子比特逻辑门。
作为本实施例的优选技术方案，所述第一判断模块100还包括第二子判断模块103和第二子确定模块104；
所述第二子判断模块103用于在所述设定功能操作不是所述指定量子比特逻辑门的情况下，继续判断所述设定功能操作是否为N量子比特逻辑门或任意旋转单量子比特逻辑门；
所述第二子确定模块104用于在所述设定功能操作是N量子比特逻辑门或任意旋转量子比特逻辑门情况下，确定存在实现所述演化问题的量子比特逻辑门。
作为本实施例的优选技术方案，所述第一输出模块200，还被配置用于：
当所述设定功能操作是所述N量子比特逻辑门或所述任意旋转量子比特逻辑门的情况下，分解所述N量子比特逻辑门或所述任意旋转量子比特逻辑门的情况下为第一类单量子比特逻辑门和/或双量子比特逻辑门的组合；其中，所述第一类单量子比特逻辑门包括两个不同旋转方向的单量子逻辑门；
输出所述组合中的所述第一类单量子比特逻辑门和/或所述双量子比特逻辑门。
以上实施例，针对一组量子比特位的第一量子态经设定功能操作到第二量子态的演化问题，判断是否存在实现所述演化问题的量子比特逻辑门；若存在实现所述演化问题的量子比特逻辑门，则输出实现所述演化问题的量子比特逻辑门以构建所述量子线路在不存在实现所述演化问题的量子比特逻辑门的情况下，则输出自定义量子比特逻辑门以构建所述量子线路，其中：所述自定义量子比特逻辑门用于对所述第一量子态中、编码在所述一组量子比特位的第一量子比特位上、表示所述设定功能操作的操作对象的第一子量子态对应的数值，执行所述设定功能操作，并将操作结果编码到所述一组量子比特位的第二量子比特位上得到所述第二量子态。本申请借助自定义量子比特逻辑门，降低了量子线路构建的难度，同时，简化了构造的量子线路，提高了构建的量子线路的可读性。
本申请的又一实施例提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行如下的量子线路的构建方法：
S100，针对一组量子比特位的第一量子态经设定功能操作到第二量子态的演化问题，判断是否存在实现所述演化问题的量子比特逻辑门；
S200，若存在实现所述演化问题的量子比特逻辑门，则输出实现所述演化问题的量子比特逻辑门以构建所述量子线路；
S300，若不存在实现所述演化问题的量子比特逻辑门，则输出自定义量子比特逻辑门以构建所述量子线路，其中：所述自定义量子比特逻辑门用于对所述第一量子态中、编码在所述一组量子比特位的第一量子比特位上、表示所述设定功能操作的操作对象的第一子量子态对应的数值，执行所述设定功能操作，并将操作结果编码到所述一组量子比特位的第二量子比特位上得到所述第二量子态。
可见，本申请针对一组量子比特位的第一量子态经设定功能操作到第二量子态的演化问题，判断是否存在实现所述演化问题的量子比特逻辑门；若存在实现所述演化问题的量子比特逻辑门，则输出实现所述演化问题的量子比特逻辑门以构建所述量子线路在不存在实现所述演化问题的量子比特逻辑门的情况下，则输出自定义量子比特逻辑门以构建所述量子线路，其中：所述自定义量子比特逻辑门用于对所述第一量子态中、编码在所述一组量子比特位的第一量子比特位上、表示所述设定功能操作的操作对象的第一子量子态对应的数值，执行所述设定功能操作，并将操作结果编码到所述一组量子比特位的第二量子比特位上得到所述第二量子态。本申请借助自定义量子比特逻辑门，降低了量子线路构建的难度，同时，简化了构造的量子线路，提高了构建的量子线路的可读性。
本申请的再一实施例提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行如下所述的量子线路的构建方法：
S100，针对一组量子比特位的第一量子态经设定功能操作到第二量子态的演化问题，判断是否存在实现所述演化问题的量子比特逻辑门；
S200，若存在实现所述演化问题的量子比特逻辑门，则输出实现所述演化问题的量子比特逻辑门以构建所述量子线路；
S300，若不存在实现所述演化问题的量子比特逻辑门，则输出自定义量子比特逻辑门以构建所述量子线路，其中：所述自定义量子比特逻辑门用于对所述第一量子态中、编码在所述一组量子比特位的第一量子比特位上、表示所述设定功能操作的操作对象的第一子量子态对应的数值，执行所述设定功能操作，并将操作结果编码到所述一组量子比特位的第二量子比特位上得到所述第二量子态。
在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器 (Read-OnlyMemory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。可见，本申请针对一组量子比特位的第一量子态经设定功能操作到第二量子态的演化问题，判断是否存在实现所述演化问题的量子比特逻辑门；若存在实现所述演化问题的量子比特逻辑门，则输出实现所述演化问题的量子比特逻辑门以构建所述量子线路在不存在实现所述演化问题的量子比特逻辑门的情况下，则输出自定义量子比特逻辑门以构建所述量子线路，其中：所述自定义量子比特逻辑门用于对所述第一量子态中、编码在所述一组量子比特位的第一量子比特位上、表示所述设定功能操作的操作对象的第一子量子态对应的数值，执行所述设定功能操作，并将操作结果编码到所述一组量子比特位的第二量子比特位上得到所述第二量子态。本申请借助自定义量子比特逻辑门，降低了量子线路构建的难度，同时，简化了构造的量子线路，提高了构建的量子线路的可读性。
以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。

Claims (11)

1.一种量子线路的构建方法，其特征在于，包括：
针对一组量子比特位的第一量子态经设定功能操作到第二量子态的演化问题，判断是否存在实现所述演化问题的量子比特逻辑门；
若存在实现所述演化问题的量子比特逻辑门，则输出实现所述演化问题的量子比特逻辑门以构建所述量子线路；
若不存在实现所述演化问题的量子比特逻辑门，则输出自定义量子比特逻辑门以构建所述量子线路，其中：所述自定义量子比特逻辑门用于对所述第一量子态中、编码在所述一组量子比特位的第一量子比特位上、表示所述设定功能操作的操作对象的第一子量子态对应的数值，执行所述设定功能操作，并将操作结果编码到所述一组量子比特位的第二量子比特位上得到所述第二量子态。
2.根据权利要求1所述的量子线路的构建方法，其特征在于，所述针对一组量子比特位的第一量子态经设定功能操作到第二量子态的演化问题，判断是否存在实现所述演化问题的量子比特逻辑门；具体包括：
判断所述设定功能操作是否为指定量子比特逻辑门，其中，所述指定量子比特逻辑门为双量子比特逻辑门或固定旋转角度的单量子比特逻辑门；
若所述设定功能操作是所述指定量子比特逻辑门，则存在实现所述演化问题的量子比特逻辑门。
3.根据权利要求2所述的量子线路的构建方法，其特征在于，若所述设定功能操作不是所述指定量子比特逻辑门，则继续判断所述设定功能操作是否为N量子比特逻辑门或任意旋转单量子比特逻辑门，其中N为大于等于3的正整数；
若所述设定功能操作是所述N量子比特逻辑门或所述任意旋转单量子比特逻辑门，则存在实现所述演化问题的量子比特逻辑门。
4.根据权利要求3所述的量子线路的构建方法，其特征在于，当所述设定功能操作是所述N量子比特逻辑门或所述任意旋转量子比特逻辑门的情况下，则输出实现所述演化问题的量子比特逻辑门以构建所述量子线路，具体包括：
分解所述N量子比特逻辑门或所述任意旋转量子比特逻辑门为第一类单量子比特逻辑门和/或所述双量子比特逻辑门的组合；其中，所述第一类单量子比特逻辑门包括两个不同旋转方向的单量子逻辑门；
输出所述组合中的所述第一类单量子比特逻辑门和/或所述双量子比特逻辑门。
5.根据权利要求3所述的量子线路的构建方法，其特征在于，若所述设定功能操作既不是所述指定量子比特逻辑门，也不是所述N量子比特逻辑门，则不存在实现所述演化问题的量子比特逻辑门。
6.一种量子线路的构建装置，其特征在于，包括：
第一判断模块，用于针对一组量子比特位的第一量子态经设定功能操作到第二量子态的演化问题，判断是否存在实现所述演化问题的量子比特逻辑门；
第一输出模块，用于存在实现所述演化问题的量子比特逻辑门的情况下，输出实现所述演化问题的量子比特逻辑门以构建所述量子线路；
第二输出模块，用于不存在实现所述演化问题的量子比特逻辑门的情况下，输出自定义量子比特逻辑门以构建所述量子线路，其中：所述自定义量子比特逻辑门用于对所述第一量子态中、编码在所述一组量子比特位的第一量子比特位上、表示所述设定功能操作的操作对象的第一子量子态对应的数值，执行所述设定功能操作，并将操作结果编码到所述一组量子比特位的第二量子比特位上得到所述第二量子态。
7.根据权利要求6所述的量子线路的构建装置，其特征在于，所述第一判断模块包括第一子判断模块和第一子确定模块；
所述第一子判断模块用于判断所述设定功能操作是否为指定量子比特逻辑门，所述指定量子比特逻辑门为双量子比特逻辑门或固定旋转角度的单量子比特逻辑门；
所述第一子确定模块用于在所述设定功能操作是所述指定量子比特逻辑门的情况下，确定存在实现所述演化问题的量子比特逻辑门。
8.根据权利要求7所述的量子线路的构建装置，其特征在于，所述第一判断模块还包括第二子判断模块和第二子确定模块；
所述第二子判断模块用于在所述设定功能操作不是所述指定量子比特逻辑门的情况下，继续判断所述设定功能操作是否为N量子比特逻辑门或任意旋转单量子比特逻辑门；
所述第二子确定模块用于在所述设定功能操作是N量子比特逻辑门或所述任意旋转量子比特逻辑门情况下，确定存在实现所述演化问题的量子比特逻辑门。
9.根据权利要求8所述的量子线路的构建方法，其特征在于，所述第一输出模块，还被配置用于：
当所述设定功能操作是所述N量子比特逻辑门或所述任意旋转量子比特逻辑门的情况下，分解所述N量子比特逻辑门或所述任意旋转量子比特逻辑门的情况下为第一类单量子比特逻辑门和/或双量子比特逻辑门的组合；其中，所述第一类单量子比特逻辑门包括两个不同旋转方向的单量子逻辑门；
输出所述组合中的所述第一类单量子比特逻辑门和/或所述双量子比特逻辑门。
10.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求1至5任一项中所述的方法。
11.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求1至5任一项中所述的方法。
CN202010072056.3A 2020-01-21 2020-01-21 一种量子线路的构建方法、装置、电子装置和存储介质 Active CN113222155B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010072056.3A CN113222155B (zh) 2020-01-21 2020-01-21 一种量子线路的构建方法、装置、电子装置和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010072056.3A CN113222155B (zh) 2020-01-21 2020-01-21 一种量子线路的构建方法、装置、电子装置和存储介质

Publications (2)

Publication Number Publication Date
CN113222155A true CN113222155A (zh) 2021-08-06
CN113222155B CN113222155B (zh) 2023-08-11

Family

ID=77085437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010072056.3A Active CN113222155B (zh) 2020-01-21 2020-01-21 一种量子线路的构建方法、装置、电子装置和存储介质

Country Status (1)

Country Link
CN (1) CN113222155B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113918168A (zh) * 2021-10-29 2022-01-11 中国人民解放军战略支援部队信息工程大学 面向量子线路深度的编译优化方法及装置
CN114358318A (zh) * 2022-03-22 2022-04-15 合肥本源量子计算科技有限责任公司 基于机器学习框架的分类方法及相关装置
CN114358295A (zh) * 2022-03-22 2022-04-15 合肥本源量子计算科技有限责任公司 基于机器学习框架的二分类方法及相关装置
CN115511091A (zh) * 2022-09-23 2022-12-23 武汉大学 一种基于量子计算的求解分子体系任意本征态能量的方法及装置
CN116681138A (zh) * 2023-05-29 2023-09-01 本源量子计算科技（合肥）股份有限公司 一种数据大小比较任务的处理方法、装置、存储介质及电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110138344A1 (en) * 2009-12-08 2011-06-09 University Of Seoul Industry Cooperation Foundation Quantum karnaugh map
CN109165741A (zh) * 2018-08-02 2019-01-08 合肥本源量子计算科技有限责任公司 量子线路的处理方法、装置、存储介质和电子装置
CN110188885A (zh) * 2019-06-28 2019-08-30 合肥本源量子计算科技有限责任公司 一种量子计算模拟方法、装置、存储介质和电子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110138344A1 (en) * 2009-12-08 2011-06-09 University Of Seoul Industry Cooperation Foundation Quantum karnaugh map
CN109165741A (zh) * 2018-08-02 2019-01-08 合肥本源量子计算科技有限责任公司 量子线路的处理方法、装置、存储介质和电子装置
CN110363301A (zh) * 2018-08-02 2019-10-22 合肥本源量子计算科技有限责任公司 量子线路的处理方法、装置、存储介质和电子装置
CN110188885A (zh) * 2019-06-28 2019-08-30 合肥本源量子计算科技有限责任公司 一种量子计算模拟方法、装置、存储介质和电子装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHU GUO ET AL.: ""General-Purpose Quantum Circuit Simulator with Projected Entangled-Pair States and the Quantum Supremacy Frontier"", 《PHYSICAL REVIEW LETTERS 123》, pages 1 - 6 *
王冬 等: ""基于矩阵初等变换的四量子比特可逆电路综合算法"", 《电子学报》, pages 2561 - 2565 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113918168A (zh) * 2021-10-29 2022-01-11 中国人民解放军战略支援部队信息工程大学 面向量子线路深度的编译优化方法及装置
CN113918168B (zh) * 2021-10-29 2022-07-01 中国人民解放军战略支援部队信息工程大学 面向量子线路深度的编译优化方法及装置
CN114358318A (zh) * 2022-03-22 2022-04-15 合肥本源量子计算科技有限责任公司 基于机器学习框架的分类方法及相关装置
CN114358295A (zh) * 2022-03-22 2022-04-15 合肥本源量子计算科技有限责任公司 基于机器学习框架的二分类方法及相关装置
CN114358318B (zh) * 2022-03-22 2022-06-21 合肥本源量子计算科技有限责任公司 基于机器学习框架的分类方法及相关装置
CN114358295B (zh) * 2022-03-22 2022-06-21 合肥本源量子计算科技有限责任公司 基于机器学习框架的二分类方法及相关装置
CN115511091A (zh) * 2022-09-23 2022-12-23 武汉大学 一种基于量子计算的求解分子体系任意本征态能量的方法及装置
CN116681138A (zh) * 2023-05-29 2023-09-01 本源量子计算科技（合肥）股份有限公司 一种数据大小比较任务的处理方法、装置、存储介质及电子装置

Also Published As

Publication number Publication date
CN113222155B (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
CN113222155B (zh) 一种量子线路的构建方法、装置、电子装置和存储介质
CN111582491A (zh) 一种量子线路的构建方法及装置
CN112232513A (zh) 一种量子态的制备方法及装置
CN112633507B (zh) 一种将复向量编码到量子线路的方法及装置
CN111563599A (zh) 一种量子线路的分解方法、装置、存储介质及电子装置
CN112633508A (zh) 一种量子线路的生成方法、装置、存储介质及电子装置
CN113222161B (zh) 一种自定义量子逻辑门的实现方法、装置
CN114358318B (zh) 基于机器学习框架的分类方法及相关装置
CN114358319A (zh) 基于机器学习框架的分类方法及相关装置
CN115293254A (zh) 基于量子多层感知器的分类方法及相关设备
CN112214200B (zh) 一种量子减法运算方法、装置、电子装置及存储介质
CN113222157B (zh) 一种量子模拟方法、装置、电子装置及存储介质
CN113222156A (zh) 一种待执行操作的量子模拟方法、装置
CN115809707A (zh) 量子比较运算方法、装置、电子装置及基础算术组件
CN115983392A (zh) 量子程序映射关系的确定方法、装置、介质及电子装置
CN115271076A (zh) 一种贝叶斯网络对应量子线路的构造方法及装置
CN114764619A (zh) 一种基于量子线路的卷积操作方法及装置
CN114372584B (zh) 基于机器学习框架的迁移学习方法及相关装置
CN115438791A (zh) 一种基于量子线路求解贝叶斯网络的方法及装置
CN114970872A (zh) 量子线路的编译方法、装置、介质及电子装置
CN115879555A (zh) 量子模数快速乘法运算方法、装置及模数算术组件
CN116933879A (zh) 一种量子态的确定方法及装置
CN114881238A (zh) 量子鉴别器的构造方法、装置、介质及电子装置
CN115809042A (zh) 量子模数加法运算方法、装置、电子装置及模数算术组件
CN115879554A (zh) 量子模数平方运算方法、装置、电子装置及模数算术组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, high tech Zone, Hefei City, Anhui Province

Applicant after: Benyuan Quantum Computing Technology (Hefei) Co.,Ltd.

Address before: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, high tech Zone, Hefei City, Anhui Province

Applicant before: ORIGIN QUANTUM COMPUTING COMPANY, LIMITED, HEFEI

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant