CN114881238A - 量子鉴别器的构造方法、装置、介质及电子装置 - Google Patents

量子鉴别器的构造方法、装置、介质及电子装置 Download PDF

Info

Publication number
CN114881238A
CN114881238A CN202210377503.5A CN202210377503A CN114881238A CN 114881238 A CN114881238 A CN 114881238A CN 202210377503 A CN202210377503 A CN 202210377503A CN 114881238 A CN114881238 A CN 114881238A
Authority
CN
China
Prior art keywords
quantum
logic gate
gate
quantum logic
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210377503.5A
Other languages
English (en)
Inventor
方圆
王汉超
周照辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Quantum Computing Technology Co Ltd
Original Assignee
Origin Quantum Computing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Quantum Computing Technology Co Ltd filed Critical Origin Quantum Computing Technology Co Ltd
Priority to CN202210377503.5A priority Critical patent/CN114881238A/zh
Publication of CN114881238A publication Critical patent/CN114881238A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种量子鉴别器的构造方法、装置、介质及电子装置，本发明通过确定对单量子比特的量子态执行叠加操作的第一量子逻辑门，确定对两量子比特的量子态执行叠加操作的第二量子逻辑门，确定对两量子比特的量子态执行纠缠操作的第三量子逻辑门，以及确定用于求解两个不同量子态的保真度的第四量子逻辑门；将所述第一量子逻辑门、所述第二量子逻辑门和所述第三量子逻辑门作用在数据比特上，以及将所述第四量子逻辑门作用在所述数据比特和预设的辅助比特上，得到量子鉴别器；通过该量子鉴别器进而可以构造量子GAN或者量子经典混合GAN，从而利用量子叠加的特性去高效的处理数学问题，解决GAN计算量大和训练过程收敛失败的问题。

Description

量子鉴别器的构造方法、装置、介质及电子装置
技术领域
本发明属于量子计算技术领域，尤其涉及一种量子鉴别器的构造方法、装置、介质及电子装置。
背景技术
生成对抗网络(Generative Adversarial Networks，GAN)是深度学习领域的一个重要生成模型，即两个网络生成器(Generator)和鉴别器(Discriminator))在同一时间训练并且在极小化极大算法(minimax)中进行竞争。这种对抗方式避免了一些传统生成模型在实际应用中的一些困难，巧妙地通过对抗学习来近似一些不可解的损失函数，在图像、视频、自然语言和音乐等数据的生成方面有着广泛应用。但是GAN的计算量很大，经典GAN在训练过程中容易出现收敛失败的问题。而量子计算机的出现为解决该问题提供了一种可能的方式。
量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。当某个装置处理和计算的是量子信息，运行的是量子算法时，它就是量子计算机。量子计算机因其具有相对普通计算机更高效的处理数学问题的能力，例如，能将破解RSA密钥的时间从数百年加速到数小时，故成为一种正在研究中的关键技术。如何构造可以应用于量子计算机的量子鉴别器是解决GAN计算量大和训练过程收敛失败问题的关键步骤。
发明内容
本发明的目的是提供一种量子鉴别器的构造方法、装置、介质及电子装置，旨在构造可以应用于量子计算机的量子鉴别器，以解决GAN计算量大和训练过程收敛失败的问题。
本发明的一个实施例提供了一种量子鉴别器的构造方法，所述方法包括：
确定对单量子比特的量子态执行叠加操作的第一量子逻辑门，确定对两量子比特的量子态执行叠加操作的第二量子逻辑门，确定对两量子比特的量子态执行纠缠操作的第三量子逻辑门，以及确定用于求解两个不同量子态的保真度的第四量子逻辑门；
将所述第一量子逻辑门、所述第二量子逻辑门和所述第三量子逻辑门作用在数据比特上，以及将所述第四量子逻辑门作用在所述数据比特和预设的辅助比特上，得到量子鉴别器。
可选的，所述确定用于求解两个不同量子态的保真度的第四量子逻辑门，包括：
将SWAP测试逻辑门确定为用于求解两个不同量子态的保真度的第四量子逻辑门。
可选的，所述数据比特包括第一量子比特和第二量子比特，所述SWAP测试逻辑门包括H门和受控SWAP门，所述将所述第四量子逻辑门作用在所述数据比特和预设的辅助比特上，包括：
将所述H门作用在预设的辅助比特上，将所述受控SWAP门作用在所述辅助比特、所述第一量子比特以及所述第一量子比特对应的所述第二量子比特上，将所述H门再次作用在所述辅助比特上，所述受控SWAP门的控制比特为所述辅助比特。
可选的，所述将所述第一量子逻辑门作用在数据比特上，包括：
将所述第一量子逻辑门分别作用在每个所述第一量子比特上。
可选的，所述将所述第二量子逻辑门作用在数据比特上，包括：
将所述第二量子逻辑门分别作用在每两个相邻的所述第一量子比特上。
可选的，所述将所述第三量子逻辑门作用在数据比特上，包括：
将所述第三量子逻辑门分别作用在每两个相邻的所述第一量子比特上。
可选的，所述确定对单量子比特的量子态执行叠加操作的第一量子逻辑门，包括：
将RY门确定为对单量子比特的量子态执行叠加操作的第一量子逻辑门。
可选的，所述确定对两量子比特的量子态执行叠加操作的第二量子逻辑门，包括：
获取四个RX门、两个CNOT门和一个RZ门；
将其中两个所述RX门的输出项作为其中一个所述CNOT门的输入项，将其中一个所述CNOT门的其中一个输出项作为所述RZ门的输入项，将其中一个所述CNOT门的另外一个输出项和所述RZ门的输出项作为另外一个所述CNOT门的输入项，将另外一个所述CNOT门的两个输出项分别作为另外两个RX门的输入项，得到对两量子比特的量子态执行叠加操作的第二量子逻辑门。
可选的，所述确定对两量子比特的量子态执行纠缠操作的第三量子逻辑门，包括：
将受控RY门确定为对两量子比特的量子态执行纠缠操作的第三量子逻辑门。
本发明的又一实施例提供了一种量子鉴别器的构造装置，所述装置包括：
确定单元，用于确定对单量子比特的量子态执行叠加操作的第一量子逻辑门，确定对两量子比特的量子态执行叠加操作的第二量子逻辑门，确定对两量子比特的量子态执行纠缠操作的第三量子逻辑门，以及确定用于求解两个不同量子态的保真度的第四量子逻辑门；
作用单元，用于将所述第一量子逻辑门、所述第二量子逻辑门和所述第三量子逻辑门作用在数据比特上，以及将所述第四量子逻辑门作用在所述数据比特和预设的辅助比特上，得到量子鉴别器。
可选的，在所述确定用于求解两个不同量子态的保真度的第四量子逻辑门方面，所述确定单元，用于：
将SWAP测试逻辑门确定为用于求解两个不同量子态的保真度的第四量子逻辑门。
可选的，所述数据比特包括第一量子比特和第二量子比特，所述SWAP测试逻辑门包括H门和受控SWAP门，在所述将所述第四量子逻辑门作用在所述数据比特和预设的辅助比特上方面，所述作用单元，具体用于：
将所述H门作用在预设的辅助比特上，将所述受控SWAP门作用在所述辅助比特、所述第一量子比特以及所述第一量子比特对应的所述第二量子比特上，将所述H门再次作用在所述辅助比特上，所述受控SWAP门的控制比特为所述辅助比特。
可选的，在所述将所述第一量子逻辑门作用在数据比特上方面，所述作用单元，具体用于：
将所述第一量子逻辑门分别作用在每个所述第一量子比特上。
可选的，在所述将所述第二量子逻辑门作用在数据比特上方面，所述作用单元，具体用于：
将所述第二量子逻辑门分别作用在每两个相邻的所述第一量子比特上。
可选的，在所述将所述第三量子逻辑门作用在数据比特上方面，所述作用单元，具体用于：
将所述第三量子逻辑门分别作用在每两个相邻的所述第一量子比特上。
可选的，在所述确定对单量子比特的量子态执行叠加操作的第一量子逻辑门方面，所述确定单元，具体用于：
将RY门确定为对单量子比特的量子态执行叠加操作的第一量子逻辑门。
可选的，在所述确定对两量子比特的量子态执行叠加操作的第二量子逻辑门方面，所述确定单元，具体用于：
获取四个RX门、两个CNOT门和一个RZ门；
将其中两个所述RX门的输出项作为其中一个所述CNOT门的输入项，将其中一个所述CNOT门的其中一个输出项作为所述RZ门的输入项，将其中一个所述CNOT门的另外一个输出项和所述RZ门的输出项作为另外一个所述CNOT门的输入项，将另外一个所述CNOT门的两个输出项分别作为另外两个RX门的输入项，得到对两量子比特的量子态执行叠加操作的第二量子逻辑门。
可选的，在所述确定对两量子比特的量子态执行纠缠操作的第三量子逻辑门方面，所述确定单元，具体用于：
将受控RY门确定为对两量子比特的量子态执行纠缠操作的第三量子逻辑门。
本发明的又一实施例提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项中所述的方法。
本发明的又一实施例提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项中所述的方法。
与现有技术相比，本发明通过确定对单量子比特的量子态执行叠加操作的第一量子逻辑门，确定对两量子比特的量子态执行叠加操作的第二量子逻辑门，确定对两量子比特的量子态执行纠缠操作的第三量子逻辑门，以及确定用于求解两个不同量子态的保真度的第四量子逻辑门；
将所述第一量子逻辑门、所述第二量子逻辑门和所述第三量子逻辑门作用在数据比特上，以及将所述第四量子逻辑门作用在所述数据比特和预设的辅助比特上，得到量子鉴别器；通过该量子鉴别器进而可以构造量子GAN或者量子经典混合GAN，从而利用量子叠加的特性去高效的处理数学问题，解决GAN计算量大和训练过程收敛失败的问题。
附图说明
图1为本发明实施例提供的一种量子鉴别器的构造方法的计算机终端的硬件结构框图；
图2为本发明实施例提供的一种量子鉴别器的构造方法的流程示意图；
图3为本发明实施例提供的一种第二量子逻辑门的结构示意图；
图4为本发明实施例提供的一种SWAP测试逻辑门的结构示意图；
图5为本发明实施例提供的一种量子鉴别器的结构示意图；
图6为本发明实施例提供的一种量子鉴别器的构造装置的结构示意图。
具体实施方式
下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
本发明实施例首先提供了一种量子鉴别器的构造方法，该方法可以应用于电子设备，如计算机终端，具体如普通电脑、量子计算机等。
下面以运行在计算机终端上为例对其进行详细说明。图1为本发明实施例提供的一种量子鉴别器的构造方法的计算机终端的硬件结构框图。如图1所示，计算机终端可以包括一个或多个(图1中仅示出一个)处理器102(处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)和用于存储基于量子线路的量子鉴别器的构造方法的存储器104，可选地，上述计算机终端还可以包括用于通信功能的传输装置106以及输入输出设备108。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述计算机终端的结构造成限定。例如，计算机终端还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。
存储器104可用于存储应用软件的软件程序以及模块，如本发明实施例中的量子鉴别器的构造方法对应的程序指令/模块，处理器102通过运行存储在存储器104内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
传输装置106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括计算机终端的通信供应商提供的无线网络。在一个实例中，传输装置106包括一个网络适配器(Network Interface Controller，NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输装置106可以为射频(Radio Frequency，RF)模块，其用于通过无线方式与互联网进行通讯。
需要说明的是，真正的量子计算机是混合结构的，它包含两大部分：一部分是经典计算机，负责执行经典计算与控制；另一部分是量子设备，负责运行量子程序进而实现量子计算。而量子程序是由量子语言如QRunes语言编写的一串能够在量子计算机上运行的指令序列，实现了对量子逻辑门操作的支持，并最终实现量子计算。具体的说，量子程序就是一系列按照一定时序操作量子逻辑门的指令序列。
在实际应用中，因受限于量子设备硬件的发展，通常需要进行量子计算模拟以验证量子算法、量子应用等等。量子计算模拟即借助普通计算机的资源搭建的虚拟架构(即量子虚拟机)实现特定问题对应的量子程序的模拟运行的过程。通常，需要构建特定问题对应的量子程序。本发明实施例所指量子程序，即是经典语言编写的表征量子比特及其演化的程序，其中与量子计算相关的量子比特、量子逻辑门等等均有相应的经典代码表示。
量子线路作为量子程序的一种体现方式，也称量子逻辑电路，是最常用的通用量子计算模型，表示在抽象概念下对于量子比特进行操作的线路，其组成包括量子比特、线路(时间线)、以及各种量子逻辑门，最后常需要通过量子测量操作将结果读取出来。
不同于传统电路是用金属线所连接以传递电压信号或电流信号，在量子线路中，线路可看成是由时间所连接，亦即量子比特的状态随着时间自然演化，在这过程中按照哈密顿运算符的指示，一直到遇上逻辑门而被操作。
一个量子程序整体上对应有一条总的量子线路，本发明所述量子程序即指该条总的量子线路，其中，该总的量子线路中的量子比特总数与量子程序的量子比特总数相同。可以理解为：一个量子程序可以由量子线路、针对量子线路中量子比特的测量操作、保存测量结果的寄存器及控制流节点(跳转指令)组成，一条量子线路可以包含几十上百个甚至成千上万个量子逻辑门操作。量子程序的执行过程，就是对所有的量子逻辑门按照一定时序执行的过程。需要说明的是，时序即单个量子逻辑门被执行的时间顺序。
需要说明的是，经典计算中，最基本的单元是比特，而最基本的控制模式是逻辑门，可以通过逻辑门的组合来达到控制电路的目的。类似地，处理量子比特的方式就是量子逻辑门。使用量子逻辑门，能够使量子态发生演化，量子逻辑门是构成量子线路的基础，量子逻辑门包括单比特量子逻辑门，如Hadamard门(H门，阿达马门)、泡利-X门(X门)、泡利-Y门(Y门)、泡利-Z门(Z门)、RX门、RY门、RZ门等等；多比特量子逻辑门，如CNOT门、CR门、iSWAP门、Toffoli门等等。量子逻辑门一般使用酉矩阵表示，而酉矩阵不仅是矩阵形式，也是一种操作和变换。一般量子逻辑门在量子态上的作用是通过酉矩阵左乘以量子态右矢对应的矩阵进行计算。
参见图2，图2为本发明实施例提供的一种量子鉴别器的构造方法的流程示意图。所述方法包括：
步骤201：确定对单量子比特的量子态执行叠加操作的第一量子逻辑门，确定对两量子比特的量子态执行叠加操作的第二量子逻辑门，确定对两量子比特的量子态执行纠缠操作的第三量子逻辑门，以及确定用于求解两个不同量子态的保真度的第四量子逻辑门；
其中，所述第一量子逻辑门可以包括以下至少一个，H门、RX门、RY门、RZ门。
在本发明的一具体实施方式中，所述确定对单量子比特的量子态执行叠加操作的第一量子逻辑门，包括：
将RY门确定为对单量子比特的量子态执行叠加操作的第一量子逻辑门。
其中，所述第二量子逻辑门例如可以是CNOT门、SWAP门、CZ门、CR门、ISWAP门等。
在本发明的一具体实施方式中，所述确定对两量子比特的量子态执行叠加操作的第二量子逻辑门，包括：
获取四个RX门、两个CNOT门和一个RZ门；
将其中两个所述RX门的输出项作为其中一个所述CNOT门的输入项，将其中一个所述CNOT门的其中一个输出项作为所述RZ门的输入项，将其中一个所述CNOT门的另外一个输出项和所述RZ门的输出项作为另外一个所述CNOT门的输入项，将另外一个所述CNOT门的两个输出项分别作为另外两个RX门的输入项，得到对两量子比特的量子态执行叠加操作的第二量子逻辑门。
如图3所示，图3为本发明实施例提供的一种第二量子逻辑门的结构示意图。
其中，所述第三量子逻辑门可以包括以下至少一个，CNOT门、受控RX门、受控RY门、受控RZ门。
在本发明的一具体实施方式中，所述确定对两量子比特的量子态执行纠缠操作的第三量子逻辑门，包括：
将受控RY门确定为对两量子比特的量子态执行纠缠操作的第三量子逻辑门。
在本发明的一具体实施方式中，所述确定用于求解两个不同量子态的保真度的第四量子逻辑门，包括：
将SWAP测试逻辑门确定为用于求解两个不同量子态的保真度的第四量子逻辑门。
如图4所示，图4为本发明实施例提供的一种SWAP测试逻辑门的结构示意图。SWAP测试线路包括作用于q0、q1、q2的受控SWAP门和H门，受控SWAP门和H门即为SWAP测试逻辑门，用于将输入态
Figure BDA0003590262420000091
演化至
Figure BDA0003590262420000092
如果
Figure BDA0003590262420000093
那么测量q0为|0>的概率为
Figure BDA0003590262420000094
因此，可以通过多次测量确定
Figure BDA0003590262420000095
<φ>之间的差异有多大，即确定两个不同量子态的保真度。
步骤202：将所述第一量子逻辑门、所述第二量子逻辑门和所述第三量子逻辑门作用在数据比特上，以及将所述第四量子逻辑门作用在所述数据比特和预设的辅助比特上，得到量子鉴别器。
其中，量子鉴别器用于判断输入的数据是量子生成器产生的生成数据还是真实数据。
其中，所述数据比特包括第一量子比特和第二量子比特。
在本发明的一具体实施方式中，所述将所述第一量子逻辑门作用在数据比特上，包括：
将所述第一量子逻辑门分别作用在每个所述第一量子比特上。
在本发明的一具体实施方式中，所述将所述第二量子逻辑门作用在数据比特上，包括：
将所述第二量子逻辑门分别作用在每两个相邻的所述第一量子比特上。
进一步地，除将所述第二量子逻辑门分别作用在每两个相邻的第一量子比特上之外，还可以将第二量子逻辑门作用在第一个和最后一个第一量子比特上。
在本发明的一具体实施方式中，所述将所述第三量子逻辑门作用在数据比特上，包括：
将所述第三量子逻辑门分别作用在每两个相邻的所述第一量子比特上。
进一步地，除将所述第三量子逻辑门分别作用在每两个相邻的第一量子比特上之外，还可以将第三量子逻辑门作用在第一个和最后一个第一量子比特上，可以是第一个第一量子比特为控制比特，最后一个第一量子比特为受控比特；也可以是最后一个第一量子比特为控制比特，第一个第一量子比特为受控比特。
在本发明的一具体实施方式中，所述数据比特包括第一量子比特和第二量子比特，所述SWAP测试逻辑门包括H门和受控SWAP门，所述将所述第四量子逻辑门作用在所述数据比特和预设的辅助比特上，包括：
将所述H门作用在预设的辅助比特上，将所述受控SWAP门作用在所述辅助比特、所述第一量子比特以及所述第一量子比特对应的所述第二量子比特上，将所述H门再次作用在所述辅助比特上，所述受控SWAP门的控制比特为所述辅助比特。
进一步地，如果第一量子比特和第二量子比特的数量不止一个，则需要将受控SWAP门作用于辅助比特、每个第一量子比特以及其对应的第二量子比特。
如图5所示，图5为本发明实施例提供的一种量子鉴别器的结构示意图。图中包括9个数据比特：q0、q1、q2、q3、q4、q5、q6、q7、q8。q0为辅助比特，q1、q2、q3、q4为第一量子比特，q5、q6、q7、q8为第二量子比特。第一量子逻辑门RY门分别作用在q0、q1、q2、q3上，第二量子逻辑门分别作用在q0和q1、q1和q2、q2和q3，第二量子逻辑门为图3所示的结构，第三量子逻辑门受控RY门分别作用在q0和q1、q1和q2、q2和q3，控制比特依次为q0、q1、q2。第四量子逻辑门为如图4所示的结构，第一个H门作用于q0，第一个受控SWAP门作用于q0、q1、q5，第二个受控SWAP门作用于q0、q2、q6，第三个受控SWAP门作用于q0、q3、q7，第二个受控SWAP门作用于q0、q4、q8，第一个H门作用于q0。
与现有技术相比，本发明通过确定对单量子比特的量子态执行叠加操作的第一量子逻辑门，确定对两量子比特的量子态执行叠加操作的第二量子逻辑门，确定对两量子比特的量子态执行纠缠操作的第三量子逻辑门，以及确定用于求解两个不同量子态的保真度的第四量子逻辑门；
将所述第一量子逻辑门、所述第二量子逻辑门和所述第三量子逻辑门作用在数据比特上，以及将所述第四量子逻辑门作用在所述数据比特和预设的辅助比特上，得到量子鉴别器；通过该量子鉴别器进而可以构造量子GAN或者量子经典混合GAN，从而利用量子叠加的特性去高效的处理数学问题，解决GAN计算量大和训练过程收敛失败的问题。
参见图6，图6为本发明实施例提供的一种量子鉴别器的构造装置的结构示意图，所述装置包括：
确定单元601，用于确定对单量子比特的量子态执行叠加操作的第一量子逻辑门，确定对两量子比特的量子态执行叠加操作的第二量子逻辑门，确定对两量子比特的量子态执行纠缠操作的第三量子逻辑门，以及确定用于求解两个不同量子态的保真度的第四量子逻辑门；
作用单元602，用于将所述第一量子逻辑门、所述第二量子逻辑门和所述第三量子逻辑门作用在数据比特上，以及将所述第四量子逻辑门作用在所述数据比特和预设的辅助比特上，得到量子鉴别器。
可选的，在所述确定用于求解两个不同量子态的保真度的第四量子逻辑门方面，所述确定单元601，用于：
将SWAP测试逻辑门确定为用于求解两个不同量子态的保真度的第四量子逻辑门。
可选的，所述数据比特包括第一量子比特和第二量子比特，所述SWAP测试逻辑门包括H门和受控SWAP门，在所述将所述第四量子逻辑门作用在所述数据比特和预设的辅助比特上方面，所述作用单元602，具体用于：
将所述H门作用在预设的辅助比特上，将所述受控SWAP门作用在所述辅助比特、所述第一量子比特以及所述第一量子比特对应的所述第二量子比特上，将所述H门再次作用在所述辅助比特上，所述受控SWAP门的控制比特为所述辅助比特。
可选的，在所述将所述第一量子逻辑门作用在数据比特上方面，所述作用单元602，具体用于：
将所述第一量子逻辑门分别作用在每个所述第一量子比特上。
可选的，在所述将所述第二量子逻辑门作用在数据比特上方面，所述作用单元602，具体用于：
将所述第二量子逻辑门分别作用在每两个相邻的所述第一量子比特上。
可选的，在所述将所述第三量子逻辑门作用在数据比特上方面，所述作用单元602，具体用于：
将所述第三量子逻辑门分别作用在每两个相邻的所述第一量子比特上。
可选的，在所述确定对单量子比特的量子态执行叠加操作的第一量子逻辑门方面，所述确定单元601，具体用于：
将RY门确定为对单量子比特的量子态执行叠加操作的第一量子逻辑门。
可选的，在所述确定对两量子比特的量子态执行叠加操作的第二量子逻辑门方面，所述确定单元601，具体用于：
获取四个RX门、两个CNOT门和一个RZ门；
将其中两个所述RX门的输出项作为其中一个所述CNOT门的输入项，将其中一个所述CNOT门的其中一个输出项作为所述RZ门的输入项，将其中一个所述CNOT门的另外一个输出项和所述RZ门的输出项作为另外一个所述CNOT门的输入项，将另外一个所述CNOT门的两个输出项分别作为另外两个RX门的输入项，得到对两量子比特的量子态执行叠加操作的第二量子逻辑门。
可选的，在所述确定对两量子比特的量子态执行纠缠操作的第三量子逻辑门方面，所述确定单元601，具体用于：
将受控RY门确定为对两量子比特的量子态执行纠缠操作的第三量子逻辑门。
与现有技术相比，本发明通过确定对单量子比特的量子态执行叠加操作的第一量子逻辑门，确定对两量子比特的量子态执行叠加操作的第二量子逻辑门，确定对两量子比特的量子态执行纠缠操作的第三量子逻辑门，以及确定用于求解两个不同量子态的保真度的第四量子逻辑门；
将所述第一量子逻辑门、所述第二量子逻辑门和所述第三量子逻辑门作用在数据比特上，以及将所述第四量子逻辑门作用在所述数据比特和预设的辅助比特上，得到量子鉴别器；通过该量子鉴别器进而可以构造量子GAN或者量子经典混合GAN，从而利用量子叠加的特性去高效的处理数学问题，解决GAN计算量大和训练过程收敛失败的问题。
本发明实施例还提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述图2中任一项方法实施例中的步骤。
具体的，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的计算机程序：
确定对单量子比特的量子态执行叠加操作的第一量子逻辑门，确定对两量子比特的量子态执行叠加操作的第二量子逻辑门，确定对两量子比特的量子态执行纠缠操作的第三量子逻辑门，以及确定用于求解两个不同量子态的保真度的第四量子逻辑门；
将所述第一量子逻辑门、所述第二量子逻辑门和所述第三量子逻辑门作用在数据比特上，以及将所述第四量子逻辑门作用在所述数据比特和预设的辅助比特上，得到量子鉴别器。
具体的，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本发明的再一实施例还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项中方法实施例中的步骤。
具体的，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
具体的，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：
确定对单量子比特的量子态执行叠加操作的第一量子逻辑门，确定对两量子比特的量子态执行叠加操作的第二量子逻辑门，确定对两量子比特的量子态执行纠缠操作的第三量子逻辑门，以及确定用于求解两个不同量子态的保真度的第四量子逻辑门；
将所述第一量子逻辑门、所述第二量子逻辑门和所述第三量子逻辑门作用在数据比特上，以及将所述第四量子逻辑门作用在所述数据比特和预设的辅助比特上，得到量子鉴别器。
以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。

Claims (12)

1.一种量子鉴别器的构造方法，其特征在于，所述方法包括：
确定对单量子比特的量子态执行叠加操作的第一量子逻辑门，确定对两量子比特的量子态执行叠加操作的第二量子逻辑门，确定对两量子比特的量子态执行纠缠操作的第三量子逻辑门，以及确定用于求解两个不同量子态的保真度的第四量子逻辑门；
将所述第一量子逻辑门、所述第二量子逻辑门和所述第三量子逻辑门作用在数据比特上，以及将所述第四量子逻辑门作用在所述数据比特和预设的辅助比特上，得到量子鉴别器。
2.如权利要求1所述的方法，其特征在于，所述确定用于求解两个不同量子态的保真度的第四量子逻辑门，包括：
将SWAP测试逻辑门确定为用于求解两个不同量子态的保真度的第四量子逻辑门。
3.如权利要求2所述的方法，其特征在于，所述数据比特包括第一量子比特和第二量子比特，所述SWAP测试逻辑门包括H门和受控SWAP门，所述将所述第四量子逻辑门作用在所述数据比特和预设的辅助比特上，包括：
将所述H门作用在预设的辅助比特上，将所述受控SWAP门作用在所述辅助比特、所述第一量子比特以及所述第一量子比特对应的所述第二量子比特上，将所述H门再次作用在所述辅助比特上，所述受控SWAP门的控制比特为所述辅助比特。
4.如权利要求3所述的方法，其特征在于，所述将所述第一量子逻辑门作用在数据比特上，包括：
将所述第一量子逻辑门分别作用在每个所述第一量子比特上。
5.如权利要求3所述的方法，其特征在于，所述将所述第二量子逻辑门作用在数据比特上，包括：
将所述第二量子逻辑门分别作用在每两个相邻的所述第一量子比特上。
6.如权利要求3所述的方法，其特征在于，所述将所述第三量子逻辑门作用在数据比特上，包括：
将所述第三量子逻辑门分别作用在每两个相邻的所述第一量子比特上。
7.如权利要求1-6任一项所述的方法，其特征在于，所述确定对单量子比特的量子态执行叠加操作的第一量子逻辑门，包括：
将RY门确定为对单量子比特的量子态执行叠加操作的第一量子逻辑门。
8.如权利要求1-6任一项所述的方法，其特征在于，所述确定对两量子比特的量子态执行叠加操作的第二量子逻辑门，包括：
获取四个RX门、两个CNOT门和一个RZ门；
将其中两个所述RX门的输出项作为其中一个所述CNOT门的输入项，将其中一个所述CNOT门的其中一个输出项作为所述RZ门的输入项，将其中一个所述CNOT门的另外一个输出项和所述RZ门的输出项作为另外一个所述CNOT门的输入项，将另外一个所述CNOT门的两个输出项分别作为另外两个RX门的输入项，得到对两量子比特的量子态执行叠加操作的第二量子逻辑门。
9.如权利要求1-6任一项所述的方法，其特征在于，所述确定对两量子比特的量子态执行纠缠操作的第三量子逻辑门，包括：
将受控RY门确定为对两量子比特的量子态执行纠缠操作的第三量子逻辑门。
10.一种量子鉴别器的构造装置，其特征在于，所述装置包括：
确定单元，用于确定对单量子比特的量子态执行叠加操作的第一量子逻辑门，确定对两量子比特的量子态执行叠加操作的第二量子逻辑门，确定对两量子比特的量子态执行纠缠操作的第三量子逻辑门，以及确定用于求解两个不同量子态的保真度的第四量子逻辑门；
作用单元，用于将所述第一量子逻辑门、所述第二量子逻辑门和所述第三量子逻辑门作用在数据比特上，以及将所述第四量子逻辑门作用在所述数据比特和预设的辅助比特上，得到量子鉴别器。
11.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求1至9任一项中所述的方法。
12.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求1至9任一项中所述的方法。
CN202210377503.5A 2022-04-11 2022-04-11 量子鉴别器的构造方法、装置、介质及电子装置 Pending CN114881238A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210377503.5A CN114881238A (zh) 2022-04-11 2022-04-11 量子鉴别器的构造方法、装置、介质及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210377503.5A CN114881238A (zh) 2022-04-11 2022-04-11 量子鉴别器的构造方法、装置、介质及电子装置

Publications (1)

Publication Number Publication Date
CN114881238A true CN114881238A (zh) 2022-08-09

Family

ID=82669432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210377503.5A Pending CN114881238A (zh) 2022-04-11 2022-04-11 量子鉴别器的构造方法、装置、介质及电子装置

Country Status (1)

Country Link
CN (1) CN114881238A (zh)

Similar Documents

Publication Publication Date Title
CN113850389B (zh) 一种量子线路的构建方法及装置
CN112232513A (zh) 一种量子态的制备方法及装置
CN114764549B (zh) 基于矩阵乘积态的量子线路模拟计算方法、装置
CN112633507A (zh) 一种将复向量编码到量子线路的方法及装置
CN111461335A (zh) 基于mpi多进程的含噪声单量子逻辑门实现方法及装置
CN113222155B (zh) 一种量子线路的构建方法、装置、电子装置和存储介质
CN114358319B (zh) 基于机器学习框架的分类方法及相关装置
CN113222151B (zh) 一种量子态的变换方法及装置
CN114358318B (zh) 基于机器学习框架的分类方法及相关装置
CN114511094B (zh) 一种量子算法的优化方法、装置、存储介质与电子装置
CN115983392A (zh) 量子程序映射关系的确定方法、装置、介质及电子装置
CN114881238A (zh) 量子鉴别器的构造方法、装置、介质及电子装置
CN114819163B (zh) 量子生成对抗网络的训练方法、装置、介质及电子装置
CN114881239A (zh) 量子生成器的构造方法、装置、介质及电子装置
CN114764620B (zh) 一种量子卷积操作器
CN114764619B (zh) 一种基于量子线路的卷积操作方法及装置
CN114372584B (zh) 基于机器学习框架的迁移学习方法及相关装置
CN114819168B (zh) 一种矩阵特征值的量子比较方法及装置
CN113222153B (zh) 一种量子态的模拟方法、装置、存储介质和电子装置
CN114819169B (zh) 一种矩阵条件数的量子估计方法及装置
CN115879559A (zh) 多个量子态之间的等值关系判断方法、装置及量子计算机
CN115879558A (zh) 一种多个量子态之间的大小比较方法及装置
CN115879557A (zh) 基于量子线路的数据大小比较方法、装置及量子计算机
CN115730670A (zh) 模式文件的生成方法、装置、介质及电子装置
CN115879560A (zh) 一种量子数据与经典数据的等值关系判断方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, Hefei high tech Zone, Hefei City, Anhui Province

Applicant after: Benyuan Quantum Computing Technology (Hefei) Co.,Ltd.

Address before: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, Hefei high tech Zone, Hefei City, Anhui Province

Applicant before: ORIGIN QUANTUM COMPUTING COMPANY, LIMITED, HEFEI