CN115728866B - 一种硅光子芯片多层光学重布线结构及其制备方法 - Google Patents

一种硅光子芯片多层光学重布线结构及其制备方法 Download PDF

Info

Publication number
CN115728866B
CN115728866B CN202211398682.7A CN202211398682A CN115728866B CN 115728866 B CN115728866 B CN 115728866B CN 202211398682 A CN202211398682 A CN 202211398682A CN 115728866 B CN115728866 B CN 115728866B
Authority
CN
China
Prior art keywords
layer
fan
chip
array
coupler array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211398682.7A
Other languages
English (en)
Other versions
CN115728866A (zh
Inventor
王敬好
胡辰
王海涛
张潜
张瑾
张萌徕
储涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Lab
Original Assignee
Zhejiang Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Lab filed Critical Zhejiang Lab
Priority to CN202211398682.7A priority Critical patent/CN115728866B/zh
Publication of CN115728866A publication Critical patent/CN115728866A/zh
Application granted granted Critical
Publication of CN115728866B publication Critical patent/CN115728866B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Optical Integrated Circuits (AREA)

Abstract

本发明公开一种硅光子芯片多层光学重布线制备方法,包括获得基片,在基片上固定硅光子芯片,在基片和硅光子芯片上匀胶衬底层,在衬底层上沉积下包层;硅光子芯片上的光学端口为芯片端耦合器阵列,在下包层上沉积芯层材料;在芯层材料上刻写布线层,在布线层上沉积上包层,在上包层上沉积芯层材料;布线层包括扇出层间转换器阵列、扇出波导阵列和扇出端面耦合器阵列;重复制作布线层直到将芯片光学端口的光信号通过多层布线层输出到对应的扇出端面耦合器阵列。该方法能够将硅光子芯片的光学端口扇出,多层排布实现对数量较多,密度较高的硅光子芯片上光学端口的扇出。

Description

一种硅光子芯片多层光学重布线结构及其制备方法
技术领域
本发明属于硅基光子芯片封装领域,具体涉及一种硅光子芯片多层光学重布线结构及其制备方法。
背景技术
随着手机、电脑、数码相机等移动消费型电子产品对功能集成、大存储空间、高可靠性及小型化封装的要求程度越来越高,高密度微电子组装技术在新一代电子产品上成为主流。为了配合其发展的速度,使用的硅光子芯片向密度更高、速度更快、尺寸更小、成本更低等方向发展。同时,伴随着当下电子产品功能越来越丰富。
硅光子芯片由于其低功耗、成熟的制作工艺以及独特的功能,在光通信、智能计算、数据中心等领域都展现出了重要的应用价值。硅光子技术是指在硅基材料上制作光器件、光子集成回路和光电子集成回路,以实现信号的传输和处理。硅光子器件用途非常广阔,应用跨度也很大,从超过1000公里的长度通信等城域网,从光接入网到局域网/存储网络,从设备级的背板互连到板卡级的芯片互连,甚至芯片内部互连,都有着广泛的应用。目前硅光子芯片每平方毫米处理数据的速度已达到300Gbps,比现有的标准处理器快10倍甚至50倍。
硅光子芯片要实现片上信号的输入和输出,需要对芯片上的光学端口进行光学封装。目前,硅光子芯片传统的光学封装方式是通过使用光纤阵列与硅光子芯片上的光学端口直接耦合点胶固定来完成的。
公开号为CN113625398A的中国专利公开了一种硅基光电子芯片的耦合封装结构,依次设置的激光器、阻隔器、第一透镜、光纤以及硅基光电子芯片,所述光纤与所述硅基光电子芯片连接,所述激光器出射光束,所述光束入射所述阻隔器,从所述阻隔器出射后入射所述第一透镜,经所述第一透镜汇聚至所述光纤后入射所述硅基光电子芯片;对所述光纤的一端进行扩束处理,纤芯直径过渡为30-50um,将光纤端面处理为一定曲率的球面,使得光纤的数值孔径NA为0.4-0.5,与单个激光器芯片的数值孔径NA匹配。该发明能够使光纤与硅基光电子芯片端面进行有效匹配,不仅极大降低了端面耦合的能量损耗,而且该发明还具有耦合效率高且易于封装等优点。但是利用上述专利公开的将光纤与硅基芯片光学端面直接匹配的方法,当硅基芯片光学端口的数量和密度不断增加时,与其直接耦合的光纤数量容易达到极限,从而无法完成对所有光学端口的封装。
因此,随着硅光子芯片规模以及集成度的不断提高,片上光学端口的密度以及数量已逐渐超过传统光学封装方式中光纤阵列制作以及封装工艺所能实现的极限。
发明内容
本发明提供了一种硅光子芯片多层光学重布线制备方法,通过该方法能够将数量较多、密度较高的硅光子芯片上的光学端口扇出,从而较为灵活且容易的实现光学封装。
一种硅光子芯片多层光学重布线制备方法,包括:
(1)获得基片,在基片上固定硅光子芯片后,在基片和硅光子芯片上匀胶一层衬底层,在衬底层上沉积下包层;硅光子芯片上的光学端口为芯片端耦合器阵列,在下包层上沉积芯层材料;
(2)在芯层材料上刻写布线层,在布线层上沉积上包层,在上包层上再次沉积芯层材料;
布线层包括扇出层间转换器阵列、扇出波导阵列和扇出端面耦合器阵列,扇出层间转换器阵列与芯片端耦合器阵列耦合,用于接收芯片端耦合器阵列输出的光信号,扇出层间转换器阵列通过扇出波导阵列与扇出端面耦合器阵列连接;
(3)重复步骤(2),直到将硅光子芯片上光学端口的光信号通过多层布线层输出到对应的扇出端面耦合器阵列。
本发明通过制作扇出层间转换器阵列、扇出波导阵列和扇出端面耦合器阵列将芯片光学端口进行扇出,通过调控布线层的层数以及布置每一层的扇出层间转换器、扇出端面耦合器的数量,能够灵活的调节光学端口扇出的密度,最终以便实现对数量较多,密度较高的硅光子芯片上光学端口的光学封装。
步骤(1)中:
所述基片的材料为硅或二氧化硅。使得基片易于芯片键合。
所述固定芯片的方式为无胶分子键合或有胶键合。
所述衬底层的材料为高透光性材料且不会被后续工艺去除。
所述衬底层的材料为环氧树脂或聚乙烯。
所述下包层的材料为二氧化硅。
在衬底层上沉积下包层,所述沉积工艺包括学气相沉积或物理气相沉积。
所述芯片端耦合器阵列包括光栅耦合器阵列。
所述芯片端耦合器阵列还包括层间绝热耦合器阵列。
步骤(2)中:
所述芯层材料为氮化硅或硅。
所述刻写工艺为掩膜光刻、电子束刻蚀或激光直写。
当所述芯片端耦合器阵列为光栅耦合器阵列时,所述扇出层间转换器阵列为扇出光栅耦合器阵列。
当所述芯片端耦合器阵列为层间绝热耦合器阵列时,所述扇出层间转换器阵列为扇出层间绝热耦合器阵列。
当所述芯片端耦合器阵列为层间绝热耦合器阵列时,除最后一层以外的其他层布线层还包括过渡层间绝热耦合器阵列,所述过渡层间绝热耦合器阵列位于芯片端耦合器阵列上方,用于将芯片端耦合器阵列的光信号传送至除第一层布线层以外的其他层布线层。
在下包层上沉积芯层材料,所述沉积工艺包括化学气相沉积或物理气相沉积。
在布线层上沉积上包层,所述沉积工艺包括化学气相沉积或物理气相沉积。
本发明还提供了利用所述硅光子芯片多层光学重布线制备方法制备得到的硅光子芯片多层光学重布线结构。
与现有技术相比,本发明的有益效果为:
本发明提供的每个布线层包括依次连接的扇出层间转换器阵列、扇出波导阵列和扇出端面耦合器阵列,通过扇出层间转换器阵列与芯片端耦合器阵列耦合,使得扇出层间转换器阵列接收光信号,然后通过扇出波导阵列将光信号传送扇出端面耦合器阵列,从而达到了将硅光子芯片上光学端口扇出的目的;通过调控布线层的层数以及布置每一层的扇出层间转换器、扇出端面耦合器的数量,能够灵活的调节硅光子芯片上光学端口扇出的密度,以便较为容易的实现对数量较多,密度较高的硅光子芯片上光学端口的光学封装。
附图说明
图1为本发明实施例所提供的一种硅光子芯片多层光学重布线制备方法流程图;
图2为本发明实施例1所提供的芯片固定于基片的截面图;
图3为本发明实施例1所提供的在基片和芯片上均胶衬底层的截面图;
图4为本发明实施例1所提供的在衬底层上沉积下包层的截面图;
图5为本发明实施例1所提供的在下包层上刻写芯层材料得到第一层布线层的截面图;
图6为本发明实施例1所提供的在第一层布线层上沉积第一上包层的截面图;
图7为本发明实施例1所提供的在第一上包层上再次刻写芯层材料得到第二层布线层的截面图;
图8为本发明实施例1所提供的在第二层布线层上沉积第二上包层的截面图;
图9为本发明实施例2所提供的芯片固定于基片的截面图;
图10为本发明实施例2所提供的在基片和芯片上均胶衬底层的截面图;
图11为本发明实施例2所提供的在衬底层上沉积下包层的截面图;
图12为本发明实施例2所提供的在下包层上刻写芯层材料得到第一层布线层的截面图;
图13为本发明实施例2所提供的在第一层布线层上沉积第一上包层的截面图;
图14为本发明实施例2所提供的在第一上包层上再次刻写芯层材料得到第二层布线层的截面图;
图15为本发明实施例2所提供的在第二层布线层上沉积第二上包层的截面图;
图16为本发明实施例1和实施例2所述制备得到的一种硅光子芯片多层光学重布线结构示意图。
其中,基片1,硅光子芯片2,层间绝热耦合器阵列21,光栅耦合器阵列22,衬底层3,下包层4,过渡层间绝热耦合器阵列5,第一扇出层间绝热耦合器阵列6,第一扇出波导阵列7,第一扇出端面耦合器阵列8,第一上包层9,第二扇出层间绝热耦合器阵列10,第二扇出波导阵列11,第二扇出端面耦合器阵列12,第二上包层13,第一扇出光栅耦合器阵列14,第二扇出光栅耦合器阵列15。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。需要说明的是,在不冲突的情况下,下述的实施例及实施方式中的特征可以相互组合。
如图1所示,本发明提供一种硅光子芯片多层光学重布线制备方法,包括:
(1)获得基片1,在基片1上通过无胶分子键合或有胶键合固定硅光子芯片2,硅光子芯片2的光学端口为芯片端耦合器阵列。
(2)在基片1和硅光子芯片2上匀胶一层衬底层3,衬底层3的材料为高透光性材料且不会被后续工艺去除。
(3)在衬底层3上沉积下包层4;下包层4的材料为二氧化硅。
(4)在下包层4上沉积芯层材料;
(5)在芯层材料上刻写布线层,在布线层上沉积上包层,在上包层上再次沉积芯层材料;
布线层包括扇出层间转换器阵列、扇出波导阵列和扇出端面耦合器阵列,扇出层间转换器阵列与芯片端耦合器阵列耦合,用于接收芯片端耦合器阵列输出的光信号,扇出层间转换器阵列通过扇出波导阵列与扇出端面耦合器阵列连接;
(6)重复步骤(5),直到将硅光子芯片上光学端口的光信号通过多层布线层输出到对应的扇出端面耦合器阵列。
实施例1
本发明提供一种硅光子芯片多层光学重布线制备方法,包括:
(1)如图2所示,将硅光子芯片2固定于基片1表面,基片1的尺寸大于硅光子芯片2的尺寸,固定方式为无胶分子键合,硅光子芯片2的光学端口位于硅光子芯片2的两端,所封装硅光子芯片2上的光学端口为层间绝热耦合器阵列21,端口数量为m。
(2)如图3所示,在基片1和硅光子芯片2上匀胶一层衬底层3,衬底层3的材料具有高透光性且不会被后续工艺去除,衬底层3的材料为环氧树脂。
(3)如图4所示,在衬底层3上沉积下包层4,下包层4的材料为二氧化硅,并对沉积后的下包层4进行抛光。
(4)在下包层4上沉积芯层材料,芯层材料为氮化硅或硅,如图5所示,在芯层材料上刻写第一层布线层,刻写工艺为掩膜光刻、电子束刻蚀或激光直写,如图6所示,在第一层布线层上沉积第一上包层9,第一上包层9材料为二氧化硅,其中:
如图5所示,第一层布线层包括过渡层间绝热耦合器阵列5、第一扇出层间绝热耦合器阵列6、第一扇出波导阵列7和第一扇出端面耦合器阵列8,过渡层间绝热耦合器阵列5与硅光子芯片2一端的光学端口耦合,用于接收光信号,还用于通过耦合的方式将光信号传递至第二层布线层,第一扇出层间绝热耦合器阵列6与硅光子芯片2另一端的光学端口耦合以接收光信息,并将光信息依次通过第一扇出波导阵列7传至第一扇出端面耦合器阵列8,第一扇出波导阵列7的一端与第一扇出层间绝热耦合器阵列6连接,另一端与第一扇出端面耦合器阵列8连接,完成硅光子芯片的扇出,过渡层间绝热耦合器和第一扇出层间绝热耦合器的数量之和与硅光子芯片2的光学端口的数量一致为m。
(5)在第一上包层9上再次沉积芯层材料,如图7所示,在芯层材料上刻写第二层布线层;如图8所示,在第二层布线层上沉积第二上包层13得到硅光子芯片多层光学重布线结构,如图16所示,第二上包层材料为二氧化硅,其中:
如图7所示,第二层布线层包括第二扇出层间绝热耦合器阵列10、第二扇出波导阵列11和第二扇出端面耦合器阵列12,第二扇出层间绝热耦合器阵列10与过渡层间绝热耦合器阵列5耦合以低损耗接收过渡层间绝热耦合器阵列5的光信号,并通过第二扇出波导阵列11将光信号传至第二扇出端面耦合器阵列12。第二扇出层间绝热耦合器的数量与过渡层间绝热耦合器的数量一致。
实施例2
本发明提供一种硅光子芯片多层光学重布线制备方法,包括:
(1)如图9所示,将硅光子芯片2固定于基片1表面,基片1的尺寸大于硅光子芯片2的尺寸,固定方式为有胶分子键合,基片1的材料为二氧化硅,硅光子芯片2的光学端口位于硅光子芯片2的两端,所封装硅光子芯片2上的光学端口为光栅耦合器阵列22,端口数量为m。
(2)如图10所示,在基片1和硅光子芯片2上匀胶一层衬底层3,衬底层3的材料具有高透光性且不会被后续工艺去除,衬底层3的材料为环氧树脂。
(3)如图11所示,在衬底层3上沉积下包层4,下包层4的材料为二氧化硅,并对沉积后的下包层4进行抛光。
(4)在下包层4上沉积芯层材料,芯层材料为氮化硅或硅,如图12所示,在芯层材料上刻写第一层布线层,刻写工艺为掩膜光刻、电子束刻蚀或激光直写,如图13所示,在第一层布线层上沉积第一上包层9,第一上包层9材料为二氧化硅,其中:
如图12所示,第一层布线层包括第一扇出光栅耦合器阵列14、第一扇出波导阵列7和第一扇出端面耦合器阵列8,第一扇出光栅耦合器的数量小于光学端口的数量m,第一扇出波导阵列7的一端连接第一扇出光栅耦合器阵列14,另一端连接第一扇出端面耦合器阵列8,第一扇出光栅耦合器阵列14与硅光子芯片2一端的光学端口低损耗耦合。
(5)在第一上包层9上再次沉积芯层材料,如图14所示,在芯层材料上刻写第二层布线层;如图15所示,在第二层布线层上沉积第二上包层13得到硅光子芯片多层光学重布线结构,如图16所示,第二上包层材料为二氧化硅,其中:
如图14所示,第二层布线层包括第二扇出光栅耦合器阵列15、第二扇出波导阵列11和第二扇出端面耦合器阵列12,第二扇出光栅耦合器的数量为光学端口的数量m减去第一扇出光栅耦合器的数量,第二扇出光栅耦合器阵列15与第二扇出端面耦合器阵列12通过第二扇出波导阵列11低损耗连接,第二扇出光栅耦合器阵列15与硅光子芯片2另一端的光学端口低损耗耦合。

Claims (10)

1.一种硅光子芯片多层光学重布线制备方法,其特征在于,包括:
(1)获得基片,在基片上固定硅光子芯片后,在基片和硅光子芯片上匀胶一层衬底层,在衬底层上沉积下包层;硅光子芯片上的光学端口为芯片端耦合器阵列,在下包层上沉积芯层材料;
(2)在芯层材料上刻写布线层,在布线层上沉积上包层,在上包层上再次沉积芯层材料;
其中,布线层包括扇出层间转换器阵列、扇出波导阵列和扇出端面耦合器阵列,扇出层间转换器阵列与芯片端耦合器阵列耦合,用于接收芯片端耦合器阵列输出的光信号,扇出层间转换器阵列通过扇出波导阵列与扇出端面耦合器阵列连接,扇出层间转换器阵列、扇出波导阵列和扇出端面耦合器阵列将芯片光学端口进行扇出;
(3)重复步骤(2),直到将芯片光学端口的光信号通过多层布线层输出到对应的扇出端面耦合器阵列。
2.根据权利要求1所述的硅光子芯片多层光学重布线制备方法,其特征在于,所述基片的材料为硅或二氧化硅。
3.根据权利要求1所述的硅光子芯片多层光学重布线制备方法,其特征在于,所述固定芯片的方式为无胶分子键合或有胶键合。
4.根据权利要求1所述的硅光子芯片多层光学重布线制备方法,其特征在于,所述衬底层的材料为透光性材料,包括环氧树脂或聚乙烯。
5.根据权利要求1所述的硅光子芯片多层光学重布线制备方法,其特征在于,所述芯片端耦合器阵列包括光栅耦合器阵列,当所述芯片端耦合器阵列为光栅耦合器阵列时,所述扇出层间转换器阵列为扇出光栅耦合器阵列。
6.根据权利要求1所述的硅光子芯片多层光学重布线制备方法,其特征在于,所述芯片端耦合器阵列还包括层间绝热耦合器阵列,当所述芯片端耦合器阵列为层间绝热耦合器阵列时,所述扇出层间转换器阵列为扇出层间绝热耦合器阵列。
7.根据权利要求6所述的硅光子芯片多层光学重布线制备方法,其特征在于,当所述芯片端耦合器阵列为层间绝热耦合器阵列时,除最后一层以外的其他层布线层还包括过渡层间绝热耦合器阵列,所述过渡层间绝热耦合器阵列位于芯片端耦合器阵列上方,用于将芯片端耦合器阵列的光信号传送至除第一层布线层以外的其他层布线层。
8.根据权利要求1所述的硅光子芯片多层光学重布线制备方法,其特征在于,所述芯层材料为氮化硅或硅。
9.根据权利要求1所述的硅光子芯片多层光学重布线制备方法,其特征在于,所述刻写工艺为掩膜光刻、电子束刻蚀或激光直写。
10.根据权利要求1-9任一项所述的硅光子芯片多层光学重布线制备方法制备得到的硅光子芯片多层光学重布线结构。
CN202211398682.7A 2022-11-09 2022-11-09 一种硅光子芯片多层光学重布线结构及其制备方法 Active CN115728866B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211398682.7A CN115728866B (zh) 2022-11-09 2022-11-09 一种硅光子芯片多层光学重布线结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211398682.7A CN115728866B (zh) 2022-11-09 2022-11-09 一种硅光子芯片多层光学重布线结构及其制备方法

Publications (2)

Publication Number Publication Date
CN115728866A CN115728866A (zh) 2023-03-03
CN115728866B true CN115728866B (zh) 2023-07-18

Family

ID=85294926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211398682.7A Active CN115728866B (zh) 2022-11-09 2022-11-09 一种硅光子芯片多层光学重布线结构及其制备方法

Country Status (1)

Country Link
CN (1) CN115728866B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9664858B2 (en) * 2012-12-20 2017-05-30 Intel Corporation Optical photonic circuit coupling
US9435961B2 (en) * 2014-10-15 2016-09-06 Huawei Technologies Co., Ltd. Stacked photonic chip coupler for SOI chip-fiber coupling
US20160349454A1 (en) * 2015-05-29 2016-12-01 Huawei Technologies Co., Ltd. Multilayer coupling interface
US11163120B2 (en) * 2018-11-16 2021-11-02 Ayar Labs, Inc. Fiber attach enabled wafer level fanout
CN113625398A (zh) * 2020-05-07 2021-11-09 光子算数(苏州)智能科技有限公司 硅基光电子芯片的耦合封装结构
WO2021227912A1 (zh) * 2020-05-14 2021-11-18 上海新微技术研发中心有限公司 基于硅光转接板技术的硅基光电子器件及制备方法
CN113359252B (zh) * 2021-06-30 2022-03-18 长飞光纤光缆股份有限公司 一种基于mpo接口的单扇入扇出的多通道光模块
CN114236686B (zh) * 2021-12-21 2024-10-25 南京邮电大学 一种多层多维光子集成芯片出/入光结构及制备方法

Also Published As

Publication number Publication date
CN115728866A (zh) 2023-03-03

Similar Documents

Publication Publication Date Title
JP5259829B2 (ja) 光結合装置及び光合分波装置
US9213154B2 (en) Optoelectronic packaging assembly
KR100993385B1 (ko) 광학적 상호접속부를 구비하는 장치, 프로세싱 시스템 및광학적 상호접속부 제조 방법
US6477296B1 (en) Optical waveguide device, optical transmitting and receiving device, method of manufacturing optical waveguide device and method of manufacturing optical transmitting and receiving device
CN114879305B (zh) 一种硅基分模器及其制备方法
CN112630901A (zh) 硅光芯片背入射光栅耦合结构及其制作方法
CN117092748A (zh) 一种紧凑型绝热模式演化器
US12055772B2 (en) Optical interconnect and method of manufacture thereof
CN112925073B (zh) 光电子集成器件的光互联方法
CN114624821A (zh) 一种基于多层波导材料结构的端面耦合器及其制备方法
JP2001100063A (ja) 光転轍装置および光送受信装置ならびにそれらの製造方法
CN115728866B (zh) 一种硅光子芯片多层光学重布线结构及其制备方法
JP4211188B2 (ja) 光導波路の形成方法および光送受信装置の製造方法
CN108279461A (zh) 偏振无关的三维集成双层光栅耦合器
CN115657224B (zh) 一种硅光子芯片的光学封装方法
CN114995010B (zh) 一种基于相变材料的硅基三维波导模式光开关
JP2013012548A (ja) 光モジュールおよび光電気混載ボード
CN114859482A (zh) 一种用于硅光芯片的光路系统
CN112415654A (zh) 一种光栅阵列耦合封装结构
JP4654801B2 (ja) 光電変換装置及びその製造方法、並びに光情報処理装置
CN115657226B (zh) 一种硅基光交换芯片的光电扇出结构及其制备方法
JP2000321453A (ja) 光転轍装置および光送受信装置ならびにそれらの製造方法
JP2004053623A (ja) 光路変換部を備える光導波基板およびその製造方法
US20240219630A1 (en) Chip package and manufacturing method thereof
WO2024198965A1 (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant