CN112630901A - 硅光芯片背入射光栅耦合结构及其制作方法 - Google Patents
硅光芯片背入射光栅耦合结构及其制作方法 Download PDFInfo
- Publication number
- CN112630901A CN112630901A CN202011557294.XA CN202011557294A CN112630901A CN 112630901 A CN112630901 A CN 112630901A CN 202011557294 A CN202011557294 A CN 202011557294A CN 112630901 A CN112630901 A CN 112630901A
- Authority
- CN
- China
- Prior art keywords
- layer
- optical
- substrate layer
- grating
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 181
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 89
- 239000010703 silicon Substances 0.000 title claims abstract description 89
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 81
- 238000010168 coupling process Methods 0.000 title claims abstract description 63
- 230000008878 coupling Effects 0.000 title claims abstract description 62
- 238000005859 coupling reaction Methods 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 134
- 239000013307 optical fiber Substances 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 26
- 239000011521 glass Substances 0.000 claims description 7
- 150000003376 silicon Chemical class 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 230000010354 integration Effects 0.000 description 7
- 238000004806 packaging method and process Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004377 microelectronic Methods 0.000 description 4
- 230000004308 accommodation Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005253 cladding Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 230000001808 coupling effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
- G02B6/4206—Optical features
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
- G02B6/4215—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical elements being wavelength selective optical elements, e.g. variable wavelength optical modules or wavelength lockers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
本发明提供了一种硅光芯片背入射光栅耦合结构及其制作方法,包括:制作基板,所述基板包括底层基板层、中间基板层及顶层基板层;在顶层基板层上形成光通路结构层,所述光通路结构层具有光栅结构;在光通路结构层上形成介质层;在介质层上形成金属层,其包括与光栅结构位置相匹配的反射部件;在金属层上形成载片;在底层基板层中与反射部件相匹配的位置刻蚀形成光纤容置腔室;去除载片;将光学部件固定于光学部件容置腔室中。
Description
技术领域
本发明涉及硅光电集成技术领域,特别涉及一种硅光芯片背入射光栅耦合结构及其制作方法。
背景技术
对于更大带宽和更高数据传输速率的需求激发了开发下一代信息储存和传输平台的努力。广泛地相信光信息系统会为如今的基于微电子的系统提供优异的性能。基于硅光子的集成光学系统是微电子系统的领先替代技术。硅光子与标准CMOS技术和WDM(波分复用)接口,将电信号转变为光学信号,传输光学信号,并将光学信号重新转变为电信号。在分解系统中,单元之间的信号传输在提供了高带宽和高数据传输速率的光学连接之间进行。
光纤与收发器之间的低损耗耦合对于数据中心和高性能计算机应用是关键挑战。为了有效地运行,需要使得到达和离开用于集成光系统中的光学连接件和器件的光学信号传输损耗最小化。需要用于系统中的光源、芯片、波导、光纤和接收器以及用于传递光学信号的连接件之间的光学信号的有效耦合。
随着硅基微电子工艺不断向着小体积、高集成度、高速度的方向发展,传统的电互连不可避免地会出现高传输延迟、高功耗、时钟与信号串扰等问题,其局限性日益显著。硅基光互连的引入,可以大大发挥其低功耗、高带宽、低串扰等优点,有望解决芯片内电互连瓶颈并进一步提高微电子芯片的性能。同时,这一技术还可以充分利用现有成熟的集成电路CMOS工艺,实现大规模生产。绝缘体上硅(SOI)平台已成为下一代片上光互连技术最重要的解决方案之一。片上光源,高速调制器,波分复用器和光学开关等光学组件均已经在硅光子上实现。除了数据通信之外,硅光子学在生物传感和光检测与测距(LiDAR)等方面均有所应用。但是,硅光子学目前存在的关键挑战是如何有效地实现光波导和光纤之间的耦合。数据通信的标准光纤是单模光纤(SMF),在1550nm处的模场直径(MFD)接近10um,而硅波导尺寸只有数百纳米,存在巨大的模态尺寸失配。目前较为常用的两种耦合方式分别是平面内(对接)边缘耦合和平面外(垂直)光栅耦合。两种方式经过优化后都能够达到很高的耦合效率,然而也都面临着各自的问题。对于端面耦合而言,其对准容差能力较低,同时又需要端面抛光工艺,这使得封装成本大幅提高,同时又对测试带来了困难。而对于光栅耦合器,虽然经过优化的斜入射光栅耦合器能够比较高效,然而一定的光纤倾角给测试和封装也都带来很多不便,不利于大规模集成。
发明内容
本发明的目的在于提供一种硅光芯片背入射光栅耦合结构及其制作方法,以解决现有的光纤与收发器之间的低损耗耦合难以实现的问题。
为解决上述技术问题,本发明提供一种硅光芯片背入射光栅耦合结构,包括:
基板,所述基板包括底层基板层、中间基板层及顶层基板层;
光通路结构层,形成于顶层基板层上,所述光通路结构层具有光栅结构;
介质层,被布置在光通路结构层上;
金属层,被布置在介质层上,其包括与光栅结构位置相匹配的反射部件;
光学部件容置腔室,形成于底层基板层中与反射部件相匹配的位置,被配置为容置光学部件。
可选的,在所述的硅光芯片背入射光栅耦合结构中,所述光学部件包括光纤和第一透镜,其中:
光纤根据光学部件容置腔室的刻蚀深度、光栅结构的光栅周期和占空比设置倾斜角度,以倾斜角度放置在光学部件容置腔室中;或
第一透镜放置在光学部件容置腔室中,光纤放置在底层基板层的表面上,光纤具有背对光学部件容置腔室上方的开口的20°~70°斜面。
可选的,在所述的硅光芯片背入射光栅耦合结构中,所述底层基板层中与反射部件相匹配的位置具有光路腔室,激光器模块附连在底层基板层的表面上,激光器模块的光信号通过光路腔室提供至光通路结构层。
本发明还提供一种硅光芯片背入射光栅耦合结构的制作方法,包括:
制作基板,所述基板包括底层基板层、中间基板层及顶层基板层;
在顶层基板层上形成光通路结构层,所述光通路结构层具有光栅结构;
在光通路结构层上形成介质层;
在介质层上形成金属层,其包括与光栅结构位置相匹配的反射部件;
在金属层上形成载片;
在底层基板层中与反射部件相匹配的位置刻蚀形成光纤容置腔室;
去除载片;
将光学部件固定于光学部件容置腔室中。
可选的,在所述的硅光芯片背入射光栅耦合结构的制作方法中,在形成光通路结构层之前,对顶层基板层进行减薄;
在刻蚀形成光纤容置腔室前,对底层基板层进行减薄。
可选的,在所述的硅光芯片背入射光栅耦合结构的制作方法中,在底层基板层中与反射部件相匹配的位置刻蚀形成光路腔室,将激光器模块附连在底层基板层的表面上,以使激光器模块的光信号通过光路腔室提供至光通路结构层。
可选的,在所述的硅光芯片背入射光栅耦合结构的制作方法中,根据光学部件容置腔室的刻蚀深度、光栅结构的光栅周期和占空比设置倾斜角度,将光纤以倾斜角度放置在光学部件容置腔室中;或
将第一透镜放置在光学部件容置腔室中,将光纤放置在底层基板层的表面上,使光纤的20°~70°斜面背对光学部件容置腔室上方的开口。
可选的,在所述的硅光芯片背入射光栅耦合结构的制作方法中,所述第一透镜为球透镜,其中:
所述第一透镜的材料为玻璃或硅。
可选的,在所述的硅光芯片背入射光栅耦合结构的制作方法中,在所述金属层上形成焊球;
在形成所述光通路结构层时,在顶层基板层上刻蚀形成光栅结构,在顶层基板层上沉积形成硅波导结构。
在本发明提供的硅光芯片背入射光栅耦合结构及其制作方法中,通过在顶层基板层上形成具有光栅结构的光通路结构层,在光通路结构层上形成介质层,在介质层上形成包括反射部件的金属层,在底层基板层中与反射部件相匹配的位置刻蚀形成光纤容置腔室,实现了一种新型的片上光耦合结构,通过光纤容置腔室、光栅结构与反射部件的位置匹配实现了背入射光栅结构,表面淀积反射部件对光信号进行反射进入光栅结构,光纤再通过光纤容置腔室与光栅结构耦合,减小了光信号泄露和光栅结构与光纤之间的模式失配,实现了高的耦合效率和大的耦合带宽。
本发明针对带有光栅接口光子器件的倒装使用,提出了一种新型的片上光耦合结构,其中光栅结构可以通过直接光纤插孔耦合,也可以通过球透镜和20°~70°光纤斜面耦合,还可以继承光源微模块,激光器模块耦合输出,通过底层基板层上的光路腔室与光栅结构耦合。实现了新型的背入射光栅结构,表面淀积金属层反射部件,光纤通过光学部件容置腔室与光栅结构耦合,减小了光信号泄露和光栅结构与光纤之间的模式失配,实现了高的耦合效率和大的耦合带宽。
本发明提出了一种新的片上光源解决方案,只需增加一步额外工艺,便可与硅光子制造工艺兼容,成本低,整体尺寸小,并且可以实现硅光芯片在2.5D/3D集成中的倒装应用。
附图说明
图1是本发明一实施例硅光芯片背入射光栅耦合结构与光纤配合使用示意图;
图2是本发明一实施例硅光芯片背入射光栅耦合结构与第一透镜和光纤配合使用示意图;
图3是本发明一实施例硅光芯片背入射光栅耦合结构的总体架构示意图;
图4是本发明一实施例硅光芯片背入射光栅耦合结构的制作过程的截面示意图;
图5是本发明一实施例硅光芯片背入射光栅耦合结构仿真结果示意图;
图中所示:1-底层基板层;2-中间基板层;3-顶层基板层;4-光通路结构层;5-介质层;6-光学部件容置腔室;7-光栅结构;8-反射部件;9-光纤;10-第一透镜;11-光路腔室;12-激光器模块;13-焊球;14-硅波导结构。
具体实施方式
以下结合附图和具体实施例对本发明提出的硅光芯片背入射光栅耦合结构及其制作方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
另外,除非另行说明,本发明的不同实施例中的特征可以相互组合。例如,可以用第二实施例中的某特征替换第一实施例中相对应或功能相同或相似的特征,所得到的实施例同样落入本申请的公开范围或记载范围。
在集成光学中,作为光的输入输出接口,光纤与波导的耦合始终是光传输的关键问题。这些问题包括由于光纤和波导端面尺寸的不匹配所造成很大的插入损耗和很高的对准封装成本。随着集成光学的发展,未来的趋势是越来越小型化的器件,以便将光子器件集成到单个芯片上,但解决这个问题十分困难。通过优化封装结构从而达到结构紧凑、插入损耗低、大耦合效率、大角度容差和大带宽是解决问题的有效方案。
本发明的核心思想在于提供一种硅光芯片背入射光栅耦合结构及其制作方法,以解决现有的光纤与收发器之间的低损耗耦合难以实现的问题。
为实现上述思想,本发明提供了一种硅光芯片背入射光栅耦合结构及其制作方法,包括:制作基板,所述基板包括底层基板层、中间基板层及顶层基板层;在顶层基板层上形成光通路结构层,所述光通路结构层具有硅波导结构和光栅结构;在光通路结构层上形成介质层;在介质层上形成金属层,其包括与光栅结构位置相匹配的反射部件;在金属层上形成载片;在底层基板层中与反射部件相匹配的位置刻蚀形成光纤容置腔室;去除载片;将光学部件固定于光学部件容置腔室中。
本实施例提供一种硅光芯片背入射光栅耦合结构,如图1所示,包括:基板,所述基板包括底层基板层1、中间基板层2及顶层基板层3;可以选用埋氧层为3um的SOI晶圆作为基板,底层基板层为底部的Si衬底,中间基板层为埋氧层BOX层,顶层基板层为埋氧层上面的硅层。埋氧层BOX层的厚度为3um。光通路结构层4,形成于顶层基板层3上,所述光通路结构层4具有光栅结构7和硅波导结构(图中未示出),即直接利用埋氧层上面的硅层作为光通路结构层,减薄埋氧层上面的硅层形成硅波导结构,在硅波导结构上刻蚀形成光栅结构;介质层5,被布置在光通路结构层4上;金属层,被布置在介质层5上,其包括与光栅结构7位置相匹配的反射部件8,反射部件8可以通过刻蚀金属层形成,也可以直接由金属层构成(在另一个实施例中,金属层还包括焊盘,但焊盘不是必要的);光学部件容置腔室6,形成于底层基板层1中与反射部件8相匹配的位置,被配置为容置光学部件。在图1所示的第一个实施例中,光学部件为光纤,光纤9根据光学部件容置腔室的刻蚀深度、光栅结构的光栅周期和占空比设置倾斜角度,以倾斜角度放置在光学部件容置腔室6中。在本实施例中,光由光纤9导入,入射到反射部件8上,反射部件8对光进行反射,将其反射至光栅结构7上,光栅结构7将光耦合到硅波导结构中,在硅波导结构中传输。
本实施例还提供另一种硅光芯片背入射光栅耦合结构,如图2所示,包括:基板,所述基板包括底层基板层1、中间基板层2及顶层基板层(即光通路结构层4);本实施例选用埋氧层为3um的SOI晶圆作为基板,底层基板层为底部的Si衬底,中间基板层为埋氧层BOX层,顶层基板层为埋氧层上面的硅层。埋氧层BOX层的厚度为3um。光通路结构层4,形成于顶层基板层上,所述光通路结构层4具有光栅结构7和硅波导结构14,即直接利用埋氧层上面的硅层作为光通路结构层,减薄埋氧层上面的硅层形成硅波导结构,在硅波导结构上刻蚀形成光栅结构;介质层5,被布置在光通路结构层4上;金属层,被布置在介质层5上,其包括与光栅结构7位置相匹配的反射部件8,反射部件8可以通过刻蚀金属层形成,也可以直接由金属层构成,金属层还包括焊盘,焊盘与焊球13连接以遍后续与其他封装结构电连接;反射部件8和焊盘可以通过刻蚀金属层来同时形成;在底层基板层1中刻蚀形成光学部件容置腔室6,其形成于底层基板层1中与反射部件8相匹配的位置,被配置为容置光学部件。在图2所示的第二个实施例中,光学部件为第一透镜10。第一透镜10放置在光学部件容置腔室6中,光纤9放置在底层基板层1的表面上,光纤9具有背对光学部件容置腔室6上方的开口的20°~70°斜面,光纤9为一端为斜切横截面的圆柱体,斜切横截面朝上,斜切横截面的圆柱体的锐角侧壁卡放光学部件容置腔室6的开口上,光从光纤进入,在与光呈20°~70°入射角的斜切横截面上被反射至第一透镜10上,一部分光由第一透镜10传输至反射部件8,再由反射部件8反射至光栅结构7,另一部分光直接传输至光栅结构7,光由光栅结构7耦合至硅波导结构14,可见,更多的光传输至光栅结构7,耦合效果更好。
本实施例又提供一种硅光芯片背入射光栅耦合结构,如图3所示,基板,所述基板包括底层基板层1、中间基板层2及顶层基板层3;光通路结构层,形成于顶层基板层3上,所述光通路结构层具有光栅结构7和硅波导结构14,即直接利用埋氧层上面的硅层作为光通路结构层,减薄埋氧层上面的硅层形成硅波导结构,在硅波导结构上刻蚀形成光栅结构;介质层5,被布置在光通路结构层4上;金属层,被布置在介质层5上,其包括与光栅结构7位置相匹配的反射部件8,反射部件8可以通过刻蚀金属层形成,也可以直接由金属层构成,金属层还包括焊盘,焊盘与焊球13连接以遍后续与其他封装结构电连接;反射部件8和焊盘可以通过刻蚀金属层来同时形成;在底层基板层1中刻蚀形成光学部件容置腔室6和光路腔室11,光学部件容置腔室6形成于底层基板层1中与反射部件8相匹配的位置,被配置为容置光学部件。光路腔室11形成于所述底层基板层1中与反射部件8相匹配的位置,用于构成光路的一部分。在图3所示的第三个实施例中,还包括附连在底层基板层1的表面上的激光器模块12,激光器模块12的光信号一部分通过光路腔室11传输至光栅结构7,另一部分传输至光通路结构层左侧的反射部件8,再由反射部件8反射至光通路结构层左侧的光栅结构7,统一由光通路结构层左侧的光栅结构7耦合在硅波导结构14中传导,可见,更多的光传输至光栅结构7,耦合效果更好。硅波导结构14传导至光通路结构层右侧的光栅结构7,其对应位置的光学部件容置腔室6中容置的光学部件为第一透镜10。光纤9放置在底层基板层1的表面上,光纤9具有背对光学部件容置腔室6上方的开口的20°~70°斜面,光纤9为一端为斜切横截面的圆柱体,斜切横截面朝上,斜切横截面的圆柱体的锐角侧壁卡放光学部件容置腔室6的开口上,一部分光直接从光栅结构7传输给第一透镜10,再从第一透镜10进入光纤,在与光呈20°~70°入射角的斜切横截面上被反射至光纤的圆柱体内,另一部分光由硅波导结构传输至反射部件8,再由反射部件8反射至光栅结构7。
如图4所示,本实施例还提供一种硅光芯片背入射光栅耦合结构的制作方法。
首先,如图4中的(A)所示,提供基板。所述基板包括底层基板层1、中间基板层2及顶层基板层3。在本发明的一个具体实施例中,基板可以选用埋氧层为3um的SOI晶圆,底层基板层为底部的Si衬底,中间基板层为埋氧层BOX层,顶层基板层为埋氧层上面的硅层。埋氧层BOX层的厚度为3um。
接下来,如图4中的(B)所示,在基板表面是顶层基板层上刻蚀Si波导。Si波导的厚度可以为220nm。
接下来,如图4中的(C)所示,刻蚀光栅结构7。可以根据设计的刻蚀深度、光栅周期和占空比在顶层基板层上刻蚀光栅。
接下来,如图4中的(D)所示,在顶层基板层上上形成介质层。该介质层为包层SiO2。
接下来,如图4中的(E)所示,在介质层上形成金属层。可以通过PVD工艺形成表面金属Ti:100nm,Cu:300nm,作为金属层。该金属层作为光栅结构的反射部件。
接下来,如图4中的(F)所示,在金属层上形成载片。载片可以选用SiO2玻璃载片。SiO2玻璃键合在金属层上,作为后续衬底减薄和打孔的支撑。在本发明的其他实施例中,也可以选用其他材料的载片或其他的键合方式固定该载片。
接下来,如图4中的(G)所示,对底层基板层(硅衬底)进行减薄。可将底层基板层减薄至300um。
接下来,如图4中的(H)所示,在底层基板层1中打孔,暴露光栅结构所在位置的中间基板层。可通过TSV工艺在底层基板层中形成所需尺寸的通孔。
如图4中的(I)所示,去除载片。
在本发明的一个实施例中,如图4所示,在所述的硅光芯片背入射光栅耦合结构的制作方法中,在形成光通路结构层4之前,对顶层基板层3进行减薄;在刻蚀形成光纤9容置腔室6前,对底层基板层1进行减薄。在所述的硅光芯片背入射光栅耦合结构的制作方法中,还包括根据光学部件容置腔室的刻蚀深度、光栅结构的光栅周期和占空比设置倾斜角度,将光纤以倾斜角度放置在光学部件容置腔室6中;或将第一透镜10放置在光学部件容置腔室6中,将光纤9放置在底层基板层1的表面上,使光纤9的20°~70°斜面背对光学部件容置腔室6上方的开口。
本发明中的新型背入射光栅结构耦合效率高,带宽大,在硅基电光调制器、光开关等硅光器件中可以得到重要应用;本发明提供了一个硅基光电子的光源解决方案,可大规模应用于硅光芯片的2.5D集成/3D集成、数据通信、生物传感器等领域。如图4所示,本发明的基板为SOI晶圆,中间基板层2为3um的埋氧层,顶层基板层3表面刻蚀硅波导结构14,其厚度为220nm;根据设计的刻蚀深度、光栅周期和占空比刻蚀光栅结构7;介质层5为淀积在光栅结构7表面的包层(clading)SiO2;金属层包括:表面金属Ti(厚度100nm),内部金属Cu(厚度300nm);载片键合采用SiO2玻璃,作为后续底层基板层1减薄和打孔的支撑;底层基板层1为硅衬底,后续减薄至300um;形成光路腔室11或光学部件容置腔室6采用TSV工艺,在硅衬底打出所需尺寸的通孔;然后去除载片即SiO2玻璃,划片。
在本发明提供的硅光芯片背入射光栅耦合结构及其制作方法中,通过在顶层基板层3上形成具有光栅结构7的光通路结构层4,在光通路结构层4上形成介质层5,在介质层5上形成包括反射部件8的金属层,在底层基板层1中与反射部件8相匹配的位置刻蚀形成光纤9容置腔室6,实现了一种新型的片上光耦合结构,通过光纤9容置腔室6、光栅结构7与反射部件8的位置匹配实现了背入射光栅结构7,表面淀积反射部件8对光信号进行反射进入光栅结构7,光纤9再通过光纤9容置腔室6与光栅结构7耦合,减小了光信号泄露和光栅结构7与光纤9之间的模式失配,实现了高的耦合效率和大的耦合带宽。
本发明针对带有光栅接口光子器件的倒装使用,提出了一种新型的片上光耦合结构,其中光栅结构7可以通过设置倾斜角度后,将光纤9直接插孔耦合,也可以通过球透镜和20°~70°光纤9耦合,还可以继承光源微模块,激光器模块耦合输出,通过底层基板层1上的光路腔室11与光栅结构7耦合。实现了新型的背入射光栅结构7,表面淀积金属层反射部件8,光纤9通过光学部件容置腔室6与光栅结构7耦合,减小了光信号泄露和光栅结构7与光纤9之间的模式失配,实现了高的耦合效率和大的耦合带宽。
本发明提出了一种新的片上光源解决方案,只需增加一步额外工艺,便可与硅光子制造工艺兼容,成本低,整体尺寸小,并且可以实现硅光芯片在2.5D/3D集成中的倒装应用。
为了从理论上证明该方案的可行性,如图5所示,本发明的硅光芯片背入射光栅耦合结构仿真计算工作,对于横电磁波(TE模式),在1550nm处,耦合效率从51%增加到了86%,3dB带宽从60nm增加到了95nm,因此,采用我们提出的新型背入射光栅结构7可以大幅度提升光栅接口与单模光纤9的耦合效率。
综上,上述实施例对硅光芯片背入射光栅耦合结构及其制作方法的不同构型进行了详细说明,当然,本发明包括但不局限于上述实施中所列举的构型,任何在上述实施例提供的构型基础上进行变换的内容,均属于本发明所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言,由于与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (9)
1.一种硅光芯片背入射光栅耦合结构,其特征在于,包括:
基板,所述基板包括底层基板层、中间基板层及顶层基板层;
光通路结构层,形成于顶层基板层上,所述光通路结构层具有光栅结构;
介质层,被布置在光通路结构层上;
金属层,被布置在介质层上,其包括与光栅结构位置相匹配的反射部件;
光学部件容置腔室,形成于底层基板层中与反射部件相匹配的位置,被配置为容置光学部件。
2.如权利要求1所述的硅光芯片背入射光栅耦合结构,其特征在于,所述光学部件包括光纤和第一透镜,其中:
光纤根据光学部件容置腔室的刻蚀深度、光栅结构的光栅周期和占空比设置倾斜角度,以倾斜角度放置在光学部件容置腔室中;或
第一透镜放置在光学部件容置腔室中,光纤放置在底层基板层的表面上,光纤具有背对光学部件容置腔室上方的开口的20°~70°斜面。
3.如权利要求1所述的硅光芯片背入射光栅耦合结构,其特征在于,所述底层基板层中与反射部件相匹配的位置具有光路腔室,激光器模块附连在底层基板层的表面上,激光器模块的光信号通过光路腔室提供至光通路结构层。
4.一种硅光芯片背入射光栅耦合结构的制作方法,其特征在于,包括:
制作基板,所述基板包括底层基板层、中间基板层及顶层基板层;
在顶层基板层上形成光通路结构层,所述光通路结构层具有光栅结构;
在光通路结构层上形成介质层;
在介质层上形成金属层,其包括与光栅结构位置相匹配的反射部件;
在金属层上形成载片;
在底层基板层中与反射部件相匹配的位置刻蚀形成光纤容置腔室;
去除载片;
将光学部件固定于光学部件容置腔室中。
5.如权利要求4所述的硅光芯片背入射光栅耦合结构的制作方法,其特征在于,在形成光通路结构层之前,对顶层基板层进行减薄;
在刻蚀形成光纤容置腔室前,对底层基板层进行减薄。
6.如权利要求4所述的硅光芯片背入射光栅耦合结构的制作方法,其特征在于,在底层基板层中与反射部件相匹配的位置刻蚀形成光路腔室,将激光器模块附连在底层基板层的表面上,以使激光器模块的光信号通过光路腔室提供至光通路结构层。
7.如权利要求6所述的硅光芯片背入射光栅耦合结构的制作方法,其特征在于,
根据光学部件容置腔室的刻蚀深度、光栅结构的光栅周期和占空比设置倾斜角度,将光纤以倾斜角度放置在光学部件容置腔室中;或
将第一透镜放置在光学部件容置腔室中,将光纤放置在底层基板层的表面上,使光纤的20°~70°斜面背对光学部件容置腔室上方的开口。
8.如权利要求7所述的硅光芯片背入射光栅耦合结构的制作方法,其特征在于,所述第一透镜为球透镜,其中:
所述第一透镜的材料为玻璃或硅。
9.如权利要求4所述的硅光芯片背入射光栅耦合结构的制作方法,其特征在于,在所述金属层上形成焊球;
在形成所述光通路结构层时,在顶层基板层上刻蚀形成光栅结构,在顶层基板层上沉积形成硅波导结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011557294.XA CN112630901A (zh) | 2020-12-24 | 2020-12-24 | 硅光芯片背入射光栅耦合结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011557294.XA CN112630901A (zh) | 2020-12-24 | 2020-12-24 | 硅光芯片背入射光栅耦合结构及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112630901A true CN112630901A (zh) | 2021-04-09 |
Family
ID=75324632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011557294.XA Pending CN112630901A (zh) | 2020-12-24 | 2020-12-24 | 硅光芯片背入射光栅耦合结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112630901A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113359236A (zh) * | 2021-07-16 | 2021-09-07 | 联合微电子中心有限责任公司 | 一种基于背向工艺的光栅耦合结构及制备方法 |
US11662526B1 (en) | 2021-12-09 | 2023-05-30 | Visera Technologies Company Ltd. | Optical structure |
CN116859522A (zh) * | 2023-08-30 | 2023-10-10 | 之江实验室 | 光栅耦合器、光芯片系统及光栅耦合器的制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102478686A (zh) * | 2010-11-26 | 2012-05-30 | 中国科学院微电子研究所 | 光栅耦合器及其与光纤的耦合结构和封装结构 |
US20120314997A1 (en) * | 2008-07-09 | 2012-12-13 | Thierry Pinguet | Method And System For Coupling Optical Signals Into Silicon Optoelectronic Chips |
CN103217740A (zh) * | 2012-01-18 | 2013-07-24 | 国际商业机器公司 | 硅光子芯片光学耦合结构 |
CN105336795A (zh) * | 2015-08-26 | 2016-02-17 | 中国科学院微电子研究所 | 一种基于光栅接口的光子芯片封装结构及其制作方法 |
CN110658597A (zh) * | 2018-06-29 | 2020-01-07 | 慧与发展有限责任合伙企业 | 用于硅光子互连的激光组件封装 |
-
2020
- 2020-12-24 CN CN202011557294.XA patent/CN112630901A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120314997A1 (en) * | 2008-07-09 | 2012-12-13 | Thierry Pinguet | Method And System For Coupling Optical Signals Into Silicon Optoelectronic Chips |
CN102478686A (zh) * | 2010-11-26 | 2012-05-30 | 中国科学院微电子研究所 | 光栅耦合器及其与光纤的耦合结构和封装结构 |
CN103217740A (zh) * | 2012-01-18 | 2013-07-24 | 国际商业机器公司 | 硅光子芯片光学耦合结构 |
CN105336795A (zh) * | 2015-08-26 | 2016-02-17 | 中国科学院微电子研究所 | 一种基于光栅接口的光子芯片封装结构及其制作方法 |
CN110658597A (zh) * | 2018-06-29 | 2020-01-07 | 慧与发展有限责任合伙企业 | 用于硅光子互连的激光组件封装 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113359236A (zh) * | 2021-07-16 | 2021-09-07 | 联合微电子中心有限责任公司 | 一种基于背向工艺的光栅耦合结构及制备方法 |
US11662526B1 (en) | 2021-12-09 | 2023-05-30 | Visera Technologies Company Ltd. | Optical structure |
TWI805284B (zh) * | 2021-12-09 | 2023-06-11 | 采鈺科技股份有限公司 | 光學結構 |
CN116859522A (zh) * | 2023-08-30 | 2023-10-10 | 之江实验室 | 光栅耦合器、光芯片系统及光栅耦合器的制备方法 |
CN116859522B (zh) * | 2023-08-30 | 2024-01-09 | 之江实验室 | 光栅耦合器、光芯片系统及光栅耦合器的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10365447B2 (en) | Method and system for a chip-on-wafer-on-substrate assembly | |
Kopp et al. | Silicon photonic circuits: on-CMOS integration, fiber optical coupling, and packaging | |
CN112630901A (zh) | 硅光芯片背入射光栅耦合结构及其制作方法 | |
US9076902B2 (en) | Integrated optical receiver architecture for high speed optical I/O applications | |
Boeuf et al. | Silicon photonics R&D and manufacturing on 300-mm wafer platform | |
EP3091380B1 (en) | Optical coupling arrangement | |
US10698164B2 (en) | Optical apparatus and methods of manufacture thereof | |
CN110637246B (zh) | 具有集成准直结构的光子芯片 | |
JP6172679B2 (ja) | 光結合構造、半導体デバイス、マルチ・チップ・モジュールのための光インターコネクト構造、および光結合構造のための製造方法 | |
US20130114924A1 (en) | Optical Arrangement and a Method of Forming the Same | |
TW201337371A (zh) | 有效率之背面發射/收集光柵耦合器 | |
Snyder et al. | Packaging and assembly challenges for 50G silicon photonics interposers | |
Zimmermann et al. | How to bring nanophotonics to application-silicon photonics packaging | |
US10641953B1 (en) | Optical waveguide connecting device | |
CN113406745A (zh) | 一种波导到光纤三维聚合物水平透镜耦合器 | |
CN112817088A (zh) | 一种具有低耦合插损的硅光芯片耦合结构及硅基晶圆 | |
CN115616703A (zh) | 基于双层氮化硅结构的光栅耦合器及其制作方法 | |
JP4654801B2 (ja) | 光電変換装置及びその製造方法、並びに光情報処理装置 | |
Janta-Polczynski et al. | Self-aligned polymeric fiber interface with 20/mm port density and 1.1 dB O-band loss | |
Romagnoli et al. | High-bandwidth density optically interconnected terabit/s boards | |
Snyder et al. | Developments in packaging and integration for silicon photonics | |
CN114325936B (zh) | 一种具有偏振分束与功率分配的片上集成光子器件 | |
EP4083671A1 (en) | Integrated optical waveguide | |
CN117148493A (zh) | 光芯片及其制造方法 | |
Boucaud | Electrical and Optical Interposer on a Glass Substrate for the Packaging of Optical Transceivers based on Silicon Photonic Technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210409 |