CN115718249A - 一种面向ate的芯片测试向量转换方法 - Google Patents
一种面向ate的芯片测试向量转换方法 Download PDFInfo
- Publication number
- CN115718249A CN115718249A CN202211334271.1A CN202211334271A CN115718249A CN 115718249 A CN115718249 A CN 115718249A CN 202211334271 A CN202211334271 A CN 202211334271A CN 115718249 A CN115718249 A CN 115718249A
- Authority
- CN
- China
- Prior art keywords
- signal
- ate
- vector
- chip
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开了一种面向ATE的芯片测试向量转换方法,主要包括以下步骤:S100、分析仿真文件格式;S101、分析ATE测试向量格式;S102、确定芯片信号属性;S103、判定芯片信号是否为双向,是,则标明双向信号的控制信号,并执行步骤S104;否,则执行步骤S104等步骤。本发明本能有效的解决芯片仿真文件与ATE设备测试向量衔接的问题,使ATE设备能够顺利实现芯片测试验证及筛选。
Description
技术领域
本发明涉及集成电路测试技术领域,具体是指一种面向ATE的芯片测试向量转换方法。
背景技术
目前,集成电路的验证及批量测试筛选大多在ATE(Automatic Test Equipment)自动测试设备上开展,ATE凭借其强大的测试能力及较大的测试覆盖范围,在业界被得到广泛使用。由于集成电路设计人员经常采用的是EDA(Electronic Design Automation)工具通过仿真方式对流片前的芯片进行RTL(Register Transfer Level)或者门级功能验证,用以验证芯片是否符合设计要求,同时采用记录波形方式生成仿真文件,并将这些仿真文件提供给ATE测试开发人员,因此,通常情况下测试开发人员还需要依据这些仿真文件在ATE设备上开发测试程序,并在开发完成后对流片后的芯片进行CP(Chip Probing)及FT(FinalTest)测试、验证及筛选。在此过程中,由于测试设备无法直接识别此类仿真文件,因此就需要将此类仿真文件转换成ATE可识别的测试向量后才能使用ATE测试设备对其进行测试,故ATE的测试向量转换便是测试过程中非常重要的一个环节,缺一不可。但目前尚未有面向ATE的相关向量转换方法,因此,设计和开发一种面向ATE的芯片测试向量转换方法便是当务之急。
发明内容
为了克服现有技术的不足,本发明提供一种面向ATE的芯片测试向量转换方法。
为解决上述技术问题,本发明提供如下技术方案:一种面向ATE的芯片测试向量转换方法,主要包括以下步骤:
S100、分析仿真文件格式;
S101、分析ATE测试向量格式;
S102、确定芯片信号属性;
S103、判定芯片信号是否为双向,是,则标明双向信号的控制信号,并执行步骤S104;否,则执行步骤S104;
S104、确定向量切割周期时间及起始切割时间点;
S105、判定切割周期采用1拍、2拍或4拍是否成功,是,则执行步骤S106;否,则返回步骤S104;
S106、向量切割,每个周期遍历所有信号的波形,生成ATE设备AVC文件;
S107、提取波形索引,生成ATE设备DVC文件;
S108、将步骤S100~S107程序化并形成命令行,通过命令行形式自动生成ATE设备的向量文件。
进一步的,步骤S102中所述的确定芯片信号属性是指标明芯片每个信号是输入信号、输出信号还是双向信号。
步骤S104中所述向量切割周期时间为时钟的1拍、2拍或者4拍;所述起始切割时间点为时钟的上升或下降边沿,或者为数据周期性变化的时刻。
步骤S106所述的向量切割具体是指对仿真文件中的信号波形进行切割,每次切割都生成一个片段,每个片段都持续1个周期时间,且每个片段内信号分布时间处于[0,周期时间)之内。
步骤S107中所述的波形索引是指切割后生成的每个片段所描述的所有信号的波形变化。
步骤S106中所述的AVC向量是由若干个连续的AVC测试向量组成,所述的AVC测试向量则是由切割后所生成的若干个片段的波形索引按信号顺序罗列而成。
本发明与现有技术相比,具有的优点及有益效果是:
1、本发明本能有效的解决芯片仿真文件与ATE设备测试向量衔接的问题,使ATE设备能够顺利实现芯片测试验证及筛选。
2、本发明整体流程简洁,便于实现和推广。
附图说明
图1为本发明的整体流程示意图。
具体实施方式
以下将参考附图来详细描述本发明的优选实施例,本领域中的技术人员将领会的是,这些描述仅为描述性的、示例性的,并且不应被解释为限定了本发明的保护范围。
实施例
如图1所述,本发明面向ATE的芯片测试向量转换方法,其主要包括以下步骤:
S100、分析仿真文件格式。
目前,芯片设计人员通常采用硬件描述语言(verilog、vhdl等)来描述电路运行各种行为和功能,并通过仿真工具软件记录下波形文件,该波形文件也就是仿真文件。仿真文件有很多种文件格式,如VCD、FSDB、WLF、SHM等。
其中,VCD为Value Change Dump的简称,其是一种基于ASCII码的文件格式,用于记录由EDA仿真工具产生的信号信息。VCD是目前最为通用的一种格式。VCD文件是遵循IEEE1364标准定义的文本文件,主要包含三部分,分别是头信息、信号变量定义和信号变量值的变化信息,文件记录信号的所有变化,一旦有信号发生变化则记录,否则不记录,VCD文件相当于记录芯片整个仿真运行过程,本实施例也主要对VCD仿真文件进行转换。
S101、分析ATE测试向量格式。
由于目前业内有很多ATE测试设备,比较著名的有V93K(日本Advantest公司产品)、UltraFlex(美国泰瑞达公司产品)等,但每种ATE测试设备厂商都有自定义测试向量格式文件。因此,本发明就必须要分析相应ATE测试向量格式。
本发明以V93K设备的测试向量文件进行说明,该设备的一个测试向量包含2个文件,分别是AVC(ASCII vector file)和DVC(ASCII timing file)文件,这2个文件均为文本文件,因此本发明需要将步骤S100中的仿真文件转换成V93K可以识别的AVC测试向量和DVC测试向量。其中,该AVC文件是ATE设备测试向量数据文件,DVC文件是ATE设备时序文件。
S102、确定芯片信号属性。
由于VCD仿真文件中信号是没有明确方向的,因此本发明需要确定芯片信号属性,即要标明芯片每个信号是输入信号、输出信号还是双向信号。如果是双向信号,则需要确定由哪个控制信号及采用哪个值来决定该双向信号的方向,该控制信号必须在仿真文件中有记录并体现,并据此创建信号方向文件。
S103、判定芯片信号是否为双向,是,则标明双向信号的控制信号,并执行步骤S104;否,则执行步骤S104。
S104、确定向量切割周期时间及起始切割时间点。
由于仿真文件是基于信号发生变化事件而记录产生的文件,而ATE测试向量则表现为每个周期且每个信号呈现的波形状态,因此测试向量转换需要固定的周期化切割仿真测试向量,这些切割后形成的片段精准的描述了每个周期内每个信号的波形变化情况。为了时间的精确性,本发明中的时间最小单位为ps(皮秒)。在仿真文件切割完成后,需要提取每个信号在1个周期内波形变化的种类,即波形索引,这个罗列的波形索引文件便形成了ATE设备的DVC文件,用这些波形索引描述每个信号在每个周期的行为则组成了ATE设备的AVC文件。
在向量转换过程中,必须明确切割周期时间,整个VCD仿真文件将被周期化切割成片段,单个片段由每个信号的波形索引组成,每个片段按照时间顺序依次逐行排列就组成整个AVC文件。一般而言,如果ATE设备测试深度足够的话,切割周期时间会选择时钟的1拍的周期时间,这样波形较为简洁直观;如果ATE设备测试深度难以满足当前测试向量的装载,则需要将切割周期调整成时钟的2拍或者4拍,这样可以将ATE设备测试向量长度减少到原先的1/2或者1/4,但随之带来的就是波形的复杂化。复杂波形是指信号在单个周期内多个时间点发生变化,由于受到ATE设备波形限制(单个周期内V93K规定最大只能驱动边沿/比较边沿8次),超过这个限制则ATE设备无法成功导入,因此向量切割周期时间与向量深度需要找到一个平衡点。
为了确保周期切割后的波形更为简洁,本发明需要在指定的时间点开始切割波形。该起始时间点为时钟的上升或下降边沿,或者为数据周期性变化的时刻。
S105、判定切割周期采用1拍、2拍或4拍是否成功,是,则执行步骤S106;否,则返回步骤S104。
S106、向量切割,每个周期遍历所有信号的波形,生成ATE设备AVC向量。
在确定切割周期及起始切割时间点后,本发明便可以开始对VCD仿真文件中的信号波形开始切割。
第一次切割时间点就是位于起始切割时间点,后续每增加一个切割周期时间,就需要遍历所有信号。每次切割就生成一个片段,该片段持续1个周期时间,其中,该片段内信号分布时间处于[0,周期时间)之内。片段的0时刻对应每次切割时间点,这个片段必须描述所有信号的波形变化(用波形索引表示),整个VCD仿真文件经过周期化的切割,就产生这些连续的片段,所有连续片段持续的时间就是VCD仿真文件中波形运行的时间。
切割后的每个片段对应[0,周期时间)这个时间段。在这段时间内,必须对VCD仿真文件的所有信号进行扫描,完整获取所有信号在时间段内的波形变化时间及变化的值,形成每个信号的波形索引并登记。其中,如果该波形索引在登记表中出现过,则使用这个波形索引,否则,便需要在登记表中创建新的波形索引。在每个片段将每个信号的波形索引按信号顺序罗列,就产生ATE设备的1行AVC测试向量,连续片段就形成完整的AVC向量。
S107、提取波形索引,生成ATE设备DVC文件。
在完成对VCD仿真文件所有切割后,本发明便会形成一个完整的波形索引登记表,这个登记表完整的体现了每个信号在整个测试向量中每个周期所体现的波形变化,并通过一个波形索引体现该信号的变化,将这个登记表提取并按照信号顺序输出即形成ATE设备的DVC文件。
S108、最后将上述步骤S100~S108的步骤程序化,通过程序语言(C、Shell、Awk等)形成命令行,通过命令行形式自动生成ATE设备的向量文件。
如上所述,便可较好的实现本发明。
Claims (6)
1.一种面向ATE的芯片测试向量转换方法,其特征在于,主要包括以下步骤:
S100、分析仿真文件格式;
S101、分析ATE测试向量格式;
S102、确定芯片信号属性;
S103、判定芯片信号是否为双向,是,则标明双向信号的控制信号,并执行步骤S104;否,则执行步骤S104;
S104、确定向量切割周期时间及起始切割时间点;
S105、判定切割周期采用1拍、2拍或4拍是否成功,是,则执行步骤S106;否,则返回步骤S104;
S106、向量切割,每个周期遍历所有信号的波形,生成ATE设备AVC向量;
S107、提取波形索引,生成ATE设备DVC文件;
S108、将步骤S100~S107程序化并形成命令行,通过命令行形式自动生成ATE设备的向量文件。
2.根据权利要求1所述的一种面向ATE的芯片测试向量转换方法,其特征在于,步骤S102中所述的确定芯片信号属性是指标明芯片每个信号是输入信号、输出信号还是双向信号。
3.根据权利要求1或2所述的一种面向ATE的芯片测试向量转换方法,其特征在于,步骤S104中所述向量切割周期时间为时钟的1拍、2拍或者4拍;所述起始切割时间点为时钟的上升或下降边沿,或者为数据周期性变化的时刻。
4.根据权利要求3所述的一种面向ATE的芯片测试向量转换方法,其特征在于,步骤S106所述的向量切割具体是指对仿真文件中的信号波形进行切割,每次切割都生成一个片段,每个片段都持续1个周期时间,且每个片段内信号分布时间处于[0,周期时间)之内。
5.根据权利要求4所述的一种面向ATE的芯片测试向量转换方法,其特征在于,步骤S107中所述的波形索引是指切割后生成的每个片段所描述的所有信号的波形变化。
6.根据权利要求5所述的一种面向ATE的芯片测试向量转换方法,其特征在于,步骤S106中所述的AVC向量是由若干个连续的AVC测试向量组成,所述的AVC测试向量则是由切割后所生成的若干个片段的波形索引按信号顺序罗列而成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211334271.1A CN115718249A (zh) | 2022-10-28 | 2022-10-28 | 一种面向ate的芯片测试向量转换方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211334271.1A CN115718249A (zh) | 2022-10-28 | 2022-10-28 | 一种面向ate的芯片测试向量转换方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115718249A true CN115718249A (zh) | 2023-02-28 |
Family
ID=85254412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211334271.1A Pending CN115718249A (zh) | 2022-10-28 | 2022-10-28 | 一种面向ate的芯片测试向量转换方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115718249A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116973736A (zh) * | 2023-09-22 | 2023-10-31 | 悦芯科技股份有限公司 | 一种基于fail周期的ATE测试方法及系统 |
-
2022
- 2022-10-28 CN CN202211334271.1A patent/CN115718249A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116973736A (zh) * | 2023-09-22 | 2023-10-31 | 悦芯科技股份有限公司 | 一种基于fail周期的ATE测试方法及系统 |
CN116973736B (zh) * | 2023-09-22 | 2023-12-19 | 悦芯科技股份有限公司 | 一种基于fail周期的ATE测试方法及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5867395A (en) | Gate netlist to register transfer level conversion tool | |
JP4729007B2 (ja) | 消費電力解析装置および消費電力解析方法 | |
US5740086A (en) | Semiconductor test system linked to cad data | |
US6370675B1 (en) | Semiconductor integrated circuit design and evaluation system using cycle base timing | |
CN115202947A (zh) | 基于调试接口的芯片测试向量生成方法 | |
CN112560401B (zh) | Verilog文件转换方法、装置、存储介质及设备 | |
CN115718249A (zh) | 一种面向ate的芯片测试向量转换方法 | |
US6067652A (en) | Tester-compatible timing translation system and method using time-set partnering | |
JP2005249788A (ja) | イベントベースの試験データをサイクルベースの試験データに変換するトランスレータツール及び方法 | |
US10430535B2 (en) | Verification support program medium, verification support method, and information processing device for verification of a circuit | |
US6505338B1 (en) | Computer readable medium with definition of interface recorded thereon, verification method for feasibility to connect given circuit and method of generating signal pattern | |
US20090070619A1 (en) | Multi-cycle path information verification method and multi-cycle path information verification device | |
CN116227398B (zh) | 一种自动化生成ip核测试激励的方法及系统 | |
CN116629171A (zh) | 一种基于综合网表的fpga芯片调试方法及装置 | |
US20100131910A1 (en) | Simulating Scan Tests with Reduced Resources | |
Lee et al. | Module Implementation and Simulation of Timing Constraint Check Function of I2C Protocol Using Verilog | |
US7934136B2 (en) | Test apparatus, pattern generator, test method and pattern generating method | |
US20040111249A1 (en) | Simulation method and emulation method | |
US20020126581A1 (en) | Method of analyzing clock skew between signals | |
US20140068536A1 (en) | Non-transitory computer readable medium storing timing analysis program, timing analysis device, and timing analysis method | |
CN117094269B (zh) | 一种验证方法、装置、电子设备及可读存储介质 | |
CN117574817B (zh) | 自适应时序变化的设计自动化验证方法、系统及验证平台 | |
CN117725866B (zh) | 一种验证方法、装置、电子设备及可读存储介质 | |
CN117150996B (zh) | 产生毛刺信号的问题源码确定方法、电子设备和介质 | |
JP5145167B2 (ja) | クロックドメインチェック方法及びクロックドメインチェック用プログラム並びに記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |