CN115714134A - 增强型p沟道氮化镓功率器件及其制备方法以及电子设备 - Google Patents
增强型p沟道氮化镓功率器件及其制备方法以及电子设备 Download PDFInfo
- Publication number
- CN115714134A CN115714134A CN202211255562.1A CN202211255562A CN115714134A CN 115714134 A CN115714134 A CN 115714134A CN 202211255562 A CN202211255562 A CN 202211255562A CN 115714134 A CN115714134 A CN 115714134A
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- metal
- ohmic contact
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供了一种增强型p沟道氮化镓功率器件及其制备方法，在不对p‑GaN进行栅槽刻蚀的情况下即可实现p沟道增强型氮化镓晶体管，避免了栅刻蚀方法导致的沟道迁移率降低以及刻蚀表面形成的高密度陷阱态对p沟道增强型器件产生的负面影响，从而有效提高了增强型p沟道氮化镓晶体管的性能。
Description
技术领域
本发明涉及半导体器件领域，尤其涉及一种增强型p沟道氮化镓功率器件及其制备方法以及电子设备。
背景技术
氮化镓高电子迁移率晶体管(AlGaN/GaN HEMTs)具有高击穿场强和低导通电阻，适合于高频、大功率的应用场景，在功率电源等方向具有巨大的潜力。随着氮化镓技术的快速发展，其制造成本也在不断降低，目前分立氮化镓功率器件和集成的电路模块已逐步商业化，并被应用在手机快充等消费电子领域。当与外围驱动、控制和保护等电路集成时，氮化镓功率器件的性能可以得到进一步的提升。现有的外围电路大都基于硅芯片实现的，与分立的氮化镓功率器件共同封装在一起，因而不可避免存在因互联而产生的寄生电感。实现真正的GaN互补逻辑集成电路，需要p型沟道的器件，却存在较多技术难题。作为替代，目前通常将以AlGaN/GaN异质结为n型沟道的增强型和耗尽型器件组合起来，形成高速直接耦合逻辑电路(DCFL)来实现相同的功能。但是，这种方案存在较大的静态功率。因此，实现真正的互补逻辑电路是目前氮化镓单片集成技术的迫切需求。
目前关于p型沟道氮化镓晶体管的研究，主要通过外延构建存在二维空穴气(2DHG)的量子阱，达到提高载流子密度和空穴迁移率的效果。从集成角度考虑，这些特定的外延结构无法与n沟道的氮化镓晶体管组合，形成互补逻辑电路。而在目前的商用p-GaN/AlGaN/GaN外延片上，除了传统的AlGaN/GaN异质结存在二维电子气(2DEG)以外，p-GaN/AlGaN异质结中也存在2DHG，可以将较高浓度的空穴限制在p-GaN/AlGaN界面处，这将有助于实现真正的互补逻辑电路。
另外一种做法是通过刻蚀栅区p-GaN的方法，可以使得p型沟道器件的阈值逐渐负漂，实现增强型器件。但是p-GaN刻蚀不仅会造成晶格损伤，降低沟道中的空穴迁移率，刻蚀后的表面也会形成高密度的陷阱态，从而对p沟道增强型器件产生严重影响。
因而有必要针对p-GaN HEMTs的制备工艺进行改进。
发明内容
本发明提出了一种不对p-GaN进行槽栅刻蚀，即可实现p沟道增强型氮化镓晶体管的技术方案和工艺制备流程。
根据本发明的第一方面，提供了一种增强型p沟道氮化镓功率器件的制备方法，包括：
S1：提供一衬底；
S2：形成外延结构，所述外延结构包括沿背离所述衬底的方向依次形成于所述衬底上的层叠的第一AlN层、缓冲层、GaN层、第二AlN层、AlGaN层、p-GaN沟道层；
S3：沉积硬质掩膜层，并通过光刻、刻蚀工艺对所述硬质掩膜层进行图形化刻蚀，使其仅覆盖所述p-GaN沟道层的第一区域；
S4：外延p-GaN二次生长层，所述p-GaN二次生长层形成所述第一区域外的p-GaN沟道层上；
S5：去除所述第一区域上的硬质掩膜层，形成栅极凹槽；
S6：形成栅介质层，所述栅介质层沉积于所述栅极凹槽的内壁，并覆盖于所述p-GaN二次生长层上；
S7：形成源极欧姆接触电极与漏极欧姆接触电极，所述源极欧姆接触电极与所述漏极欧姆接触电极贯穿所述栅介质层后与所述p-GaN二次生长层接触，且所述源极欧姆接触电极与所述漏极欧姆接触电极分别位于所述栅极凹槽的两侧；
S8：形成栅极金属层，所述栅极金属层形成于所述栅极凹槽内且位于所述栅介质层上；
S9：形成钝化层，所述钝化层覆盖所述栅极金属层、所述源极欧姆接触电极、所述漏极欧姆接触电极以及所述栅介质层；
S10：形成金属互联层，所述金属互联层包括源极金属互联层、漏极金属互联层以及栅极金属互联层，所述源极金属互联层、漏极金属互联层以及栅极金属互联层贯穿所述钝化层后分别与所述源极欧姆接触电极、漏极欧姆接触电极以及栅极金属层电性连接。
可选的，所述p-GaN沟道层的厚度为5-15nm
可选的，所述p-GaN二次生长层的厚度为50-90nm。
可选的，所述栅介质层的材质为Al2O3、AlN、SiO2、HfO2、SiNx中的任一种及其叠层组合。
可选的，所述栅介质层的厚度为5-15nm。
可选的，所述栅极金属层的材质为Ni/Au叠层金属。
可选的，所述Ni/Au叠层金属中Ni金属的厚度为40nm，Au金属的厚度为60nm。
可选的，所述源极欧姆接触电极与所述漏极欧姆接触电极的材质为Ni/Au叠层金属。
可选的，所述Ni/Au叠层金属中Ni金属的厚度为40nm，Au金属的厚度为60nm。
可选的，所述钝化层为SiN层，其厚度为40-80nm。
可选的，该方法在形成栅介质层之后、且在形成源、漏欧姆接触电极之前，还包括：
进行有源区隔离，在所述p-GaN二次生长层、p-GaN沟道层、AlGaN层、第二AlN层以及GaN层中形成隔离层。
根据本发明的第二方面，提供了一种增强型p沟道氮化镓功率器件，其特征在于，本发明的第一方面所述的制备方法所制备而成。
根据本发明的第三方面，提供了一种电子设备，包括本发明第二方面所涉及的增强型p沟道氮化镓功率器件。
本发明提供的增强型p沟道氮化镓功率器件的制备方法，通过在AlGaN/GaN外延片的基础上外延生长p-GaN沟道层，然后通过选区外延p-GaN二次生长层的方式形成了栅极凹槽的结构，从而在不对p-GaN进行栅槽刻蚀的情况下即可实现p沟道增强型氮化镓晶体管，避免了栅刻蚀方法导致的沟道迁移率降低以及刻蚀表面形成的高密度陷阱态对p沟道增强型器件产生的负面影响，有效提高了增强型p沟道氮化镓晶体管的性能，为真正的GaN互补逻辑集成电路提供了解决方案。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例提供的增强型p沟道氮化镓功率器件的制备方法的流程示意图；
图2A-2J是本发明一实施例提供的根据增强型p沟道氮化镓功率器件的制备方法的不同工艺阶段的器件结构剖面示意图；
图3是本发明一实施例提供的增强型p沟道氮化镓功率器件的结构剖面示意图；
附图标记说明：
201-衬底；
202-第一AlN层；
203-缓冲层；
204-GaN层；
205-第二AlN层；
206-AlGaN层；
207-p-GaN沟道层；
208-p-GaN二次生长层；
209-栅介质层；
210-源极欧姆接触电极；
211-漏极欧姆接触电极；
212-栅极金属层；
213-钝化层；
214-源极金属互联层；
215-漏极金属互联层；
216-栅极金属互联层；
217-有源区隔离层；
218-硬质掩膜层；
219-第一区域；
220-栅极凹槽。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
氮化镓高电子迁移率晶体管(AlGaN/GaN HEMTs)具有高击穿场强和低导通电阻，适合于高频、大功率的应用场景，在功率电源等方向具有巨大的潜力。当与外围驱动、控制和保护等电路集成时，氮化镓功率器件的性能可以得到进一步的提升。现有的外围电路大都基于硅芯片实现的，与分立的氮化镓功率器件共同封装在一起，因而不可避免存在因互联而产生的寄生电感。实现真正的GaN互补逻辑集成电路，需要p型沟道的器件，却存在较多技术难题。作为替代，目前通常将以AlGaN/GaN异质结为n型沟道的增强型和耗尽型器件组合起来，形成高速直接耦合逻辑电路(DCFL)来实现相同的功能。但是，这种方案存在较大的静态功率。另外一种做法是通过刻蚀栅区p-GaN的方法，可以使得p型沟道器件的阈值逐渐负漂，实现增强型器件。但是p-GaN刻蚀不仅会造成晶格损伤，降低沟道中的空穴迁移率，刻蚀后的表面也会形成高密度的陷阱态，从而对p沟道增强型器件产生严重影响。
有鉴于此，发明人提出了一种不对p-GaN进行槽栅刻蚀，即可实现p沟道增强型氮化镓晶体管的技术方案和工艺流程，从而解决现有的栅刻蚀方法导致的沟道迁移率降低以及刻蚀表面形成的高密度陷阱态对p沟道增强型器件产生的负面影响，为真正的GaN互补逻辑集成电路提供了解决方案。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
请参考图1，根据本发明的一实施例，提供了一种增强型p沟道氮化镓功率器件的制备方法，该方法包括：
S1：提供一衬底，如图2A所示。
S2：形成外延结构，所述外延结构包括沿背离所述衬底的方向依次形成于所述衬底上的层叠的第一AlN层202、缓冲层203、GaN层204、第二AlN层205、AlGaN层206、p-GaN沟道层207，如图2B所示。
S3：沉积硬质掩膜层218，并通过光刻、刻蚀工艺对所述硬质掩膜层218进行图形化刻蚀，使其仅覆盖所述p-GaN沟道层207的第一区域219，如图2C所示。
S4：外延p-GaN二次生长层208，所述p-GaN二次生长层208形成所述第一区域219外的p-GaN沟道层207上，该步骤完成后的器件结构示意图如图2D所示。
S5：去除所述第一区域219上的硬质掩膜层，形成栅极凹槽220，该步骤完成后的器件结构示意图如图2E所示。
其中，该第一区域即为栅极区域。
通过S3～S5的工艺步骤，本发明提供的增强型p沟道氮化镓功率器件，在不对p-GaN进行栅槽刻蚀的情况下形成栅极凹槽，从而实现p沟道增强型氮化镓晶体管，避免了栅刻蚀方法导致的沟道迁移率降低以及刻蚀表面形成的高密度陷阱态对p沟道增强型器件产生的负面影响。
S6：形成栅介质层209，所述栅介质层209沉积于所述栅极凹槽220的内壁，并覆盖于所述p-GaN二次生长层208上，如图2F所示。
S7：形成源极欧姆接触电极210与漏极欧姆接触电极211，所述源极欧姆接触电极210与所述漏极欧姆接触电极21贯穿所述栅介质层209后与所述p-GaN二次生长层208接触，且所述源极欧姆接触电极210与所述漏极欧姆接触电极211分别位于所述栅极凹槽220的两侧，如图2G所示。
S8：形成栅极金属层212，所述栅极金属层212形成于所述栅极凹槽220内且位于所述栅介质层209上，如图2H所示。
S9：形成钝化层213，所述钝化层213覆盖所述栅极金属层212、所述源极欧姆接触电极210、所述漏极欧姆接触电极211以及所述栅介质层209，如图2I所示。
S10：形成金属互联层，所述金属互联层包括源极金属互联层214、漏极金属互联层215以及栅极金属互联层216，所述源极金属互联层214、漏极金属互联层215以及栅极金属互联层216贯穿所述钝化层213后分别与所述源极欧姆接触电极210、漏极欧姆接触电极211以及栅极金属层216电性连接，该步骤完成后的器件结构示意图如图2J所示。
在本发明的一种实施例中，所述p-GaN沟道层207的厚度为5-15nm。当然，应该意识到，本发明并不以此为限，p-GaN沟道层207的其它厚度值也在本发明的保护范围之内。
在本发明的一种实施例中，所述p-GaN二次生长层208的厚度为50-90nm。当然，应该意识到，本发明并不以此为限，p-GaN二次生长层208的其它厚度值也在本发明的保护范围之内。
在本发明的一种实施例中，所述栅介质层209的材质为Al2O3、AlN、SiO2、HfO2、SiNx中的任一种及其叠层组合。当然，应该意识到，本发明并不以此为限，其它的栅介质层的材质也在本发明的保护范围之内。
在本发明的一种实施例中，所述栅介质层209的厚度为5-15nm。当然，应该意识到，本发明并不以此为限，栅介质层209的其它厚度值也在本发明的保护范围之内。
在本发明的一种实施例中，所述栅极金属层212的材质为Ni/Au叠层金属。一种举例中，所述Ni/Au叠层金属中Ni金属的厚度为40nm，Au金属的厚度为60nm。当然，应该意识到，栅极金属层212的材质以及厚度不应理解为对本发明的限制，其它材质和厚度也在本发明的保护范围之内。
在本发明的一种实施例中，所述源极欧姆接触电极210与所述漏极欧姆接触电极211的材质为Ni/Au叠层金属。一种举例中，所述Ni/Au叠层金属中Ni金属的厚度为40nm，Au金属的厚度为60nm。当然，应该意识到，源极欧姆接触电极210与所述漏极欧姆接触电极211的材质以及厚度不应理解为对本发明的限制，其它材质和厚度也在本发明的保护范围之内。
在本发明的一种实施例中，所述钝化层213为SiN层，一种举例中，其厚度为40-80nm。当然，应该意识到，钝化层213的材质以及厚度不应理解为对本发明的限制，其它材质和厚度也在本发明的保护范围之内。
一种举例中，该方法在步骤S6之后还包括：
进行有源区隔离，在所述p-GaN二次生长层208、p-GaN沟道层207、AlGaN层206、第二AlN层205以及GaN层204中形成隔离层217。
请继续参考图3，根据本发明的一实施例，还提供了一种增强型p沟道氮化镓功率器件，由图1所示的增强型p沟道氮化镓器件的制备方法制备而成。
本发明提供的增强型p沟道氮化镓功率器件，由于在不对p-GaN进行栅槽刻蚀的情况下即可实现，避免了栅刻蚀方法导致的沟道迁移率降低以及刻蚀表面形成的高密度陷阱态对p沟道增强型器件产生的负面影响，从而有效提高了氮化镓器件的性能。
此外，本发明还提供了一种电子设备，包括上述实施例所涉及的增强型p沟道氮化镓功率器件。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (13)
1.一种增强型p沟道氮化镓功率器件的制备方法，其特征在于，该方法包括：
S1：提供一衬底；
S2：形成外延结构，所述外延结构包括沿背离所述衬底的方向依次形成于所述衬底上的层叠的第一AlN层、缓冲层、GaN层、第二AlN层、AlGaN层、p-GaN沟道层；
S3：沉积硬质掩膜层，并通过光刻、刻蚀工艺对所述硬质掩膜层进行图形化刻蚀，使其仅覆盖所述p-GaN沟道层的第一区域；
S4：外延p-GaN二次生长层，所述p-GaN二次生长层形成所述第一区域外的p-GaN沟道层上；
S5：去除所述第一区域上的硬质掩膜层，形成栅极凹槽；
S6：形成栅介质层，所述栅介质层沉积于所述栅极凹槽的内壁，并覆盖于所述p-GaN二次生长层上；
S7：形成源极欧姆接触电极与漏极欧姆接触电极，所述源极欧姆接触电极与所述漏极欧姆接触电极贯穿所述栅介质层后与所述p-GaN二次生长层接触，且所述源极欧姆接触电极与所述漏极欧姆接触电极分别位于所述栅极凹槽的两侧；
S8：形成栅极金属层，所述栅极金属层形成于所述栅极凹槽内且位于所述栅介质层上；
S9：形成钝化层，所述钝化层覆盖所述栅极金属层、所述源极欧姆接触电极、所述漏极欧姆接触电极以及所述栅介质层；
S10：形成金属互联层，所述金属互联层包括源极金属互联层、漏极金属互联层以及栅极金属互联层，所述源极金属互联层、漏极金属互联层以及栅极金属互联层贯穿所述钝化层后分别与所述源极欧姆接触电极、漏极欧姆接触电极以及栅极金属层电性连接。
2.根据权利要求1所述的增强型p沟道氮化镓功率器件的制备方法，其特征在于，所述p-GaN沟道层的厚度为5-15nm。
3.根据权利要求1所述的增强型p沟道氮化镓功率器件的制备方法，其特征在于，所述p-GaN二次生长层的厚度为50-90nm。
4.根据权利要求1所述的增强型p沟道氮化镓功率器件的制备方法，其特征在于，所述栅介质层的材质为Al2O3、AlN、SiO2、HfO2、SiNx中的任一种及其叠层组合。
5.根据权利要求4所述的增强型p沟道氮化镓功率器件的制备方法，其特征在于，所述栅介质层的厚度为5-15nm。
6.根据权利要求1所述的增强型p沟道氮化镓功率器件的制备方法，其特征在于，所述栅极金属层的材质为Ni/Au叠层金属。
7.根据权利要求6所述的增强型p沟道氮化镓功率器件的制备方法，其特征在于，所述Ni/Au叠层金属中Ni金属的厚度为40nm，Au金属的厚度为60nm。
8.根据权利要求1所述的增强型p沟道氮化镓功率器件的制备方法，其特征在于，所述源极欧姆接触电极与所述漏极欧姆接触电极的材质为Ni/Au叠层金属。
9.根据权利要求8所述的增强型p沟道氮化镓功率器件的制备方法，其特征在于，所述Ni/Au叠层金属中Ni金属的厚度为40nm，Au金属的厚度为60nm。
10.根据权利要求1所述的增强型p沟道氮化镓功率器件的制备方法，其特征在于，所述钝化层为SiN层，其厚度为40-80nm。
11.根据权利要求1所述的增强型p沟道氮化镓功率器件的制备方法，其特征在于，该方法在形成栅介质层之后、且在形成源、漏欧姆接触电极之前，还包括：
进行有源区隔离，在所述p-GaN二次生长层、p-GaN沟道层、AlGaN层、第二AlN层以及GaN层中形成隔离层。
12.一种增强型p沟道氮化镓功率器件，其特征在于，由权利要求1-11任意一项所述的制备方法所制备而成。
13.一种电子设备，其特征在于，包括权利要求12所述的增强型p沟道氮化镓功率器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211255562.1A CN115714134A (zh) | 2022-10-13 | 2022-10-13 | 增强型p沟道氮化镓功率器件及其制备方法以及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211255562.1A CN115714134A (zh) | 2022-10-13 | 2022-10-13 | 增强型p沟道氮化镓功率器件及其制备方法以及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115714134A true CN115714134A (zh) | 2023-02-24 |
Family
ID=85231131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211255562.1A Pending CN115714134A (zh) | 2022-10-13 | 2022-10-13 | 增强型p沟道氮化镓功率器件及其制备方法以及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115714134A (zh) |
-
2022
- 2022-10-13 CN CN202211255562.1A patent/CN115714134A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3345216B1 (en) | Iii nitride complementary transistors | |
| EP1998376B1 (en) | Compound semiconductor device and process for producing the same | |
| KR101045573B1 (ko) | Ⅲ족 질화물 인헨스먼트 모드 소자 | |
| US9214517B2 (en) | Semiconductor device using 2-dimensional electron gas and 2-dimensional hole gas and method of manufacturing the semiconductor device | |
| TW201743450A (zh) | Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法 | |
| TWI420664B (zh) | 增強式高電子移動率電晶體及其製造方法 | |
| US10854600B2 (en) | Integrated enhancement mode and depletion mode device structure and method of making the same | |
| JP2009224801A (ja) | 増強／空乏モード擬似形態高電子移動度トランジスタデバイス | |
| US10840353B2 (en) | High electron mobility transistor with dual thickness barrier layer | |
| US10608102B2 (en) | Semiconductor device having a drain electrode contacting an epi material inside a through-hole and method of manufacturing the same | |
| US8946778B2 (en) | Active area shaping of III-nitride devices utilizing steps of source-side and drain-side field plates | |
| CN108352408B (zh) | 半导体装置、电子部件、电子设备以及半导体装置的制造方法 | |
| CN113571516B (zh) | 一种iii族氮化物半导体集成电路结构、制造方法及其应用 | |
| CN115714134A (zh) | 增强型p沟道氮化镓功率器件及其制备方法以及电子设备 | |
| US9318592B2 (en) | Active area shaping of III-nitride devices utilizing a source-side field plate and a wider drain-side field plate | |
| KR101680767B1 (ko) | 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법 | |
| CN110931550A (zh) | N-face AlGaN/GaN磊晶结构及其主动组件与其积体化的极性反转制作方法 | |
| WO2023286307A1 (ja) | 半導体装置、半導体モジュール及び電子機器 | |
| US20240014306A1 (en) | Semiconductor Structure with Features of D-mode and E-mode GaN Devices and Semiconductor Process Thereof | |
| CN115799179A (zh) | 一种采用选择性外延工艺的GaN CMOS反相器的制造方法 | |
| TW202416535A (zh) | 基於氮化鎵的常閉型半導體裝置 | |
| CN117913134A (zh) | 一种GaN基混合栅增强型高电子迁移率晶体管及其制备方法 | |
| CA3199022A1 (en) | Monolithic integration of enhancement-mode and depletion-mode galium nitride high electron mobility transistors | |
| CN114566430A (zh) | 一种半导体器件及其电极的制作方法 | |
| CN115548094A (zh) | 增强型氮化镓晶体管、制作方法、设备的制备方法及设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |