CN115712334A - 多屏显示的低功耗控制方法、显示设备和电子价签系统 - Google Patents

Abstract

本发明提供一种多屏显示的低功耗控制方法、显示设备和电子价签系统，所述方法包括：当所述主芯片获取到休眠指令时，所述主芯片在休眠之前发送休眠控制命令到所述FPGA，使所述FPGA根据所述休眠控制命令控制所述MIPI接收模块和所述数据切割模块进入低功耗状态；所述存储控制模块根据同步信号从所述存储器中获取当前存储的多个图像数据，并通过MIPI发送模块将所述多个图像数据分别发送到相对应的显示屏中进行屏幕自动刷新。本发明通过在不进行显示图像数据修改的情况下，所述主芯片、所述FPGA的MIPI接收模块和所述数据切割模块可以进入低功耗的休眠状态，不仅可以降低显示设备的整体功耗，还不影响显示屏的正常显示，从而降低了商超的运营成本。

Description

多屏显示的低功耗控制方法、显示设备和电子价签系统

技术领域

本发明涉及智能商超技术领域，具体涉及多屏显示的低功耗控制方法、显示设备和电子价签系统。

背景技术

动态的LCD(Liquid Crystal Display)价签是传统零售商进行新零售数字化重要的一环，每个中大型门店在新零售数字化中需要部署的动态LCD价签通常都是几百个；为了维护动态LCD价签的正常显示，动态LCD价签的控制系统始终处于工作模式，从而需要消耗很多电能，导致零售商的数字化运行成本的增加。

可见，现有技术中LCD价签的控制方法存在功耗高的问题，增加了商超的运营成本。

发明内容

针对现有技术中所存在的不足，本发明提供的多屏显示的低功耗控制方法、显示设备和电子价签系统，其解决了现有技术中LCD价签的控制方法存在功耗高的问题。

第一方面，本发明提供一种多屏显示的低功耗控制方法，应用于显示设备，所述显示设备包括主芯片、FPGA、存储器和至少两个显示屏，其中所述FPGA包括MIPI接收模块、数据切割模块、存储控制模块和MIPI发送模块，所述方法包括：当所述主芯片获取到休眠指令时，所述主芯片在休眠之前发送休眠控制命令到所述FPGA，使所述FPGA根据所述休眠控制命令控制所述MIPI接收模块和所述数据切割模块进入低功耗状态；所述存储控制模块根据同步信号从所述存储器中获取当前存储的多个图像数据，并通过MIPI发送模块将所述多个图像数据分别发送到相对应的显示屏中进行屏幕自动刷新。

可选地，当所述FPGA还包括串口控制模块时，所述方法还包括：所述主芯片根据所述至少两个显示屏的屏幕ID，获取相匹配的屏幕参数和屏幕驱动；当所述串口控制模块接收到所述主芯片发送初始化控制命令时，所述串口控制模块控制所述MIPI接收模块和数据切割模块进入低功耗，使所述FPGA建立主芯片分别与所述至少两个显示屏的透传通道；所述主芯片将所述屏幕参数和所述屏幕驱动通过相对应的透传通道发送到相对应的显示屏中，使所述显示屏根据所述屏幕参数和所述屏幕驱动进行初始化设置。

可选地，所述方法还包括：当所述串口控制模块接收到所述主芯片发送数据传输控制命令时，所述串口控制模块控制唤醒所述MIPI接收模块和所述数据切割模块，使所述MIPI接收模块切换至高速模式接收所述主芯片发送的合并图像数据；其中，所述合并图像数据包括图像数据、视频数据或图像与视频相互嵌入的组合数据；所述数据切割模块接收到的合并图像数据进行分割，并通过所述存储控制模块将分割后的数据发送到存储器进行存储，得到多个图像数据；所述存储控制模块通过MIPI发送模块将所述多个图像数据分别发送到相对应的显示屏进行显示。

可选地，当所述FPGA还包括第一缓存模块和像素计数模块，所述数据切割模块接收到的合并图像数据进行分割，并通过所述存储控制模块将分割后的数据发送到存储器进行存储，得到多个图像数据，包括：所述MIPI接收模块将合并图像数据的每行像素依次存储在所述第一缓存模块中；所述数据切割模块从所述第一缓存模块中获取当前行像素；所述像素计数模块对所述当前行像素进行计数，当所述像素计数模块获取到数据分割点时使所述数据切割模块进行当前行像素的切割；所述数据切割模块将切割后的行像素通过所述存储控制模块发送到所述存储器进行存储后，从所述第一缓存模块中获取下一行像素进行分割。

可选地，当所述FPGA还包括第二缓存模块时，在所述数据切割模块将切割后的行像素通过所述存储控制模块发送到所述存储器进行存储的同时，所述方法还包括：所述切割后的行像素通过所述存储控制模块发送到所述第二缓存模块，使所述MIPI发送模块从所述第二缓存模块中获取切割后的行像素，并发送到相对应的显示屏进行显示。

可选地，当所述FPGA还包括时钟同步模块时，所述存储控制模块根据同步信号从所述存储器中获取当前存储的多个图像数据，并通过MIPI发送模块将所述多个图像数据分别发送到相对应的显示屏中进行屏幕自动刷新，包括：当所述时钟同步模块输出同步信号时，所述存储控制模块通过错位一个像素的方法将从所述存储器中获取的每个图像数据存储在所述第二缓存模块中，使所述MIPI发送模块从所述第二缓存模块中获取错位后的图像数据发送到相对应的显示屏进行显示。

第二方面，本发明提供一种显示设备，所述显示设备包括：主芯片、FPGA、存储器和至少两个显示屏，其中所述FPGA包括MIPI接收模块、数据切割模块、存储控制模块和MIPI发送模块；所述主芯片用于获取到休眠指令时且在休眠之前，发送休眠控制命令到所述FPGA，使所述FPGA根据所述休眠控制命令控制所述MIPI接收模块和所述数据切割模块进入低功耗状态；所述存储控制模块用于根据同步信号从所述存储器中获取当前存储的多个图像数据，并通过MIPI发送模块将所述多个图像数据分别发送到相对应的显示屏中进行屏幕自动刷新。

可选地，当所述FPGA还包括串口控制模块时，所述主芯片还用于根据所述至少两个显示屏的屏幕ID，获取相匹配的屏幕参数和屏幕驱动；当所述串口控制模块接收到所述主芯片发送初始化控制命令时，所述串口控制模块用于控制所述MIPI接收模块和数据切割模块进入低功耗，使所述FPGA建立主芯片分别与所述至少两个显示屏的透传通道；所述主芯片还用于将所述屏幕参数和所述屏幕驱动通过相对应的透传通道发送到相对应的显示屏中，使所述显示屏根据所述屏幕参数和所述屏幕驱动进行初始化设置。

可选地，当所述串口控制模块接收到所述主芯片发送数据传输控制命令时，所述串口控制模块还用于控制唤醒所述MIPI接收模块和所述数据切割模块，使所述MIPI接收模块切换至高速模式接收所述主芯片发送的合并图像数据；所述数据切割模块用于接收到的合并图像数据进行分割，并通过所述存储控制模块将分割后的数据发送到存储器进行存储，得到多个图像数据；所述存储控制模块用于通过MIPI发送模块将所述多个图像数据分别发送到相对应的显示屏进行显示。

第三方面，本发明提供一种电子价签系统，所述价签系统包括所述的显示设备。

相比于现有技术，本发明具有如下有益效果：

本发明通过存储控制模块根据同步信号从存储器中获取当前存储的多个图像数据，并将每个图像数据通过FPGA的MIPI发送模块分别发送到相对应的显示屏中，来满足显示屏的定时刷新需求；因此，在不进行显示图像数据修改的情况下，所述主芯片、所述FPGA的MIPI接收模块和所述数据切割模块可以进入低功耗的休眠状态，这样不仅可以降低显示设备的整体功耗，还不影响显示屏的正常显示，从而降低了商超的运营成本。

附图说明

图1所示为本发明实施例提供的一种多屏显示的低功耗控制方法的流程示意图；

图2所示为本发明实施例提供的一种显示设备的结构示意图；

图3所示为本发明实施例提供的一种FPGA的结构示意图；

图4所示为本发明实施例提供的一种屏幕初始化和图像数据发送的具体流程示意图；

图5所示为本发明实施例提供的一种双屏异显和屏幕静态显示的具体流程示意图；

图6所示为本发明实施例提供的一种图像分区存储的示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

第一方面，本发明提供一种多屏显示的低功耗控制方法，具体包括以下实施例：

图1所示为本发明实施例提供的一种多屏显示的低功耗控制方法的流程示意图，如图1所示，具体包括以下步骤：

步骤S101，当所述主芯片获取到休眠指令时，所述主芯片在休眠之前发送休眠控制命令到所述FPGA，使所述FPGA根据所述休眠控制命令控制所述MIPI接收模块和所述数据切割模块进入低功耗状态。

需要说明的是，本实施例提供的多屏显示的低功耗控制方法应用于显示设备，如图2所示，所述显示设备包括主芯片、FPGA、存储器和至少两个显示屏，其中所述FPGA包括MIPI接收模块、数据切割模块、存储控制模块和MIPI发送模块；本实施例中的显示屏采用LCD MIPI接口的屏幕，每块屏幕的分辨率是800x1280，FPGA实现了一路MIPI进入，两路MIPI输出。

本实施例中的主芯片可以是SOC(System on Chip)，其中在仅提供一个LCD控制器和一个MIPI接口的情况下，通过增加一个FPGA模块，即可实现一路接口进入，两路接口输出，FPGA切割输入的数据为两份，从而实现双屏异显功能,也就是说，当我们播放两个不同的视频，每个屏幕显示一个视频，当我们显示不同的两个图片时，每个屏幕显示一幅图片，图片也可以叠加视频显示在屏幕上；因此，本实施通过一个主芯片实现多面显示屏的控制，与现有技术中一个主芯片控制一个显示屏相比，不仅降低了LCD价签的成本，还降低了功耗。

由于LCD屏幕具有固定刷新特性，需要主芯片和FPGA根据LCD屏幕的刷新频率提供相应图像数据，那么主芯片、FPGA和LCD屏就一直工作，增大了整个显示设备的耗电量；但是在实际电子价签系统的应用过程中，在修改商品名称、价格时才会更新LCD屏幕的显示内容，因此LCD屏幕显示的图片内容基本不变或者变化频率低；本发明为了降低整个显示设备的功耗，在不进行LCD屏幕图片内容修改的情况下，主芯片进入休眠模式，从而降低了主芯片的功耗；其中，主芯片获取休眠指令的方式可以是除主芯片以为的控制芯片发送的休眠指令，也可以是主芯片判断出当前没有图片数据、配置参数或控制指令发送时自动生成休眠指令；因此获取到所述休眠指令时，也就是LCD价签不进行显示图像数据修改时。

在本实施例中，当主芯片获取到休眠指令时，所述主芯片发送休眠控制指令到所述FPGA中，使所述FPGA的MIPI接收模块和所述数据切割模块进入低功耗状态；在此时，所述主芯片、FPGA的MIPI接收模块和所述数据切割模块都进入低功耗状态，从而降低了显示设备的功耗。

步骤S102，所述存储控制模块根据同步信号从所述存储器中获取当前存储的多个图像数据，并通过MIPI发送模块将所述多个图像数据分别发送到相对应的显示屏中进行屏幕自动刷新。

需要说明的是，由于所述主芯片、FPGA的MIPI接收模块和所述数据切割模块都进入低功耗状态，为了满足LCD屏幕的定时刷新特征，本实施例通过存储控制模块从存储器中获取当前存储的多个图像数据，并将每个图像数据通过FPGA的MIPI发送模块分别发送到相对应的LCD中进行屏幕刷新。

相比于现有技术，本实施例具有如下有益效果：

本实施例通过存储控制模块根据同步信号从存储器中获取当前存储的多个图像数据，并将每个图像数据通过FPGA的MIPI发送模块分别发送到相对应的显示屏中，来满足显示屏的定时刷新需求；因此，在不进行显示图像数据修改的情况下，所述主芯片、所述FPGA的MIPI接收模块和所述数据切割模块可以进入低功耗的休眠状态，这样不仅可以降低显示设备的整体功耗，还不影响显示屏的正常显示，从而降低了商超的运营成本。

如图3所示，在本实施例中的FPGA还包括用于接收主芯片发送的控制命令的串口控制模块、第一缓存模块、第二缓存模块、用于像素计数的像素计数模块、发送同步信号的时钟同步模块以及用于配置参数的配置模块。

在本发明的另一个实施例中，当所述FPGA还包括串口控制模块时，所述方法还包括：所述主芯片根据所述至少两个显示屏的屏幕ID，获取相匹配的屏幕参数和屏幕驱动；当所述串口控制模块接收到所述主芯片发送初始化控制命令时，所述串口控制模块控制所述MIPI接收模块和数据切割模块进入低功耗，使所述FPGA建立主芯片分别与所述至少两个显示屏的透传通道；所述主芯片将所述屏幕参数和所述屏幕驱动通过相对应的透传通道发送到相对应的显示屏中，使所述显示屏根据所述屏幕参数和所述屏幕驱动进行初始化设置。

在本发明的另一个实施例中，所述方法还包括：当所述串口控制模块接收到所述主芯片发送数据传输控制命令时，所述串口控制模块控制唤醒所述MIPI接收模块和所述数据切割模块，使所述MIPI接收模块切换至高速模式接收所述主芯片发送的合并图像数据；其中，所述合并图像数据包括图像数据、视频数据或图像与视频相互嵌入的组合数据；所述数据切割模块接收到的合并图像数据进行分割，并通过所述存储控制模块将分割后的数据发送到存储器进行存储，得到多个图像数据；所述存储控制模块通过MIPI发送模块将所述多个图像数据分别发送到相对应的显示屏进行显示。

需要说明的是，主芯片从闪存的安全分区中读取至少两个显示屏的屏幕ID，依据ID选取一组与屏幕相匹配的LCD屏幕参数和加载相应的LCD屏幕驱动，从而使主芯片可以自适应配置屏幕参数，实现不同厂家屏幕的无缝切换。

以显示屏包括A屏和B屏为例，在本实施例中进行屏幕初始化和图像数据发送的具体流程如图4所示：(1)主芯片的GPIO_Config端口输出低电平到串口控制模块，使所述MIPI接收模块和数据切割模块进入低功耗模式；(2)主芯片的GPIO_Rotate端口输出低电平到串口控制模块,串口控制模块将主芯片的MIPI线和A屏幕的MIPI线连接在一起，从而建立主芯片和A屏幕的透传通道，主芯片发送A屏幕的配置参数信息到A屏幕中，进行A屏幕的初始化设置；(3)主芯片的GPIO_Rotate端口输出高电平到串口控制模块，串口控制模块将主芯片的MIPI线和B屏幕的MIPI线连接在一起，从而建立主芯片和B屏幕的透传通道，主芯片发送B屏幕的配置参数信息到B屏幕中，进行B屏幕的初始化设置；(4)主芯片的GPIO_Config端口输出高电平到串口控制模块，唤醒所述MIPI接收模块和数据切割模块，使所述MIPI接收模块切换至高速模式接收所述主芯片发送的合并图像数据，并对你所述合并图像数据进行图像分割，将分割后的图像分别发送到A屏和B屏进行显示。

在本发明的另一个实施例中，当所述FPGA还包括第一缓存模块和像素计数模块，所述数据切割模块接收到的合并图像数据进行分割，并通过所述存储控制模块将分割后的数据发送到存储器进行存储，得到多个图像数据，包括：所述MIPI接收模块将合并图像数据的每行像素依次存储在所述第一缓存模块中；所述数据切割模块从所述第一缓存模块中获取当前行像素；所述像素计数模块对所述当前行像素进行计数，当所述像素计数模块获取到数据分割点时使所述数据切割模块进行当前行像素的切割；所述数据切割模块将切割后的行像素通过所述存储控制模块发送到所述存储器进行存储后，从所述第一缓存模块中获取下一行像素进行分割。

在本实施例中，当所述FPGA还包括第二缓存模块时，在所述数据切割模块将切割后的行像素通过所述存储控制模块发送到所述存储器进行存储的同时，所述方法还包括：所述切割后的行像素通过所述存储控制模块发送到所述第二缓存模块，使所述MIPI发送模块从所述第二缓存模块中获取切割后的行像素，并发送到相对应的显示屏进行显示。

在本实施例中，当所述FPGA还包括时钟同步模块时，所述存储控制模块根据同步信号从所述存储器中获取当前存储的多个图像数据，并通过MIPI发送模块将所述多个图像数据分别发送到相对应的显示屏中进行屏幕自动刷新，包括：当所述时钟同步模块输出同步信号时，所述存储控制模块通过错位一个像素的方法将从所述存储器中获取的每个图像数据存储在所述第二缓存模块中，使所述MIPI发送模块从所述第二缓存模块中获取错位后的图像数据发送到相对应的显示屏进行显示。

在本实施例中进行双屏异显和屏幕静态显示的具体流程如图5所示：(1)如图6所示，在主芯片中将FrameBuffer作为显示内存的一个映像，将其映射到进程地址空间之后，用户进程就可以直接进行读写操作。A区内容被FPGA通过切割送给A面屏幕，B区内容被FPGA通过切割送给B面屏幕主芯片中的应用程序将FB映射到进程空间，将FB当前显示的内容拷贝到FB缓存。如果有要输入到A屏幕的视频或图片内容按照RGBA格式写入到FB缓存A1区。如果有要输入到B屏幕的视频或图片内容按照RGBA格式写入到FB缓存B1区，更新FB当前指针指向FB缓存。(2)显示驱动在场同步VSYNC信号到来后，将帧数据(1600x1280)刷新到MIPI_DSI接口。(3)FPGA在MIPI_RX接收到数据后，转换成RGB数据,然后逐行进行切割，将切割后的数据缓存在内存。(4)在SYNC信号到来后，FPGA内存控制模块从内存中读取缓存的屏幕内容数据，将A屏幕内容刷新到MIPI_ch0，在A屏幕显示，将B屏幕内容刷新到MIPI_ch1，在B屏幕显示，这样就完成了在仅有一个LCDC的单芯片SOC显示不同的内容到两个屏幕上面。(5)应用收到后台休眠指令后，将主芯片SOC设置为低功耗深度睡眠模式，通过UART控制FPGA进入低功耗，使内容切割和像素处理模块停止工作，FPGA工作在自刷新状态，SYNC信号到来后，读取缓存的屏幕内容数据，将A屏幕内容刷新到MIPI_ch0，在A屏幕显示，将B屏幕内容刷新到MIPI_ch1，在B屏幕显示，这样就完成了在主芯片SOC处于低功耗模式下的两个屏幕静态显示。(6)FPGA工作在自刷新状态，SYNC信号到来时，自动将上一次SYNC时传输的每个屏幕的静态图片错位一个像素，保证这次刷新的图片内容是新的，避免LCD屏幕刷新相同的静态图片内容时出现残影。

因此，本实施例具有以下优点：

(1)在主芯片和FPGA工作在低功耗模式下，两个LCD屏幕可以静态显示不同的图片内容。

(2)FPGA工作在自刷新状态时，每次场同步信号到来时，通过错位相同静态图片的一个像素，动态显示静态图片内容到LCD屏幕，避免LCD屏幕刷新相同的静态图片内容时出现残影。

(3)通过软硬件的方式，在仅有一个LCDC的单芯片上利用FPGA实现内容切割，从而实现两个屏幕显示不同的视频和图片内容。

(4)主芯片可以通过FPGA透传直接设置屏幕驱动参数，实现不同厂家的屏幕无缝切换。

第二方面，本发明提供一种显示设备，所述显示设备包括：主芯片、FPGA、存储器和至少两个显示屏，其中所述FPGA包括MIPI接收模块、数据切割模块、存储控制模块和MIPI发送模块；所述主芯片用于获取到休眠指令时且在休眠之前，发送休眠控制命令到所述FPGA，使所述FPGA根据所述休眠控制命令控制所述MIPI接收模块和所述数据切割模块进入低功耗状态；所述存储控制模块用于根据同步信号从所述存储器中获取当前存储的多个图像数据，并通过MIPI发送模块将所述多个图像数据分别发送到相对应的显示屏中进行屏幕自动刷新。

在本实施例中，当所述FPGA还包括串口控制模块时，所述主芯片还用于根据所述至少两个显示屏的屏幕ID，获取相匹配的屏幕参数和屏幕驱动；当所述串口控制模块接收到所述主芯片发送初始化控制命令时，所述串口控制模块用于控制所述MIPI接收模块和数据切割模块进入低功耗，使所述FPGA建立主芯片分别与所述至少两个显示屏的透传通道；所述主芯片还用于将所述屏幕参数和所述屏幕驱动通过相对应的透传通道发送到相对应的显示屏中，使所述显示屏根据所述屏幕参数和所述屏幕驱动进行初始化设置。

在本实施例中，当所述串口控制模块接收到所述主芯片发送数据传输控制命令时，所述串口控制模块还用于控制唤醒所述MIPI接收模块和所述数据切割模块，使所述MIPI接收模块切换至高速模式接收所述主芯片发送的合并图像数据；所述数据切割模块用于接收到的合并图像数据进行分割，并通过所述存储控制模块将分割后的数据发送到存储器进行存储，得到多个图像数据；所述存储控制模块用于通过MIPI发送模块将所述多个图像数据分别发送到相对应的显示屏进行显示。

第三方面，本发明提供一种电子价签系统，所述价签系统包括上述实施例中的显示设备。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一非易失性计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种多屏显示的低功耗控制方法，其特征在于，应用于显示设备，所述显示设备包括主芯片、FPGA、存储器和至少两个显示屏，其中所述FPGA包括MIPI接收模块、数据切割模块、存储控制模块和MIPI发送模块，所述方法包括：

当所述主芯片获取到休眠指令时，所述主芯片在休眠之前发送休眠控制命令到所述FPGA，使所述FPGA根据所述休眠控制命令控制所述MIPI接收模块和所述数据切割模块进入低功耗状态；

所述存储控制模块根据同步信号从所述存储器中获取当前存储的多个图像数据，并通过MIPI发送模块将所述多个图像数据分别发送到相对应的显示屏中进行屏幕自动刷新。

2.如权利要求1所述的多屏显示的低功耗控制方法，其特征在于，当所述FPGA还包括串口控制模块时，所述方法还包括：

所述主芯片根据所述至少两个显示屏的屏幕ID，获取相匹配的屏幕参数和屏幕驱动；

当所述串口控制模块接收到所述主芯片发送初始化控制命令时，所述串口控制模块控制所述MIPI接收模块和数据切割模块进入低功耗，使所述FPGA建立主芯片分别与所述至少两个显示屏的透传通道；

所述主芯片将所述屏幕参数和所述屏幕驱动通过相对应的透传通道发送到相对应的显示屏中，使所述显示屏根据所述屏幕参数和所述屏幕驱动进行初始化设置。

3.如权利要求1所述的多屏显示的低功耗控制方法，其特征在于，所述方法还包括：

当串口控制模块接收到所述主芯片发送数据传输控制命令时，所述串口控制模块控制唤醒所述MIPI接收模块和所述数据切割模块，使所述MIPI接收模块切换至高速模式接收所述主芯片发送的合并图像数据；其中，所述合并图像数据包括图像数据、视频数据或图像与视频相互嵌入的组合数据；

所述数据切割模块接收到的合并图像数据进行分割，并通过所述存储控制模块将分割后的数据发送到存储器进行存储，得到多个图像数据；

所述存储控制模块通过MIPI发送模块将所述多个图像数据分别发送到相对应的显示屏进行显示。

4.如权利要求3所述的多屏显示的低功耗控制方法，其特征在于，当所述FPGA还包括第一缓存模块和像素计数模块，所述数据切割模块接收到的合并图像数据进行分割，并通过所述存储控制模块将分割后的数据发送到存储器进行存储，得到多个图像数据，包括：

所述MIPI接收模块将合并图像数据的每行像素依次存储在所述第一缓存模块中；

所述数据切割模块从所述第一缓存模块中获取当前行像素；

所述像素计数模块对所述当前行像素进行计数，当所述像素计数模块获取到数据分割点时使所述数据切割模块进行当前行像素的切割；

所述数据切割模块将切割后的行像素通过所述存储控制模块发送到所述存储器进行存储后，从所述第一缓存模块中获取下一行像素进行分割。

5.如权利要求4所述的多屏显示的低功耗控制方法，其特征在于，当所述FPGA还包括第二缓存模块时，在所述数据切割模块将切割后的行像素通过所述存储控制模块发送到所述存储器进行存储的同时，所述方法还包括：

所述切割后的行像素通过所述存储控制模块发送到所述第二缓存模块，使所述MIPI发送模块从所述第二缓存模块中获取切割后的行像素，并发送到相对应的显示屏进行显示。

6.如权利要求5所述的多屏显示的低功耗控制方法，其特征在于，当所述FPGA还包括时钟同步模块时，所述存储控制模块根据同步信号从所述存储器中获取当前存储的多个图像数据，并通过MIPI发送模块将所述多个图像数据分别发送到相对应的显示屏中进行屏幕自动刷新，包括：

当所述时钟同步模块输出同步信号时，所述存储控制模块通过错位一个像素的方法将从所述存储器中获取的每个图像数据存储在所述第二缓存模块中，使所述MIPI发送模块从所述第二缓存模块中获取错位后的图像数据发送到相对应的显示屏进行显示。

7.一种显示设备，其特征在于，所述显示设备包括：

主芯片、FPGA、存储器和至少两个显示屏，其中所述FPGA包括MIPI接收模块、数据切割模块、存储控制模块和MIPI发送模块；

所述主芯片用于获取到休眠指令时且在休眠之前，发送休眠控制命令到所述FPGA，使所述FPGA根据所述休眠控制命令控制所述MIPI接收模块和所述数据切割模块进入低功耗状态；

所述存储控制模块用于根据同步信号从所述存储器中获取当前存储的多个图像数据，并通过MIPI发送模块将所述多个图像数据分别发送到相对应的显示屏中进行屏幕自动刷新。

8.如权利要求7所述的显示设备，其特征在于，当所述FPGA还包括串口控制模块时，所述主芯片还用于根据所述至少两个显示屏的屏幕ID，获取相匹配的屏幕参数和屏幕驱动；

当所述串口控制模块接收到所述主芯片发送初始化控制命令时，所述串口控制模块用于控制所述MIPI接收模块和数据切割模块进入低功耗，使所述FPGA建立主芯片分别与所述至少两个显示屏的透传通道；

所述主芯片还用于将所述屏幕参数和所述屏幕驱动通过相对应的透传通道发送到相对应的显示屏中，使所述显示屏根据所述屏幕参数和所述屏幕驱动进行初始化设置。

9.如权利要求7或8所述的显示设备，其特征在于，当所述串口控制模块接收到所述主芯片发送数据传输控制命令时，所述串口控制模块还用于控制唤醒所述MIPI接收模块和所述数据切割模块，使所述MIPI接收模块切换至高速模式接收所述主芯片发送的合并图像数据；

所述数据切割模块用于接收到的合并图像数据进行分割，并通过所述存储控制模块将分割后的数据发送到存储器进行存储，得到多个图像数据；

所述存储控制模块用于通过MIPI发送模块将所述多个图像数据分别发送到相对应的显示屏进行显示。

10.一种电子价签系统，其特征在于，所述价签系统包括权利要求7-9任一项所述的显示设备。

Images