CN115707199A - 多层电路板及其制作方法 - Google Patents

多层电路板及其制作方法 Download PDF

Info

Publication number
CN115707199A
CN115707199A CN202110925145.2A CN202110925145A CN115707199A CN 115707199 A CN115707199 A CN 115707199A CN 202110925145 A CN202110925145 A CN 202110925145A CN 115707199 A CN115707199 A CN 115707199A
Authority
CN
China
Prior art keywords
conductive
layer
circuit substrate
insulating layer
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110925145.2A
Other languages
English (en)
Inventor
李洋
王超
李艳禄
刘立坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN202110925145.2A priority Critical patent/CN115707199A/zh
Publication of CN115707199A publication Critical patent/CN115707199A/zh
Pending legal-status Critical Current

Links

Images

Abstract

一种多层电路板,包括层叠设置的第一线路基板、胶层叠构和第二线路基板,所述第一线路基板包括第一导电层,所述第一导电层上设置有第一导电柱,所述第二线路基板包括第二导电层,所述第二导电层上设置有第二导电柱,所述层叠结构开设有容纳所述第一导电柱和所述第二导电柱的开口,所述第一导电柱的侧壁和所述第二导电柱的侧壁通过焊锡相连接以电连接所述第一导电层和所述第二导电层。本申请还提供上述多层电路板的制作方法。本申请的多层电路板及其制作方法中,通过焊锡连接所述第一导电柱的侧壁和第二导电柱的侧壁,实现了多个线路基板之间的电连接,利于薄型化;且无需进行打孔和镀铜工序制备多个线路基板之间的电连接结构,简化了流程。

Description

多层电路板及其制作方法
技术领域
本发明涉及一种电路板领域,尤其涉及一种能够减小厚度的多层电路板及其制作方法。
背景技术
消费性电子产品日趋朝向轻薄短小和智能化发展,作为重要组件的电路板(FPC)在其中被大量运用,对FPC的制作要求越来越高。现有技术中,对于多层电路板的制作方法,一般是先提供内层线路板,然后将覆铜板通过胶层压合在内层线路板上,然后在覆铜板上进行开通孔或者盲孔,对该覆铜板进行镀铜将该通孔或盲孔制作形成导电孔,然后将覆铜板制作形成外层导电线路,该导电孔用于使外层导电线路和内层线路板相互导通。然而,该制作流程长,且通过电镀制作形成的导电孔时会占用外层导电线路所在表面的空间,在高密度趋势下已无法满足产品要求。
发明内容
有鉴于此,本发明提供一种解决上述技术问题的多层电路板的制作方法及由此方法制作形成的多层电路板。
本申请第一方面提供一种多层电路板,包括层叠设置的第一线路基板、胶层叠构和第二线路基板,所述第一线路基板包括第一导电层,所述第一导电层上设置有第一导电柱,所述第二线路基板包括第二导电层,所述第二导电层上设置有第二导电柱,所述层叠结构开设有容纳所述第一导电柱和所述第二导电柱的开口,所述第一导电柱的侧壁和所述第二导电柱的侧壁通过焊锡相连接以电连接所述第一导电层和所述第二导电层。
本申请第二方面提供一种多层电路板的制作方法,包括以下步骤:
提供第一线路基板,包括层叠设置的第一绝缘层和第一导电层,其中,所述第一导电层包括连接垫;
在所述第一导电层背离所述第一绝缘层的一侧压合一干膜,并对所述干膜进行曝光显影形成通孔以裸露所述连接垫;
在所述连接垫上形成第一导电柱,而后去除所述干膜;
在所述第一导电柱的侧壁上形成焊锡;
提供第二线路基板,包括层叠设置的第二绝缘层和第二导电层,其中,所述第二导电层上设置有第二导电柱;
提供开设有开口的胶层叠构;
将所述第二线路基板、所述胶层叠构和所述第一线路基板依序压合在一起,其中,所述第一导电柱和所述第二导电柱穿过所述开口并分别与所述第二绝缘层和所述第一绝缘层相连接,且所述第一导电柱和所述第二导电柱通过所述焊锡相连接。
本申请第三方面提供一种多层电路板的制作方法,包括以下步骤:
提供第一线路基板,包括层叠设置的第一绝缘层和第一导电层,其中,所述第一导电层包括连接垫;
在所述第一导电层背离所述第一绝缘层的一侧压合一干膜,并对所述干膜进行曝光显影形成通孔以裸露所述连接垫;
在所述连接垫上形成第一导电柱,而后去除所述干膜;
在所述第一导电柱背离所述连接垫的一端形成焊锡;
提供第二线路基板,包括层叠设置的第二绝缘层和第二导电层,其中,所述第二导电层上间隔设置有两个第二导电柱;
提供开设有开口的胶层叠构;
将所述第二线路基板、所述胶层叠构和所述第一线路基板依序压合在一起,其中,所述第一导电柱和两个所述第二导电柱穿过所述开口并分别与所述第二绝缘层和所述第一绝缘层相连接,所述第一导电柱位于两个所述第二导电柱之间,且所述第一导电柱和两个所述第二导电柱通过所述焊锡相连接。
本申请提供的多层电路板及其制备方法中,通过焊锡连接所述第一导电柱的侧壁和第二导电柱的侧壁,实现了多个线路基板之间的电连接,相较垂直导通结构(电镀孔),本申请的多层电路板的厚度可降低,实现薄型化制作;且在实现多个线路基板之间的电连接时,无需进行打孔和镀铜工序,简化了流程,且所述第一导电柱和所述第二导电柱不会占用外层导电层所在表面的空间,实现高密度制作。
附图说明
图1至图6为本申请第一实施方式的电路板的制作流程的截面示意图。
图7至图9为本申请第二实施方式的电路板的制作流程的截面示意图。
主要元件符号说明
多层电路板 100,100’
第一绝缘层 11
第一导电层 12
第三导电层 13
第一导电结构 14
第一焊垫 131
第一连接垫 121
干膜 20
通孔 201
第一导电柱 31
第二导电柱 32、32’
防焊层 40
防焊开口 401
防氧化层 50
焊锡 80、80’
胶层叠构 60
第二线路基板 70、70’
第二绝缘层 71
第二导电层 72、72’
第四导电层 73
第二导电结构 74
第二焊垫 731
第二连接垫 721、721’
第三绝缘层 61
第一胶层 62
第二胶层 63
开口 601、601’
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
下面结合附图,对本申请的一些实施方式作详细说明。在不冲突的情况下,下述的实施方式及实施方式中的特征可以相互组合或替换。
请参阅图1至图6,本申请第一实施方式提供一种多层电路板100的制作方法,其包括以下步骤:
步骤S1,请参阅图1,提供第一线路基板10,包括第一绝缘层11以及设置于所述第一绝缘层11相对两表面的第一导电层12和第三导电层13。所述第三导电层13和所述第一导电层12通过贯通所述第一绝缘层11的第一导电结构14电连接。所述第一导电结构14可以为导电孔或导电柱。
所述第三导电层13包括第一焊垫131,所述第一焊垫131用于安装电子元件(图未示)。所述第一导电层12包括第一连接垫121。本实施方式中,所述第一导电层12包括两个第一连接垫121,本申请并不作限制。
所述第一绝缘层11为本领域常用的介电材料,如聚酰亚胺、环氧树脂等。所述第三导电层13和所述第一导电层12的材质可包含但不仅限于铜、金、银等。
所述第一线路基板10可采用双面覆铜板通过RTR(整卷式自动化生产)作业方式制得,但不限于此。RTR作业流程包括:表面处理除污、曝光、显影、蚀刻、冲孔、线路表面处理、剪裁等。
步骤S2,请参阅图2,在所述第一导电层12背离所述第一绝缘层11的表面压合一干膜20,并对所述干膜20进行曝光显影形成通孔201以裸露所述第一连接垫121。
所述干膜20为选择性电镀或化学镀的感光干膜。本实施方式中,所述干膜20的型号为LDF438,所述干膜20的厚度为25~40μm。所述曝光工艺为采用紫外光进行曝光,曝光能量由干膜类型及干膜厚度决定。所述显影工艺可采用弱碱显影液对干膜进行显影。所述显影液的显影能力为10~30μm。
可以理解的是,还可在所述第三导电层13背离所述第一绝缘层11的表面设置干膜20,以在后续电镀工艺中保护所述第三导电层13。
步骤S3,请参阅图3,在所述第一连接垫121上形成第一导电柱31,并去除所述干膜以将所述第三导电层13和所述第一导电层12显露出来。所述第一导电柱31完全遮盖所述第一连接垫121,使得所述第一导电柱31的侧壁与所述第一连接垫121的侧壁对齐。
所述第一导电柱31凸设于所述第一导电层12上。所述第一导电柱31的高度小于或等于所述通孔的深度。所述第一导电柱31的材质可包含但不仅限于铜、金、银等。
本实施方式中,通过图形电镀工艺在在所述第一连接垫121上形成第一导电柱31。所述干膜可直接撕除,但不限于此。
步骤S4,请参阅图4,在所述第一线路基板10设有所述第三导电层13的一侧形成覆盖所述第三导电层13和所述第一绝缘层11的防焊层40。所述防焊层40具有防焊开口401,所述第一焊垫131从所述防焊开口401露出。
本实施方式中,使用液体感光防焊油墨通过印刷、烘烤、UV曝光、显影工序形成所述防焊层40。
步骤S5,请参阅图4,在所述第一焊垫131的表面以及所述第一连接垫121和所述第一导电柱31的同一侧形成导电的防氧化层50。本实施方式中,所述防氧化层50形成于所述第一焊垫131暴露于所述防焊开口401中的表面上。在其他实施方式中,所述防氧化层50可省略。
所述防氧化层50采用化学沉积或电镀镍金、镍钯金,化学锡、化学锡银、化学锡银铜、电镀锡、电镀锡银、电镀锡银铜或化学银工艺制成。
步骤S6,请参阅图5,在所述防氧化层50背离所述第一导电柱31的表面上形成焊锡80。所述焊锡80可通过印刷或植球工艺形成。
步骤S7,请参阅图5,提供一胶层叠构60和第二线路基板70。
所述第二线路基板70包括第二绝缘层71以及设置于所述第二绝缘层71相对两表面的第二导电层72和第四导电层73。所述第二导电层72和所述第四导电层73通过贯通所述第二绝缘层71的第二导电结构74电连接。所述第二导电结构74可以为导电孔或导电柱。
所述第二导电层72包括第二连接垫721。所述第二连接垫721上凸设有第二导电柱32,所述第二导电柱32的侧壁与所述第二连接垫721的侧壁相对齐。
所述第四导电层73包括第二焊垫731。所述第四导电层73背离所述第二绝缘层的一侧也设置有防焊层40,所述第二焊垫731未被所述防焊层40覆盖。
所述第二连接垫721和所述第二导电柱32的同一侧以及所述第二焊垫731的暴露面均设置有导电的防氧化层50。
所述第二线路基板70可采用步骤S1-S5制得,但本申请不限于此。
所述胶层叠构60包括第三绝缘层61以及设置于所述第三绝缘层61相对两个表面上的第一胶层62和第二胶层63。胶层叠构60开设有贯通所述第三绝缘层61、所述第一胶层62和所述第二胶层63的开口601。所述开口601用于在后续压合工序中供所述第一导电柱31和所述第二导电柱32穿过。
所述第二绝缘层71和所述第三绝缘层61的材质均为本领域常用的介电材料,如聚酰亚胺、环氧树脂等。所述第一胶层62和所述第二胶层63均为本领域常用粘剂,如导热压敏胶等。所述第三绝缘层61的厚度比所述第一绝缘层11和所述第二绝缘层71的厚度薄。本实施方式中,所述第三绝缘层61的厚度为4μm,有利于薄型化。
步骤S8,请参阅图5和图6,将所述第一线路基板10、所述胶层叠构60和所述第二线路基板70依序压合在一起,得到多层电路板100,其中,所述第一导电柱31和所述第二导电柱32穿过所述开口601并分别与所述第二绝缘层71和所述第一绝缘层11相连接,且所述第一导电柱31和所述第二导电柱32通过所述焊锡80相连接。
压合后,所述第一胶层62填充所述第一导电层12上的线路间隙并覆盖所述第一导电层12背离所述第一绝缘层11的一侧,所述第二胶层63填充所述第二导电层72上的线路间隙并覆盖所述第二导电层72背离所述第二绝缘层71的一侧,所述第一导电层12和所述第二导电层72均与所述第三绝缘层61相间隔,所述焊锡80填满所述第一导电柱31与所述第二导电柱32之间的间隙以实现所述第一导电层12和所述第二导电层72之间的电连接。
请参阅图1-3及图7-图9,本申请第二实施方式提供一种多层电路板100’的制作方法,其包括以下步骤:
请参阅图1-3,参照前述步骤S1-S4,提供第一线路基板10。
步骤S5’,请参阅图7,在所述第一导电柱31背离所述第一绝缘层11的一端以及所述第一焊垫131的暴露面上形成导电的防氧化层50。
步骤S6’,请参阅图8,在所述防氧化层50背离所述第一导电柱31的表面上形成焊锡80’。
步骤S7’,请参阅图8,提供一胶层叠构60和第二线路基板70’。
所述第二线路基板70’包括第二绝缘层71以及设置于所述第二绝缘层71相对两表面的第二导电层72’和第四导电层73。所述第二导电层72’和所述第四导电层73通过贯通所述第二绝缘层71的第二导电结构74电连接。所述第二导电结构74可以为导电孔或导电柱。
所述第二导电层72’包括多个第二连接垫721’。每个第二连接垫721’上凸设有第二导电柱32’,所述第二导电柱32’的侧壁与所述第二连接垫721’的侧壁相对齐。相邻两个第二连接垫721’之间具有能够容纳所述第一导电柱31的间隙。
所述胶层叠构60包括第三绝缘层61以及设置于所述第三绝缘层61相对两个表面上的第一胶层62和第二胶层63。胶层叠构60开设有贯通所述第三绝缘层61、所述第一胶层62和所述第二胶层63的开口601’。所述开口601’用于在后续压合工序中供所述第一导电柱31和两个第二导电柱32’同时穿过。
步骤S8’,请参阅图8和图9,将所述第一线路基板10、所述胶层叠构60和所述第二线路基板70’依序压合在一起,得到多层电路板100’,其中,所述第一导电柱31和两个所述第二导电柱32’同时穿过一个开口601,所述第一导电柱31位于两个第二导电柱32之间。
压合时,位于所述第一导电柱31端部的焊锡80’流向所述第一导电柱31和所述第二导电柱32之间的间隙中。压合后,所述焊锡80’环绕所述第一导电柱31的端部和侧壁设置并与两个所述第二导电柱32’的侧壁相连接,以实现所述第一导电层12和所述第二导电层72’之间的电连接。所述第一导电层12和所述第二导电层72’分别与所述第三绝缘层61相对的两个表面相连接。
本申请提供的多层电路板及其制备方法中,通过焊锡连接所述第一导电柱的侧壁和第二导电柱的侧壁,实现了多个线路基板之间的电连接,相较垂直导通结构(电镀孔),本申请的多层电路板的厚度可降低,实现薄型化制作;且在实现多个线路基板之间的电连接时,无需进行打孔和镀铜工序,简化了流程,且所述第一导电柱和所述第二导电柱不会占用外层导电层所在表面的空间,实现高密度制作。
以上所述,仅是本发明的较佳实施方式而已,并非对本发明任何形式上的限制,虽然本发明已是较佳实施方式揭露如上,并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式,但凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (10)

1.一种多层电路板,其特征在于,包括层叠设置的第一线路基板、胶层叠构和第二线路基板,所述第一线路基板包括第一导电层,所述第一导电层上设置有第一导电柱,所述第二线路基板包括第二导电层,所述第二导电层上设置有第二导电柱,所述层叠结构开设有容纳所述第一导电柱和所述第二导电柱的开口,所述第一导电柱的侧壁和所述第二导电柱的侧壁通过焊锡相连接以电连接所述第一导电层和所述第二导电层。
2.如权利要求1所述的多层电路板,其特征在于,所述第一导电柱的侧壁和所述第二导电柱的侧壁上均设有导电的防氧化层,所述焊锡夹设于两个所述防氧化层之间。
3.如权利要求1所述的多层电路板,其特征在于,所述第一线路基板还包括设置于所述第一导电层一侧的第一绝缘层,所述第二线路基板还包括设置于所述第二导电层一侧的第二绝缘层,所述第一导电柱远离所述第一导电层的一端与所述第二绝缘层相连接,所述第二导电柱远离所述第二导电层的一端与所述第一绝缘层相连接。
4.如权利要求3所述的多层电路板,其特征在于,所述第一线路基板还包括设置于所述第一绝缘层背离所述第一导电层一侧的第三导电层,所述第二线路基板还包括设置于所述第二绝缘层背离所述第二导电层一侧的第四导电层,所述第三导电层和所述第四导电层上均设置有防焊层。
5.如权利要求1所述的多层电路板,其特征在于,所述第二导电层上设置有相间隔的两个第二导电柱,两个所述第二导电柱和所述第一导电柱共同容纳于所述开口中,所述焊锡环绕所述第一导电柱的端部和侧壁设置并与两个所述第二导电柱的侧壁相连接。
6.如权利要求5所述的多层电路板,其特征在于,所述胶层叠构包括第三绝缘层和设置于所述第三绝缘层相对两个表面的第一胶层和第二胶层,所述第一胶层与第一线路基板相粘接,所述第二胶层与所述第二线路基板相粘接,所述第一导电层和所述第二导电层分别与所述第三绝缘层相对的两个表面相接触。
7.一种多层电路板的制作方法,其特征在于,包括以下步骤:
提供第一线路基板,包括层叠设置的第一绝缘层和第一导电层,其中,所述第一导电层包括连接垫;
在所述第一导电层背离所述第一绝缘层的一侧压合一干膜,并对所述干膜进行曝光显影形成通孔以裸露所述连接垫;
在所述连接垫上形成第一导电柱,而后去除所述干膜;
在所述第一导电柱的侧壁上形成焊锡;
提供第二线路基板,包括层叠设置的第二绝缘层和第二导电层,其中,所述第二导电层上设置有第二导电柱;
提供开设有开口的胶层叠构;
将所述第二线路基板、所述胶层叠构和所述第一线路基板依序压合在一起,其中,所述第一导电柱和所述第二导电柱穿过所述开口并分别与所述第二绝缘层和所述第一绝缘层相连接,且所述第一导电柱和所述第二导电柱通过所述焊锡相连接。
8.如权利要求7所述的多层电路板的制作方法,其特征在于,在步骤“在所述连接垫以及所述第一导电柱的同一侧形成焊锡”之前还包括以下步骤:在所述连接垫以及所述第一导电柱的同一侧形成导电的防氧化层,其中,所述焊锡形成于所述防氧化层上。
9.一种多层电路板的制作方法,其特征在于,包括以下步骤:
提供第一线路基板,包括层叠设置的第一绝缘层和第一导电层,其中,所述第一导电层包括连接垫;
在所述第一导电层背离所述第一绝缘层的一侧压合一干膜,并对所述干膜进行曝光显影形成通孔以裸露所述连接垫;
在所述连接垫上形成第一导电柱,而后去除所述干膜;
在所述第一导电柱背离所述连接垫的一端形成焊锡;
提供第二线路基板,包括层叠设置的第二绝缘层和第二导电层,其中,所述第二导电层上间隔设置有两个第二导电柱;
提供开设有开口的胶层叠构;
将所述第二线路基板、所述胶层叠构和所述第一线路基板依序压合在一起,其中,所述第一导电柱和两个所述第二导电柱穿过所述开口并分别与所述第二绝缘层和所述第一绝缘层相连接,所述第一导电柱位于两个所述第二导电柱之间,且所述第一导电柱和两个所述第二导电柱通过所述焊锡相连接。
10.如权利要求9所述的多层电路板的制作方法,其特征在于,在步骤“在所述第一导电柱背离所述连接垫的一端形成焊锡”之前还包括以下步骤:在所述第一导电柱背离所述连接垫的一端形成导电的防氧化层,其中,所述焊锡形成于所述防氧化层上。
CN202110925145.2A 2021-08-12 2021-08-12 多层电路板及其制作方法 Pending CN115707199A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110925145.2A CN115707199A (zh) 2021-08-12 2021-08-12 多层电路板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110925145.2A CN115707199A (zh) 2021-08-12 2021-08-12 多层电路板及其制作方法

Publications (1)

Publication Number Publication Date
CN115707199A true CN115707199A (zh) 2023-02-17

Family

ID=85180923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110925145.2A Pending CN115707199A (zh) 2021-08-12 2021-08-12 多层电路板及其制作方法

Country Status (1)

Country Link
CN (1) CN115707199A (zh)

Similar Documents

Publication Publication Date Title
JP5188256B2 (ja) キャパシタ部品の製造方法
US9024203B2 (en) Embedded printed circuit board and method for manufacturing same
US9357647B2 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
US20140054785A1 (en) Chip package structure and method for manufacturing same
KR20060052696A (ko) 플렉스리지드 배선판과 그 제조 방법
US20140036465A1 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
US20140353006A1 (en) Multilayer circuit board and method for manufacturing same
CN102340933B (zh) 电路板的制作方法
CN109618509B (zh) 一种pcb的制造方法
TW201401942A (zh) 多層電路板及其製作方法
JP2001111189A (ja) 配線回路基板とその製造方法
US8377317B2 (en) Method for manufacturing printed circuit board with thick traces
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR100674295B1 (ko) 다층 인쇄회로기판의 제조방법
KR20110074012A (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
CN113225940B (zh) Pcb的制作方法
CN115707199A (zh) 多层电路板及其制作方法
US7958626B1 (en) Embedded passive component network substrate fabrication method
CN112040677A (zh) 一种新型电路板积层方法
CN114126239A (zh) 具有内埋薄膜电阻的线路板及其制作方法
CN114096059B (zh) 线路板及其制作方法
JP4736251B2 (ja) フィルムキャリア及びその製造方法
KR100648235B1 (ko) 다층 인쇄회로기판 제조방법
CN115915649A (zh) 多层电路板及其制作方法
JP4385482B2 (ja) フィルムキャリアの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination