CN115692557A - 半导体元件 - Google Patents

半导体元件 Download PDF

Info

Publication number
CN115692557A
CN115692557A CN202210849156.1A CN202210849156A CN115692557A CN 115692557 A CN115692557 A CN 115692557A CN 202210849156 A CN202210849156 A CN 202210849156A CN 115692557 A CN115692557 A CN 115692557A
Authority
CN
China
Prior art keywords
layer
semiconductor
semiconductor structure
doping concentration
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210849156.1A
Other languages
English (en)
Inventor
刘家铭
杨延锴
叶启祥
陈硕伟
谢昌桦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Publication of CN115692557A publication Critical patent/CN115692557A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种半导体元件，包含：一第一电性半导体区域包含一第一半导体结构，其中第一半导体结构包含一对或多对层叠，一对或多对层叠分别包含一第一层及一第二层，第一层包含AlxGa1‑xN，第二层包含AlyGa1‑yN，其中0≤x<1，0<y<1，x<y，其中一对或多对层叠之一包含一界面区域，界面区域位于相邻的第一层及第二层之间；一第二电性半导体区域，位于第一电性半导体区域上；以及一活性区域，位于第一电性半导体区域及第二电性半导体区域之间；其中第一半导体结构包含一第一掺杂物具有一第一掺杂浓度，第一掺杂物的第一掺杂浓度在界面区域具有一峰值。

Description

半导体元件
技术领域
本发明涉及一种半导体元件，特别是涉及一种包含第一电性半导体区域，且第一电性半导体区域包含具有多层结构的第一层的半导体元件。
背景技术
固态半导体元件诸如发光二极管(Light-Emitting Diode,LED)，其优点为功耗低，产生的热能低，工作寿命长，防震，体积小，反应速度快和具有良好的光电特性，例如稳定的发光波长。因此发光二极管被广泛应用于家用电器，设备指示灯，及光电产品等。
发明内容
一种半导体元件，包含：一第一电性半导体区域包含一第一半导体结构，其中第一半导体结构包含一对或多对层叠，一对或多对层叠分别包含一第一层及一第二层，第一层包含AlxGa1-xN，第二层包含AlyGa1-yN，其中0≤x<1，0<y<1，x<y，其中一对或多对层叠之一包含一界面区域，界面区域位于相邻的第一层及第二层之间；一第二电性半导体区域，位于第一电性半导体区域上；以及一活性区域，位于第一电性半导体区域及第二电性半导体区域之间；其中第一半导体结构包含一第一掺杂物具有一第一掺杂浓度，第一掺杂物的第一掺杂浓度在界面区域具有一峰值。
附图说明
图1为本发明的一实施例的半导体元件的剖面图；
图2为本发明的一实施例的第一半导体结构的细部结构图；
图3为本发明的一实施例中在第一半导体结构的一对层叠中的第一掺杂浓度示意图；
图4为本发明的另一实施例中在第一半导体结构的一对层叠中的第一掺杂浓度示意图；
图5为本发明的一实施例的半导体元件的剖面图；
图6为本发明的一实施例的半导体元件的部分外延结构的元素的浓度或离子强度与深度的关系图。
符号说明
1 半导体元件
2 半导体元件
20 第一电性半导体区域
200 缓冲结构
21 第一半导体结构
21A 表面
210 层叠
211 第一层
212 第二层
22 第二半导体结构
23 第三半导体结构
24 第四半导体结构
25 第五半导体结构
30 第二电性半导体区域
31 第七半导体结构
32 接触层
40 活性区域
50 第一电极
60 第二电极
G 外延生长方向
P1，P2 峰值
S1 第一掺杂浓度
S2 第二掺杂浓度
C1 第三掺杂浓度
C2 第四掺杂浓度
C3 第五掺杂浓度
具体实施方式
本发明的实施例会被详细地描述，并且绘制于附图中，相同或类似的部分会以相同的号码在各附图以及说明出现。本发明一些实施例可配合附图一并理解，本发明实施例的附图也被视为本发明实施例说明的一部分。需了解的是，本发明实施例的附图并未以实际装置及元件的比例绘示。在附图中可能夸大实施例的形状与厚度以便清楚表现出本发明实施例的特征。此外，附图中的结构及装置是以示意的方式绘示，以便清楚表现出本发明实施例的特征。
在本发明中，如果没有特别的说明，通式AlGaN代表AlaGa1-aN，其中0≤a≤；通式InGaN代表InbGa1–bN，其中0≤b≤1；通式InAlGaN代表IncAldGa1-c-dN，其中0≤c≤1，0≤d≤1。调整元素的含量可以达到不同的目的，例如但不限于，调整能阶或是当半导体元件包含一发光元件时，调整发光元件的主发光波长。
在以下实施例中，用于指示方向的用语，例如“上”、“下”，“前”、“后”、“左”、和“右”，仅指在附图中的方向。因此，方向性用语是用于说明而不是限制本发明。
本发明的半导体元件包含的每一层的组成以及掺杂物可用任何适合的方式分析，例如二次离子质谱仪(secondary ion mass spectrometer，SIMS)。
本发明的半导体元件包含的每一层的厚度可用任何适合的方式分析，例如穿透式电子显微镜(transmission electron microscopy，TEM)或是扫描式电子显微镜(scanningelectron microscope，SEM)，由此配合例如于SIMS图谱上的各层深度位置。
根据本发明任一实施例，半导体元件1包含一发光二极管或一激光二极管。
图1为本发明的一实施例的半导体元件1的剖面图。在本实施例中，半导体元件1包含一基板10、位于基板10上的一缓冲结构200、位于缓冲结构200上的一第一电性半导体区域20、位于第一电性半导体区域20上的第二电性半导体区域30，以及位于第一电性半导体区域20和第二电性半导体区域30之间的一活性区域40。半导体元件1还包含一第一电极50和一第二电极60。第一电极50位于第一电性半导体区域20上并且与第一电性半导体区域20电连接。第二电极60位于第二电性半导体区域30上并且与第二电性半导体区域30电连接。在一实施例中，第一电性半导体区域20包含一第一半导体结构21及一第二半导体结构22，第二半导体结构22位于第一半导体结构21的下方。
图2为本发明的一实施例的第一半导体结构21的细部结构图。请参阅图2，第一半导体结构21包含一对或多对层叠210，一对层叠210包含一第一层211及一第二层212。在一些实施例中，第一层211和第二层212的材料包含III-V族半导体材料，例如III族氮化物材料。在一些实施例中，第一层211的材料包含AlxGa1-xN，其中0≤x<1；较佳地，0≤x<0.1；较佳地，0≤x<0.05；较佳地，0≤x<0.005；更佳地，x实质上为0。在一些实施例中，第二层212的材料包含AlyGa1-yN，其中0<y<1；较佳地，0<y≤0.1；更佳地，0<y≤0.05。在一实施例中，y>x，例如第一层211的材料为氮化镓，且第二层212的材料为氮化铝镓。在一实施例中，第一层211及第二层212的材料中也可以掺杂方式掺杂其他III族元素，例如氮化镓或氮化铝镓中掺杂铟(In)。
在一些实施例中，第一层211具有一能阶，第二层212具有一能阶，第二层212的能阶大于第一层211的能阶。在一些实施例中，选择例如氮化镓材料的第一层211及氮化铝镓的第二层212，氮化铝镓的第二层212相较氮化镓材料的第一层211具有较大的能阶。在一些实施例中，第一层211具有一阻值，第二层212具有一阻值，第二层212的阻值大于第一层211的阻值。在一些实施例中，氮化铝镓的第二层212相较氮化镓材料的第一层211具有较大的阻值。通过氮化铝镓的第二层212的较高阻值，使得注入电流在第一层211能有较佳的横向电流分散，进而提升半导体元件1抗静电(Electrostatic Discharge,ESD)破坏能力，以及提升半导体元件1的发光效率。
第一层211具有一第一厚度，第二层212具有一第二厚度。第一层211的第一厚度及第二层212的第二厚度，及层叠210的对数可依层叠210邻近的外延层的组成、掺杂、厚度等参数调整以达到电流分散的功能。此外，也可通过第一层211及第二层212的调整缓解外延成长产生的应力，进而提升外延品质。在一些实施例中，当第一层211在一特定厚度，及/或第二层212在一特定厚度下，例如第一厚度不大于100nm，及/或第二厚度不大于100nm，半导体元件1会有较佳的抗ESD能力。如果第一厚度太厚，及/或第二厚度太厚，例如，大于100nm，则半导体元件1的抗ESD能力会变差。在一些实施例中，第一厚度及/或第二厚度介于5nm和100nm之间。较佳的，第一厚度，及/或第二厚度介于10nm和80nm之间(包含端值)，更佳的，第一厚度，及/或第二厚度介于20nm至70nm之间(包含端值)。
在一些实施例中，第一半导体结构21中的层叠210的对数为5对至100对之间，例如7对至40对之间。在一些实施例中，第一半导体结构21中的一对或多对层叠210加总的总厚度介于500nm及2500nm之间(包含端值)，例如1500nm及2000nm之间(包含端值)。在一些实施例中，在相同的第一半导体结构21厚度(多对层叠210总厚度)下，第一层211的第一厚度越薄，及/或第二层212的第二厚度越薄，层叠210对数越多，可进一步提高半导体元件1抗ESD能力。在一些实施例中，第二层212的第二厚度与第一层211的第一厚度大致相同或不相同。在一实施例中，当成长层叠210时，若需通过层叠210缓解应力时，第一层211的第一厚度及第二层212的第二厚度不相同，通过改变第一层211的第一厚度及第二层212的第二厚度来抵消应力。在一实施例中，当成长层叠210时，若无明显的应力产生，则第二层212的第二厚度与第一层211的第一厚度大致相同，例如两者厚度的差距不超过1％。第二层212的第二厚度与第一层211的第一厚度若差距超过1％，会造成层叠210的应力增加，影响外延品质。
图3为本发明的一实施例中在第一半导体结构21的一对层叠210中的第一掺杂浓度S1的分布示意图。图4为本发明的另一实施例中在第一半导体结构21的一对层叠210中的第一掺杂浓度S1的分布示意图。在一些实施例中，第一电性半导体区域20包含一第一掺杂物。第一掺杂物包含第一导电性掺杂物。第一导电性掺杂物包含硅(Si)，但并不限于此。第一掺杂物在第一半导体结构21中具有一第一掺杂浓度S1。在一些实施例中，类似的，第一半导体结构21的其他多对层叠210中，也具有第一掺杂物，以及第一掺杂物在第一半导体结构21中具有第一掺杂浓度S1。
在一些实施例中，如图3所示，在外延成长第一半导体结构21过程中，沿着外延生长方向G，先成长第二层212后再成长第一层211，以形成一对层叠210，第一层211及第二层212之间具有一界面区域I。可额外地依需求重复交替成长第二层212及第一层211，如图2所示，以形成多对层叠210。在第一半导体结构21的多对或每一对层叠210结构中，第一层211位于第二层212的上方。在一些实施例中，多对层叠210可以连续成长；也可以不连续地成长，例如，在任一或每一相邻的层叠210之间插入其它半导体层。
在一些实施例中，如图4所示，在外延成长第一半导体结构21过程中，沿着外延生长方向G，先成长第一层211后再成长第二层212，以形成一对层叠210，第一层211及第二层212之间具有一界面区域I。在一些实施例中，可额外地依需求重复交替成长第一层211及第二层212，以形成多对层叠210。在第一半导体结构21的多对或每一对层叠210结构中，第二层212位于第一层211的上方。在一些实施例中，多对层叠210可以连续成长；也可以不连续地成长，例如，在任一或每一相邻的层叠210之间插入其它半导体层。
在其它实施例中(图未示)，第一半导体结构21的多对层叠210中的一部分通过重复交替成长第一层211之后再成长第二层212所形成，第一半导体结构21的多对层叠210中的另一部分通过重复交替成长第二层212之后再成长第一层211所形成。此两部分的层叠210可以彼此相邻，或是在彼此之间插入其它半导体层。第一半导体结构21的多对层叠210中的两部分先后顺序并无限制。
如图3、图4所示，第一半导体结构21中多对或每一对层叠210中的第一层211及第二层212之间具有界面区域I。在一实施例中，界面区域I包含自第二层212及第一层211交接处两侧向外延伸第二层212及/或第一层211的三分之一厚度区域。在一些实施例中，第一层211及/或第二层212中的第一掺杂浓度S1从远离界面区域I的一侧朝界面区域I渐变，例如，如图3所示，第二层212中的第一掺杂浓度S1从远离界面区域I且靠近基板10的一侧朝界面区域I渐增；第一层211中的第一掺杂浓度S1从远离界面区域I且靠近活性区域40的一侧朝界面区域I渐增，也就是从靠近界面区域I的一侧朝活性区域40的一侧渐减。在一实施例中，第一掺杂浓度S1在层叠210中具有一峰值P1，且此峰值P1位于界面区域I内。类似的，如图4所示，第一层211中的第一掺杂浓度S1从远离界面区域I且靠近基板10的一侧朝界面区域I渐增；第二层212中的第一掺杂浓度S1从远离界面区域I且靠近活性区域40的一侧朝界面区域I渐增，也就是从靠近界面区域I的一侧朝活性区域40的一侧渐减。详言之，如图3所示，在一些实施例中，在外延成长第二层212时，导入第一掺杂物，第一掺杂浓度S1随着外延生长方向G、第二层212的厚度增加方向渐增，接着在外延成长第一层211时，第一掺杂浓度S1随着外延生长方向G、第一层211的厚度增加方向渐减。图4中的第一层211和第二层212的成长顺序和图3相反，第一掺杂浓度S1随着外延生长方向G、第一层211的厚度增加方向朝界面区域I渐增；第一掺杂浓度S1自界面区域I随着外延生长方向G、第二层212的厚度增加方向渐减。在一些实施例中，如图3所示，在外延成长第一层211及第二层212时，其各别的进料组成固定，各层组成不随外延生长方向G厚度增加而渐变。第一掺杂物进料量随着外延生长方向G、第二层212的厚度增加方向渐增，且第一掺杂物进料量随着第一层211的厚度增加方向渐减，得到峰值P1位于界面区域I内。在一些实施例中，如图4所示，在外延成长第一层211及第二层212时，其各别的进料固定，各层组成不随外延生长方向G厚度增加而渐变，第一掺杂物进料量随着外延生长方向G、第一层211的厚度增加方向渐增，且第一掺杂物进料量随着第二层212的厚度增加方向渐减，得到峰值P1位于界面区域I内。在一些实施例中，如图3所示，在外延成长第二层212时，其组成中的III族元素，例如Al元素进料量随着外延生长方向G、第二层212的厚度增加方向渐减，第一层211的Al元素进料量随着外延生长方向G、第一层211的厚度增加方向渐增，第一掺杂物进料量固定，不随外延生长方向G、第一层211、第二层212的厚度增加方向而改变；因第一层211和第二层212中实际的第一掺杂浓度S1会对应第一层211及第二层212中Al元素组成或浓度渐变而有反向的变化趋势，例如第一层211及第二层212中Al元素组成或浓度渐增变化时，第一掺杂浓度S1呈渐减变化，Al元素组成或浓度渐减变化时，第一掺杂浓度S1呈渐增变化，因而得到峰值P1位于界面区域I内。类似的，如图4所示的先成长第一层211再成长第二层212的实施例中，第一层211组成中的III族元素，例如Al元素进料量随着外延生长方向G、第一层211的厚度增加方向渐减，第二层212的Al元素进料量随着外延生长方向G、第二层212的厚度增加方向渐增，第一掺杂物进料量固定，不随外延生长方向G、第一层211、第二层212的厚度增加方向而改变；实际第一掺杂浓度S1在第一层211呈渐增变化，且在第二层212呈渐减变化的趋势，因而得到峰值P1位于界面区域I内。
在一些实施例中，第一掺杂浓度S1的峰值P1位于界面区域I之外(图未示)，例如位于第一层211或第二层212中。在一实施例中，在外延依序成长第二层212及第一层211时，其各别的进料固定，各层组成不随外延生长方向G厚度增加而渐变。第一掺杂物进料量随着外延生长方向G、第二层212的厚度增加方向渐增，且第一掺杂物进料量随着第一层211的厚度增加方向渐减，得到峰值P1位于界面区域I之外，第二层212或第一层211区域内。在一实施例中，在外延依序成长第一层211及第二层212时，其各别的进料组成固定，各层组成不随外延生长方向G厚度增加而渐变。第一掺杂物进料量随着外延生长方向G、第一层211的厚度增加方向渐增，且第一掺杂物进料量随着第二层212的厚度增加方向渐减，得到峰值P1位于界面区域I之外，落在第一层211或第二层212区域内。在一些实施例中，在外延依序成长第二层212及第一层211时，其材料中的III族元素，例如Al元素进料量随着外延生长方向G、第二层212的厚度增加方向渐减，第一层211Al元素进料量随着外延生长方向G、第一层211的厚度增加方向渐增，第一掺杂物进料量固定，不随外延生长方向G、第一层211、第二层212的厚度增加方向改变；因第一层211和第二层212中实际的第一掺杂浓度S1会对应第一层211及第二层212中Al元素组成或浓度渐变而有反向的变化趋势，例如第一层211及第二层212中Al元素组成或浓度渐增，第一掺杂浓度S1渐减，得到峰值P1位于界面区域I外，落在第一层211区域内或第二层212区域内。类似的，在先成长第一层211再成长第二层212时，第一层211的Al元素进料量随着外延生长方向G、第一层211的厚度增加方向渐减，第二层212的Al元素进料量随着外延生长方向G、第二层212的厚度增加方向渐增，第一掺杂物进料量固定，不随外延生长方向G、第一层211、第二层212的厚度增加方向改变时，第一掺杂浓度S1随着外延生长方向G渐增再渐减，得到峰值P1位于界面区域I外，落在第一层211区域内或第二层212区域内。在一实施例中，在外延成长第一层211及第二层212时，其各别的进料组成固定，各层不随外延生长方向G厚度增加而渐变，且第一掺杂物进料量固定下，由于第一层211和第二层212材料中的III族元素，例如Al元素，含量组成不同，第一掺杂浓度S1也对应有所不同，例如第一层211中Al元素组成或浓度相对第二层212中的Al元素组成或浓度来的低，第一掺杂浓度S1的峰值P1会位于界面区域I外，落在第一层211区域内。类似的，当第二层212中Al元素组成或浓度相对第一层211中的Al元素组成或浓度来的低，第一掺杂浓度S1的峰值P1会位于界面区域I外，落在第二层212区域内。
在一些实施例中，如图3所示，第二层212及/或第一层211中的第一掺杂浓度S1的渐变方式，例如，线性或非线性地渐变，但并不限于此。线性或非线性地渐变分别包含连续或非连续地渐变。在一些实施例中，第一掺杂浓度S1从远离界面区域I的一侧朝界面区域I呈现线性非连续的渐变，例如阶梯式地渐变(图未示)。第二层212和第一层211中的第一掺杂浓度S1的渐变方式可以相同或不同。
请参阅图1，在一些实施例中，第一电性半导体区域20包含第二半导体结构22位于第一半导体结构21和缓冲结构200之间。在一些实施例中，第二半导体结构22具有调变的功用，可作为第一半导体结构21和缓冲结构200之间的调变功用，第一电性半导体区域20可配合第一半导体结构21和缓冲结构200做调整。例如第一半导体结构21和缓冲结构200之间因材料的差异，造成晶格不匹配、或材料层之间应力的产生，或者第一半导体结构21和缓冲结构200因成长温度的差异造成外延晶片翘曲问题，通过第二半导体结构22材料的调变、掺杂物的调变、结构的调变、或外延条件的调变，以减缓第一半导体结构21和缓冲结构200之间的差异产生的不良影响。通过第二半导体结构22可减少温度或应力造成外延的缺陷，提高外延品质。通过外延品质的提升，进而改善半导体元件1的漏电流(Ir)以及提升ESD的能力。在一些实施例中，第二半导体结构22包含AlInGaN系列材料，在一些实施例中，第二半导体结构22包含Alz1Inz2Ga1-z1-z2N，其中0≤z2<z1≤1，z1≥y。在一些实施例中，第二半导体结构22包含AlzGa1-zN，其中0≤z≤1。在一些实施例中，z≥y。在一些实施例中，0<z≤0.1。在一些实施例中，0<z≤0.05。在一些实施例中，若z不大于0，外延结构的缺陷无法通过第二半导体结构22抑制，则半导体元件1的发光效率会变差。
第二半导体结构22可掺杂或无掺杂(即，非刻意掺杂)。在一些实施例中，第二半导体结构22包含第一掺杂物，第一掺杂物具有一第二掺杂浓度。在一些实施例中，第二掺杂浓度小于第一掺杂浓度S1。在一些实施例中，第二掺杂浓度不大于3×1019/cm3。在一些实施例中，第二半导体结构22的第二掺杂浓度介于1×1018/cm3及2×1019/cm3之间。在一些实施例中，第二半导体结构22无掺杂，通过无掺杂的第二半导体结构22与其下方的缓冲结构200之间形成一二维电子气(Two-dimensional Electron Gas，2DEG)，可进一步提升元件的电流分散效果，搭配其上的第一半导体结构21，可优化第一半导体结构21，例如减少第一半导体结构21层叠210的对数或减少第一半导体结构21的厚度，以减少外延成长时间并提升亮度。
第二半导体结构22具有一第三厚度。在一些实施例中，第三厚度会影响半导体元件1的亮度。当第二半导体结构22在一特定厚度下，例如第三厚度不大于50nm，半导体元件1会有较佳的亮度。如果第三厚度太厚，例如，大于50nm，则半导体元件1的亮度较差。随着第三厚度愈薄，半导体元件1的亮度愈高。在一些实施例中，第三厚度小于15nm，或小于5nm，或小于3nm。在一些实施例中，第三厚度会影响半导体元件1的抗ESD能力。如果第三厚度太薄，例如，小于0.1nm，则半导体元件1的抗ESD能力会变差。在一些实施例中，第三厚度不小于0.1nm。在一些实施例中，为了同时兼顾提升亮度及抗ESD能力，第三厚度介于0.5nm至15nm之间(包含端值)；更佳地，介于1nm至5nm之间(包含端值)。
在一实施例中，第一半导体结构21与第二半导体结构22直接相接，即两者之间不包含其它层。若第一半导体结构21的层叠210如图3所示，则第一半导体结构21的第二层212与第二半导体结构22相接；或第一半导体结构21的层叠210如图4所示，则第一半导体结构21的第一层211与第二半导体结构22相接。
请参阅图1，在一些实施例中，第一电性半导体区域20还包含一第五半导体结构25，第五半导体结构25位于第一半导体结构21与活性区域40之间。在一些实施例中，第五半导体结构25包含单层或多层结构。第五半导体结构25的材料包含AluInvGa1-u-vN，其中0≤u≤0.5，0≤v≤0.5。在一些实施例中，0≤u≤0.1，0≤v≤0.15。在一些实施例中，第五半导体结构25包含一第三层，其中，材料组成中u，v实质上为0。在一些实施例中，第三层的材料包含GaN。在一些实施例中，第三层包含第一掺杂物，为了进一步降低正向电压并改善半导体元件3的抗ESD能力，在第三层中第一掺杂物的掺杂浓度小于第一半导体结构21中的第一掺杂浓度S1，例如，第三层中第一掺杂物的掺杂浓度小于第一掺杂浓度S1一个数量级。在一实施例中，第三层中的第一掺杂物的掺杂浓度不小于1×1017/cm3，且较佳的，不超过5×1018/cm3。在一些实施例中，第三层具有一厚度不小于50nm，且/或不大于1000nm；较佳地，介于100nm和500nm之间(包含端值)；更佳地，介于150nm和350nm之间(包含端值)。如果第三层的厚度小于50nm，则半导体元件1的抗ESD能力会变差，且半导体元件1的正向电压会变高。
在一些实施例中，第一电性半导体区域20还包含一第六半导体结构(图未示)位于活性区域40及第五半导体结构25之间，第六半导体结构包含一第一中间层(图未示)，及/或位于第一中间层上的一第二中间层(图未示)。在一实施例中，第一中间层的材料与第二中间层的材料实质上相同。在本实施例中，第一中间层的材料和第二中间层的材料包含AlInGaN；较佳地，第一中间层的铟含量不大于第二中间层的铟含量。在一实施例中，第一中间层及/或第二中间层为掺杂的或无掺杂(即，非刻意掺杂)的。第一中间层包含具有一掺杂浓度的第一掺杂物，第二中间层包含具有一掺杂浓度的第一掺杂物，并且第一中间层的第一掺杂物的掺杂浓度小于第二中间层的第一掺杂物的掺杂浓度。在本实施例中，第一中间层的第一掺杂物与第二中间层的第一掺杂物相同，包含硅。第一中间层的第一掺杂物的浓度不小于1×1017/cm3，较佳的，不大于1×1018/cm3。第二中间层的第一掺杂物的浓度不小于5×1017/cm3，较佳的，不大于5×1018/cm3。
在一些实施例中，第六半导体结构包含一半导体叠层结构(图未示)位于活性区域40及第五半导体结构25之间，或位于第二中间层及活性区域40之间。半导体叠层结构包含多个交替的第一半导体层(图未示)以及第二半导体层(图未示)，其中相邻的第一半导体层以及第二半导体层视为一对。在一实施例中，第一半导体层及/或第二半导体层为掺杂的或无掺杂(即，非刻意掺杂)的。第一半导体层以及第二半导体层包含III-V族半导体材料，例如AlInGaN系列材料。一对中的第一半导体层的能阶大于第二半导体层的能阶。第一半导体层包含例如AlmInnGa1-m-nN，其中0≤m≤1，0≤n≤1，且第二半导体层包含AlpInqGa1-p-qN，其中0≤p≤1，0≤q≤1，其中m≥p，n<q。在一实施例中，第一半导体层包含GaN或AlGaN，第二半导体层包含InGaN。在一实施例中，第一半导体层包含GaN或AlGaN，且掺杂第一掺杂物，第二半导体层包含掺杂或无掺杂的InGaN。在一实施例中，第一半导体层包含第一子层(图未示)以及位于第一子层上的第二子层(图未示)。第一子层的材料包含Aln1Ga1-n1N，其中0≤n1<1。第二子层的材料包含Aln2Ga1-n2N，其中0≤n2<1。在一实施例中，第一子层及第二子层材料相同，例如GaN。在一实施例中，第一子层及/或第二子层为掺杂的或无掺杂(即，非刻意掺杂)的。在一实施例中，第一子层为掺杂的，及第二子层为无掺杂的。在一实施例中，第一子层及第二子层分别包含一掺杂物，且第二子层中的掺杂物的浓度大于第一子层中的掺杂物的浓度。在另一实施例中，第一子层及第二子层之间还可再包含一第三子层，第三子层的材料包含Aln3Ga1-n3N，其中0<n3<1。在本实施例中，第三子层的材料为掺杂的或无掺杂(即，非刻意掺杂)的，较佳地，第三子层为无掺杂的。在一实施例中，每一个第二半导体层包含一III族元素，且愈靠近活性区域40的第二半导体层的III族元素的含量高于远离活性区域40的第二半导体层的III族元素的含量。在本实施例中，III族元素包含铟。本实施例的半导体元件1因包含第六半导体结构，可进一步增加发光效率。
请参阅图1，在一些实施例中，第一电极50位于第一电性半导体区域20上方。在一些实施例中，通过蚀刻制作工艺移除部分第二电性半导体区域30及部分活性区域40后，露出部分第一半导体结构21的一表面21A，第一电极50直接接触第一半导体结构21的表面21A。在一些实施例中，蚀刻制作工艺更进一步移除部分第一电性半导体区域20的第五半导体结构25，及/或第一半导体结构21至其一深度，露出部分第一半导体结构21的表面21A，表面21A在外延生长方向G上不与活性区域40重叠，第一电极50直接接触第一半导体结构21的表面21A。在一实施例中，第一半导体结构21的表面21A为第一层211的表面，第一电极50直接接触第一半导体结构21的第一层211的表面。在另一实施例中，第一半导体结构21的表面21A为第二层212的表面，第一电极50直接接触第一半导体结构21的第二层212的表面。
图5为本发明的另一实施例的半导体元件2的剖面图。图6为本发明的一实施例的半导体元件2的部分外延结构的的元素的浓度或离子强度与深度的关系图，此关系图是使用二次离子质谱仪进行分析获得。在图6中，横轴坐标表示自半导体元件的外延结构表面朝基板10方向的深度，左边纵轴坐标表示外延结构各层中各掺杂物的浓度，右边纵轴表示各层III-V族材料中所包含的III族元素的强度(相当于III族元素的相对含量)。半导体元件2的结构与半导体元件1的结构类似，差异在第一电性半导体区域20中，在第一半导体结构21与第二半导体结构22之间包含一第三半导体结构23，在第一半导体结构21与第三半导体结构23之间包含一第四半导体结构24。后面叙述内容中，半导体元件2与半导体元件1类似的结构内容可互相置换共用。半导体元件2与半导体元件1差异处将于后详述。
请一并参阅图5及图6，在一些实施例中，第二半导体结构22包含第一掺杂物。在一些实施例中，在第二半导体结构22中的第一掺杂物具有一第二掺杂浓度S2。在一些实施例中，第二掺杂浓度S2小于第一半导体结构21的第一掺杂浓度S1。在一些实施例中，第二掺杂浓度S2不大于3×1019/cm3。在一些实施例中，第二半导体结构22的第二掺杂浓度S2介于1×1018/cm3及2×1019/cm3之间。
在一些实施例中，第三半导体结构23的材料包含AlwGa1-wN，其中0≤w≤0.5。在一些实施例中，0≤w≤0.05。在一些实施例中，w实质上为0。在一些实施例中，第三半导体结构23的材料包含GaN。
在一些实施例中，第三半导体结构23包含第一掺杂物，且第一掺杂物在第三半导体结构23中的掺杂浓度不小于第一掺杂浓度S1。在一些实施例中，第一半导体结构21、第二半导体结构22、第三半导体结构23及第四半导体结构24分别包含第二掺杂物。在一些实施例中，第二掺杂物包含碳(C)、氢(H)、氧(O)、或其组合。在一实施例中，第二掺杂物包含碳(C)。在一实施例中，第二掺杂物在第一半导体结构21中具有一第三掺杂浓度C1，第二掺杂物在第二半导体结构22中具有一第四掺杂浓度C2，且第二掺杂物在第三半导体结构23具有一第五掺杂浓度C3。其中第四掺杂浓度C2具有一峰值P2，峰值P2大于第五掺杂浓度C3，且大于第三掺杂浓度C1，且/或第五掺杂浓度C3大于第三掺杂浓度C1。在一些实施例中，第三半导体结构23具有一第四厚度介于50nm和300nm之间(包含端值)，例如，介于100nm和200nm之间。在一些实施例中，如图5及图6所示，第四半导体结构24的材料包含AlvGa1-vN，其中0≤v≤1。在一些实施例中，0≤v≤0.5。在一些实施例中，0≤v≤0.1。在一些实施例中，0≤v≤0.01。在一些实施例中，第四半导体结构24的材料中的铝含量不小于第一半导体结构21的铝含量，较佳的不小于第一半导体结构21的一对层叠210的第二层212的铝含量。在一些实施例中，第四半导体结构24的材料中的铝含量不大于第二半导体结构22的铝含量。在一些实施例中，第四半导体结构24包含第一掺杂物，在第四半导体结构24中第一掺杂物的掺杂浓度不小于第一掺杂浓度S1，且/或大于第二掺杂浓度S2。在一些实施例中，第四半导体结构24具有一第五厚度介于50nm和400nm之间(包含端值)，例如，介于150nm和350nm之间(包含端值)。通过第二半导体结构22中的高第四掺杂浓度C2，使得第二半导体结构22本身外延品质较差，具有应力缓解的功效，进而使得位于第二半导体结构22上的第三半导体结构23在应力缓解后能有较佳的外延品质，通过第三半导体结构23较佳外延品质，使得其上各外延层的品质能提升，进而可以提升半导体元件2的亮度。
在一些实施例中，每对层叠210的第一层211及第二层212之间具有界面区域I，第一掺杂浓度S1在层叠210中的峰值P1位于界面区域I内。在层叠210中的第一掺杂浓度S1的最大值(即峰值P1)与最小值的比值不大于10；且较佳地，不小于1.1；且较佳地，介于1.2至5之间(包含端值)。在一些实施例中，第一掺杂浓度S1不小于1×1018/cm3，或者不大于1×1020/cm3；较佳地，第一掺杂浓度S1在介于5×1018/cm3至5×1019/cm3之间(包含端值)；较佳地，第一掺杂浓度S1在介于1×1019/cm3至2×1019/cm3之间(包含端值)。如果第一掺杂浓度S1大于1×1020/cm3，则因掺杂浓度过高，外延品质变差，使得第一层211及第二层212阻值上升，进而造成半导体元件2的正向电压增加，抗ESD能力变差。如果第一掺杂浓度S1低于1×1018/cm3，则半导体元件2的电流扩散也会变差，半导体元件2的正向电压及发光效率也都会变差。界面区域I包含第一层211及第二层212交界处的区域。在一实施例中，界面区域I包含第二层212及第一层211交接处两侧第二层212及/或第一层211的三分之一厚度区域。
在一些实施例中，第一层211及/或第二层212材料中的任一III族元素以一掺杂物形态存在于材料组成中，第一层211的III族元素的掺杂浓度不同于第二层212的III族元素的掺杂浓度，第一层211及/或第二层212的III族元素的掺杂浓度小于1×1020/cm3；较佳地，介于1×1019/cm3至1×1020/cm3之间(包含端值)。在一些实施例中，第一层211的III族元素的掺杂浓度小于第二层212的III族元素的掺杂浓度。在一实施例中，当第一层211及第二层212中其中之一掺杂物为III族元素时，另一层实质上不掺杂III族元素。在一实施例中，第一层211及/或第二层212材料为GaN或InGaN，掺杂物III族元素为铝。在一实施例中，第一层211及/或第二层212材料为GaN或AlGaN，掺杂物III族元素为In。
请再参阅图6，第一半导体结构21及第二半导体结构22分别包含第二掺杂物。在一些实施例中，第一半导体结构21的第二掺杂物的第三掺杂浓度C1不大于1×1017/cm3，例如，小于5×1016/cm3。在一些实施例中，第二半导体结构22的第二掺杂物的第四掺杂浓度C2大于1×1017/cm3；较佳的，不大于1×1021/cm3。在一些实施例中，第四掺杂浓度C2介于1×1019/cm3和1×1020/cm3之间(包含端值)。在一些实施例中，如果第一电性半导体区域20不存在第二半导体结构22，则半导体元件2的抗静电放电能力会变差。
在一些实施例中，由于第一半导体结构21中的第一掺杂物的第一掺杂浓度S1在第一层211及第二层212之间的界面区域I内有一峰值P1，可提升电流在第一电性半导体区域20的扩散效果。除此之外，在第二半导体结构22的第二掺杂物的第四掺杂浓度C2高于在第一半导体结构21的第二掺杂物的第三掺杂浓度C1，半导体元件2同时具有较佳的发光效率和较低的正向电压。类似半导体元件1，在一些实施例中，第二半导体结构22具有调变的功用，可作为第一半导体结构21和缓冲结构200之间的调变功用。通过第二半导体结构22材料的调变、掺杂物的调变、结构的调变、或外延条件的调变来减缓第一半导体结构21和缓冲结构200之间的差异。例如缓冲结构200的材料含Al组成较高，第一半导体结构21的材料含Al组成较低，通过选择第二半导体结构22的材料Al组成介于缓冲结构200和第一半导体结构21Al组成之间，来调整抵消两者之间的应力。例如缓冲结构200因外延温度、与基板晶格差异等造成外延缺陷较多，为避免外延缺陷延伸至第一半导体结构21内，在缓冲结构200及第一半导体结构21之间插入第二半导体结构22来缓解应力，阻挡外延缺陷往第一半导体结构21延伸。第二半导体结构22来缓解应力的结构是通过调整III族和V族成长源种类、V-III比、成长压力、成长温度或厚度来缓解应力，提高外延品质。通过外延品质的提升，进而改善半导体元件2的漏电流(Ir)以及提升ESD的能力。
在一些实施例中，第二半导体结构22包含AlInGaN系列材料，在一些实施例中，通过调整V-III族进料比、改变外延成长速率、或通过改变外延成长温度、成长压力来调整第二半导体结构22的第二掺杂物的掺杂浓度。例如增加V-III族进料比、减缓外延成长速率、或降低第二半导体结构22的成长温度使其低于缓冲结构200或第一半导体结构21来达到第二半导体结构22的第二掺杂物有较高的第四掺杂浓度C2。由此减少半导体元件2在外延过程中产生的表面线状外延缺陷，提升外延品质。
在本发明中，任一实施例的半导体元件1、2的基板10具有一足够厚的厚度由此支撑位于其上的层以及结构，例如，不小于30μm，且更佳的，不超过300μm。基板10包括用以外延成长磷化铝镓铟(AlGaInP)的砷化镓(GaAs)晶片，或用以成长氮化镓(GaN)、氮化铟镓(InGaN)或氮化铝镓(AlGaN)的蓝宝石(Al2O3)晶片、氮化镓(GaN)晶片、碳化硅(SiC)晶片、或氮化铝(AlN)晶片。或者，基板10为一支撑基板，包括导电材料，例如硅(Si)、铝(Al)、铜(Cu)、钨(W)、钼(Mo)、金(Au)、银(Ag)，碳化硅(SiC)或上述材料的合金，或导热材料，例如金刚石(diamond)、石墨(graphite)、陶瓷材料、或氮化铝，或透光材料，例如玻璃、或蓝宝石。原先用以成长外延叠层的成长基板可以依据应用的需要而选择性地移除，再将外延叠层移转至前述的支撑基板。在一实施例中，基板10与外延叠层相接的一面具有粗糙化的表面，粗糙化的表面可以为具有不规则形态的表面或具有规则形态的表面。例如，基板10包含一或多个特征部(图未示)凸出或凹陷于基板10的上表面，特征部为包含半球形状、圆锥形状、或多边锥形状的部件。在其他实施例中，基板10与外延叠层相接的一面为平坦的表面。
在本发明的任一实施例中，执行外延成长的方式包含但不限于金属有机化学气相沉积(metal-organic chemical vapor deposition，MOCVD)、氢化物气相外延生长法(hydride vapor phase epitaxy，HVPE)、分子束外延(molecular beam epitaxy,MBE)、物理气相沉积(physical vapor deposition,PVD)、液相晶体外延(liquid-phase epitaxy，LPE)。较佳的，执行外延成长的方式包含MOCVD。接着，通过蚀刻制作工艺于外延叠层上形成一平台并露出第一电性半导体区域20的表面21A。
通过改变外延叠层(例如第一电性半导体区域20、第二电性半导体区域30、以及活性区域40)中一层或多层的物理及化学组成以调整半导体元件1、2发出光线的波长。外延叠层的材料包含Ⅲ-Ⅴ族半导体材料，例如AlInGaP系列材料、InGaN系列材料、AlGaN系列材料或AlInGaN系列材料。当活性区域40的材料为AlInGaP系列材料时，可发出波长介于610nm及650nm之间的红光、或波长介于530nm及570nm之间的绿光。当活性区域40的材料为InGaN系列材料时，可发出波长介于400nm及490nm之间的蓝光、波长介于490nm及530nm之间的青色光(Cyan)、或波长介于530nm及570nm之间的绿光。当活性区域40的材料为AlGaN系列或AlInGaN系列材料时，可发出波长介于400nm及250nm之间的紫外光。
第一电性半导体区域20和第二电性半导体区域30可包含包覆层(claddinglayer)，两者具有不同的导电型态、电性、极性，或依掺杂的元素以提供电子或空穴，例如第一电性半导体区域20为n型电性的半导体，第二电性半导体区域30为p型电性的半导体。活性区域40形成在第一电性半导体区域20和第二电性半导体区域30之间，电子与空穴于一电流驱动下在活性区域40复合，将电能转换成光能，以发出一光线。活性区域40可为单异质结构(single heterostructure,SH)，双异质结构(double heterostructure,DH)，双侧双异质结构(double-side double heterostructure,DDH)，或是多层量子阱结构(multi-quantum well,MQW)。活性区域40的材料可为中性、p型或n型电性的半导体。第一电性半导体区域20、第二电性半导体区域30、或活性区域40可为一单层或包含多层的结构。
在本发明中，任一实施例的半导体元件1、2的缓冲结构200位于基板10以及第一电性半导体区域20之间。缓冲结构200是为了降低缺陷以及增进成长于其上的外延层的品质。缓冲结构200包含单一层，或包含多层(图未示)。在一实施例中，缓冲结构200包含AliGa1– iN，其中0≤i≤1。在一实施例中，缓冲结构200的材料包含GaN。在另一实施例中，缓冲结构200的材料包含AlN。缓冲层形成的方式可以为MOCVD、MBE、HVPE或PVD。PVD包含溅镀或是电子束蒸镀。当缓冲结构200包含多层子层(图未示)时，子层包括相同材料或不同材料。在一实施例中，缓冲结构包括两个子层，其中第一子层的生长方式为溅镀，第二子层的生长方式为MOCVD。在一实施例中，缓冲层另包含第三子层。其中第三子层的生长方式为MOCVD，第二子层的生长温度高于或低于第三子层的生长温度。在一实施例中，第一、第二及第三子层包括相同材料，例如AlN，或不同材料，例如AlN、GaN及AlGaN的组合。在其它实施例中，以PVD-氮化铝(PVD-AlN)作为缓冲层，用以形成PVD-氮化铝的靶材是由氮化铝所组成，或者使用由铝组成的靶材并于氮源的环境下反应性地形成氮化铝。
在一实施例中，缓冲结构200可以是无掺杂(即，非刻意掺杂)的。在另一实施例中，缓冲结构200可以包含掺杂物例如Si、C、H、O或其组合，且此掺杂物在缓冲结构200中的浓度不小于1×1017/cm3。在一些实施例中，当缓冲结构200包含多层且包含第一掺杂物时，靠近第二半导体结构22的一层的第一掺杂物的浓度大于远离第二半导体结构22的一层的第一掺杂物的浓度。例如，靠近第一电性半导体区域20的一层的第一掺杂物的浓度大于1×1018/cm3，远离第一电性半导体区域20的一层的第一掺杂物的浓度小于1×1017/cm3。
在本发明中，任一实施例的半导体元件1、2中的活性区域40包含交替的多个阱层(图未示)和多个阻障层(图未示)。每个阻障层具有一能阶。每个阱层具有一能阶。在一实施例中，其中一阻障层的能阶不小于其中一阱层的能阶，且较佳的，高于其中一阱层的能阶。较佳的，每个阻障层的能阶不小于每个阱层的能阶，且较佳的，高于每个阱层的能阶。阱层包含III-V族半导体材料。在本实施例中，阱层包含InfGa1-fN，其中0<f≤1。阻障层包含AlhGa1-hN，其中0≤h≤1。在一实施例中，0≤h≤0.6。在一实施例中，阻障层包含单一层或多层，且在阻障层中的铝含量朝远离第一电性半导体区域20的方向渐减。在一实施例中，阻障层的一部分或全部包含一掺杂物，且在阻障层中的掺杂物的浓度朝远离第一电性半导体区域20的方向渐增。每个阻障层的厚度大于其中一阱层的厚度。较佳的，每个阻障层的厚度大于每个阱层的厚度。较佳的，每个阻障层的厚度不大于15nm，并且不小于3nm。每个阱层的厚度不大于5nm，且不小于1nm。单一阱层和与其相邻的单一阻障层被视为一对。阱层和阻障层的对数不小于4，且较佳的，不大于15。在其它实施例中，阻障层跟阱层之间还可再包含一中间层(图未示)，中间层的材料包含GaN、或AlGaN。
在本发明中，任一实施例的半导体元件1、2中的第二电性半导体区域30包含一第三掺杂物，第三掺杂物包含镁(Mg)，但不限于此。
在本发明中，任一实施例的半导体元件1、2的第二电性半导体区域30包含一第七半导体结构31，第七半导体结构31包含III-V族半导体材料，例如AlrGa1-rN，其中0≤r≤1。在一实施例中，第七半导体结构31包含一电子阻障层(图未示)以及一载流子注入层(图未示)位于电子阻障层及活性区域40之间。在一实施例中，载流子注入层的材料包含GaN、InGaN、AlGaN、或AlInGaN，电子阻障层的材料包含AlGaN，且电子阻挡结构的能阶大于活性区域40的其中一阻障层的能阶，及/或大于载流子注入层的能阶。第七半导体结构31的厚度大于20nm，且较佳的，不超过300nm。在一些实施例中，在第七半导体结构31中的第三掺杂物的掺杂浓度大于1×1017/cm3，且/或不超过1×1021/cm3。
在本发明中，任一实施例的半导体元件1、2的第二电性半导体区域30还包含一接触层32，第二电极60与接触层32直接接触。在一些实施例中，在接触层32中的第三掺杂物的掺杂浓度不小于1×1018/cm3，较佳的，不小于1×1019/cm3，更佳的，介于1×1019/cm3和1×1021/cm3之间(包含端值)。在一实施例中，接触层32中的第三掺杂物的掺杂浓度大于、等于或小于第七半导体结构31中的第三掺杂物的掺杂浓度。接触层32的材料根据活性区域40的材料或发出的波长而做选择性调整，包含III-V族半导体材料，例如IngAleGa1-g-eN，其中0≤e≤1，0≤g≤1。在一实施例中，当活性区域40的材料为InGaN系列材料时，可发出波长介于400nm及490nm之间的蓝光、波长介于490nm及530nm之间的青色光、或波长介于530nm及570nm之间的绿光时，接触层包含GaN、InGaN、或AlInGaN。当活性区域40的材料为AlGaN系列或AlInGaN系列材料时，可发出波长介于400nm及250nm之间的紫外光时，接触层包含AlGaN、或AlInGaN。接触层32的厚度小于第二电性半导体区域30的厚度。接触层的厚度不大于15nm，较佳的，不小于
Figure BDA0003752604140000191
在本发明中，任一实施例的半导体元件1、2的第七半导体结构31还包含一含铝层(图未示)。在一些实施例中，含铝层位于电子阻挡结构与接触层32之间。在其它实施例中，含铝层位于电子阻挡结构与活性区域之间。此外，在一特定实施例中，含铝层的能阶大于活性区域40的其中一阻障层的能阶，且/或大于电子阻挡结构的能阶。在一实施例中，电子阻挡区域包含一单一层的第一电子阻挡层，其材料包含InmAlqGa1-m-qN，其中0≤m≤1，0≤q≤1。较佳地，0≤m≤0.005，0<q≤0.5。在另一实施例中，电子阻挡区域包含多个交替的第一电子阻挡层(图未示)以及第二阻障层(图未示)，其中每一个第一电子阻挡层的能阶大于第二阻障层的能阶。第二阻障层包含InlAlkGa1-l-kN，其中0≤l≤1，0≤k≤1。较佳的，k<q。相邻的第一电子阻挡层以及第二阻障层视为一对。在一实施例中，第一电子阻挡层以及第二阻障层的对数介于3至10之间(包含端值)。在本实施例中，多个第一电子阻挡层的材料相同。多个第二阻障层的材料相同。在另一实施例中，多个第一电子阻挡层可包含不同的材料。多个交替的第一电子阻挡层以及第二阻障层可增进半导体元件的发光效率。
在本发明中，任一实施例的半导体元件1、2的第一电极50以及第二电极60用于与一外接电源连接且传导在两者之间的电流。第一电极50以及第二电极60的材料包含透明导电材料或是金属材料。透明导电材料包含透明导电氧化物，其包含氧化铟锡(ITO)、氧化铟(InO)、氧化锡(SnO)、氧化镉锡(CTO)、氧化锑锡(ATO)、氧化铝锌(AZO)、氧化锌锡(Zn2SnO4，ZTO)、镓掺杂氧化锌(gallium doped zinc oxide，GZO)，钨掺杂氧化铟(tungsten dopedindium oxide，IWO)、氧化锌(ZnO)或氧化铟锌(IZO)。金属材料包含铬(Cr)、金(Au)、铝(Al)、铜(Cu)、银(Ag)、锡(Sn)、镍(Ni)、铑(Rh)、铂(Pt)、锗金镍(GeAuNi)、钛(Ti)、铍金(BeAu)、锗金(GeAu)或锌金(ZnAu)。在一些实施例中，第一电极50及/或第二电极60为一单层，或包含多层的结构诸如包含Ti/Au层、Ti/Al层、Ti/Pt/Au层、Cr/Au层、Cr/Pt/Au层、Ni/Au层、Ni/Pt/Au层、Ti/Al/Ti/Au层、Cr/Ti/Al/Au层、Cr/Al/Ti/Au层、Cr/Al/Ti/Pt层或Cr/Al/Cr/Ni/Au层、或其组合。
在一实施例中，第一电极50和第二电极60分别位于基板10的相反两侧。在本实施例中，基板10包含导电材料。
若任一实施例的半导体元件1、2包含一发光二极管或一激光二极管，则半导体元件1、2发出的光的峰值波长位于可见光或不可见光的范围，且较佳的，位于绿光、蓝光或是紫外光的范围。较佳的，峰值波长位于250nm至570nm(包含端值)之间，且较佳的，位于350nm至480nm(包含端值)之间。
在本发明内的另一实施例中，前面所述的实施例中的元件或结构可改变或是互相结合。
需注意的是，本发明所列举的各实施例仅用以说明本发明，并非用以限制本发明的范围。任何人对本发明所作显而易见的修饰或变更都不脱离本发明的精神与范围。不同实施例中相同或相似的构件，或者不同实施例中具相同标号的构件都具有相同的物理或化学特性。此外，本发明中上述的实施例在适当的情况下，是可互相组合或替换，而非仅限于所描述的特定实施例。在一实施例中详细描述的特定构件与其他构件的连接关系也可以应用于其他实施例中，且均落于如后所述的本发明的权利保护范围的范畴中。

Claims (17)

1.一种半导体元件，包含：
第一电性半导体区域，包含第一半导体结构，其中，该第一半导体结构包含一对或多对层叠，该一对或多对层叠分别包含第一层及第二层，该第一层包含AlxGa1-xN，该第二层包含AlyGa1-yN，其中0≤x<1，0<y<1，x<y；其中该一对或多对层叠之一包含界面区域，该界面区域位于相邻的该第一层及该第二层之间；
第二电性半导体区域，位于该第一电性半导体区域的上方；以及
活性区域，位于该第一电性半导体区域及该第二电性半导体区域之间；
其中，该第一半导体结构包含第一掺杂物具有第一掺杂浓度，该第一掺杂物的该第一掺杂浓度在该界面区域具有峰值。
2.如权利要求1所述的半导体元件，其中0≤x<0.1。
3.如权利要求1所述的半导体元件，其中0<y≤0.1。
4.如权利要求1所述的半导体元件，其中该第一层或该第二层具有厚度介于5nm和100nm之间(包含端值)。
5.如权利要求1所述的半导体元件，其中该第一层或该第二层具有厚度介于20nm至70nm之间(包含端值)。
6.如权利要求1所述的半导体元件，其中该第一掺杂浓度在该第一层中从远离该界面区域的一侧朝该界面区域渐变，该第一掺杂浓度在该第二层中从远离该界面区域的一侧朝该界面区域渐变。
7.如权利要求1所述的半导体元件，其中该第一半导体结构的该第一掺杂物的该第一掺杂浓度介于1×1019/cm3至2×1019/cm3之间。
8.如权利要求1所述的半导体元件，其中该第一掺杂浓度具有最小值，该峰值与该最小值的比值不小于1.1。
9.如权利要求8所述的半导体元件，其中该峰值与该最小值的该比值不大于10。
10.如权利要求9所述的半导体元件，其中，该峰值与该最小值的该比值介于1.2至5之间(包含端值)。
11.如权利要求1所述的半导体元件，还包含电极位于该第一电性半导体区域之上，该第一电性半导体区域的该第一半导体结构具有表面不与该活性区域重叠，该电极与该第一半导体结构的该表面直接接触。
12.如权利要求1所述的半导体元件，其中该第一电性半导体区域还包含第二半导体结构位于该第一半导体结构相对该活性区域的另一侧，该第一半导体结构与该第二半导体结构分别包含第二掺杂物，该第一半导体结构的该第二掺杂物具有第三掺杂浓度，该第二半导体结构的该第二掺杂物具有第四掺杂浓度，且该第四掺杂浓度高于该第三掺杂浓度。
13.如权利要求12所述的半导体元件，其中该第二掺杂物包含碳(C)。
14.如权利要求12所述的半导体元件，其中该第二半导体结构包含该第一掺杂物，该第二半导体结构的该第一掺杂物具有第二掺杂浓度，该第二掺杂浓度不大于该第一掺杂浓度。
15.如权利要求14所述的半导体元件，其中该第二掺杂浓度不大于3×1019/cm3。
16.如权利要求12所述的半导体元件，其中该第四掺杂浓度大于1×1017/cm3。
17.如权利要求12所述的半导体元件，其中该第二半导体结构包含Alz1Inz2Ga1-z1-z2N，0<z2<z1≤1且z1≥y。
CN202210849156.1A 2021-07-23 2022-07-19 半导体元件 Pending CN115692557A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110127080 2021-07-23
TW110127080A TW202306197A (zh) 2021-07-23 2021-07-23 半導體元件

Publications (1)

Publication Number Publication Date
CN115692557A true CN115692557A (zh) 2023-02-03

Family

ID=84977662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210849156.1A Pending CN115692557A (zh) 2021-07-23 2022-07-19 半导体元件

Country Status (4)

Country Link
US (1) US20230023705A1 (zh)
KR (1) KR20230015861A (zh)
CN (1) CN115692557A (zh)
TW (1) TW202306197A (zh)

Also Published As

Publication number Publication date
TW202306197A (zh) 2023-02-01
KR20230015861A (ko) 2023-01-31
US20230023705A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
JP5229566B2 (ja) 窒化物半導体発光素子
US7939833B2 (en) Nitride semiconductor light emitting device
EP2763192B1 (en) Nitride semiconductor element and method for producing same
KR101007087B1 (ko) 발광소자 및 그 제조방법
US20070057282A1 (en) Semiconductor light-emitting device
CN108365062B (zh) 半导体元件
JP2009514197A (ja) Ｎ極性ＩｎＧａＡｌＮ表面のための電極を備えた半導体発光デバイス
US8816323B2 (en) Nitride-based light emitting device with excellent light emitting efficiency using strain buffer layer
US20130099248A1 (en) Nitride semiconductor light emitting device
KR20130066870A (ko) 반도체 발광소자
KR20130058406A (ko) 반도체 발광소자
US10177274B2 (en) Red light emitting diode and lighting device
KR101007078B1 (ko) 발광소자 및 그 제조방법
US20060234411A1 (en) Method of manufacturing nitride semiconductor light emitting diode
US11784210B2 (en) Light-emitting device and manufacturing method thereof
CN115692557A (zh) 半导体元件
KR101824322B1 (ko) 질화갈륨계 고효율 발광다이오드 및 그의 제조방법
KR100946102B1 (ko) 질화물 반도체 발광소자
TWI839293B (zh) 發光元件及其製造方法
TWI816186B (zh) 發光元件及其製造方法
TWI839329B (zh) 半導體元件
US20240178326A1 (en) Semiconductor structure and manufacturing method thereof
TWI455355B (zh) Light emitting diode structure
US10134949B2 (en) Semiconductor light emitting device
JP2007201146A (ja) 発光素子及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication