TWI839329B - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TWI839329B
TWI839329B TW107111295A TW107111295A TWI839329B TW I839329 B TWI839329 B TW I839329B TW 107111295 A TW107111295 A TW 107111295A TW 107111295 A TW107111295 A TW 107111295A TW I839329 B TWI839329 B TW I839329B
Authority
TW
Taiwan
Prior art keywords
layer
layers
doping concentration
thickness
semiconductor
Prior art date
Application number
TW107111295A
Other languages
English (en)
Other versions
TW201841227A (zh
Inventor
王俞授
胡殿英
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/938,855 external-priority patent/US10403794B2/en
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Publication of TW201841227A publication Critical patent/TW201841227A/zh
Application granted granted Critical
Publication of TWI839329B publication Critical patent/TWI839329B/zh

Links

Abstract

本公開內容提供一種半導體元件,其包含一第一導電型半導體結構,其包含一第一疊層以及一第二疊層,第一疊層包含交疊的複數第一層以及複數第二層,第二疊層包含交疊的複數第三層以及複數第四層,各第一層具有一第一摻雜濃度,各第二層具有一第二摻雜濃度,各第三層具有一第三摻雜濃度,各第四層具有一第四摻雜濃度;一第二導電型半導體結構位於第一導電型半導體結構之上;以及一活性結構位於第一導電型半導體結構以及第二導電型半導體結構之間;複數第一層中之一的第一摻雜濃度之最大值與複數第二層中之一的第二摻雜濃度之最小值之間的第一差異小於複數第三層中之一的第三摻雜濃度之最大值與複數第四層中之一的第四摻雜濃度之最小值之間的第二差異。

Description

半導體元件
本公開內容有關於一種半導體元件,尤其關於一種包含疊層的半導體元件。
發光二極體被廣泛 地用於固態照明光源。相較於傳統的白熾燈泡和螢光燈,發光二極體具有耗電量低以及壽命長等優點,因此發光二極體已逐漸取代傳統光源,並且應用於各種領域,如交通號誌、背光模組、路燈照明、醫療設備等。
本公開內容提供一種半導體元件,其包含:一第一導電型半導體結構,其包含一第一疊層以及一第二疊層,第一疊層包含交疊的複數第一層以及複數第二層,第二疊層包含交疊的複數第三層以及複數第四層,各第一層具有一第一摻雜濃度,各第二層具有一第二摻雜濃度,各第三層具有一第三摻雜濃度,各第四層具有一第四摻雜濃度;一第二導電型半導體結構位於第一導電型半導體結構之上;以及一活性結構位於第一導電型半導體結構以及第二導電型半導體結構之間;其中第一疊層位於活性結構以及第二疊層之間,且複數第一層中之一的第一摻雜濃度之最大值與複數第二層中之一的第二摻雜濃度之最小值之間的第一差異小於複數第三層中之一的第三摻雜濃度之最大值與複數第四層中之一的第四摻雜濃度之最小值之間的第二差異。
本公開內容提供另一種半導體元件,其包含︰一第一導電型半導體結構,其包含一第一疊層,第一疊層包含交疊的複數第一層以及複數第二層,第二疊層包含交疊的複數第三層以及複數第四層,各第一層具有一第一摻雜濃度以及一第一厚度,各第二層具有一第二摻雜濃度,複數第一層中之一的第一摻雜濃度的最大值大於複數第二層中之一的第二摻雜濃度的最小值;一第二導電型半導體結構位於第一導電型半導體結構之上;以及一活性結構位於第一導電型半導體結構以及第二導電型半導體結構之間;以及一半導體疊層位於第一導電型半導體結構以及活性結構之間,其中半導體疊層包含交疊的複數第一半導體層以及複數第二半導體層,每一第一半導體層具有一厚度,複數第一半導體層中之一的厚度小於複數第一層中之一的厚度。
本公開內容提供另一種半導體元件,其包含︰一第一導電型半導體結構,其包含一第一疊層以及一第二疊層,第一疊層包含交疊的複數第一層以及複數第二層,第二疊層包含交疊的複數第三層以及複數第四層,各第一層具有一第一摻雜濃度,各第二層具有一第二摻雜濃度,各第三層具有一第三摻雜濃度,各第四層具有一第四摻雜濃度,複數第一層中之一的第一摻雜濃度的最大值大於複數第二層中之一的第二摻雜濃度的最小值,複數第三層中之一的第三摻雜濃度的最大值大於複數第四層中之一的第四摻雜濃度的最小值;一第二導電型半導體結構位於第一導電型半導體結構之上;一活性結構位於第一導電型半導體結構以及第二導電型半導體結構之間;一半導體疊層位於第一導電型半導體結構以及活性結構之間,其中半導體疊層包含交疊的複數第一半導體層以及複數第二半導體層,每一第一半導體層具有一厚度,複數第一半導體層中之一的厚度小於複數第三層中之一的厚度;以及第一電極,其位於第二疊層之上。
本公開內容提供另一種半導體元件,其包含︰一第一導電型半導體結構,其包含一第一疊層,第一疊層包含交疊的複數第一層以及複數第二層,各第一層具有一第一摻雜濃度,各第二層具有一第二摻雜濃度,複數第一層中之一的第一摻雜濃度的最大值大於複數第二層中之一的第二摻雜濃度的最小值;一第二導電型半導體結構位於第一導電型半導體結構之上;一活性結構位於第一導電型半導體結構以及第二導電型半導體結構之間;以及一氮化物層位於活性結構以及第一導電型半導體結構之間,氮化物層具有一摻雜濃度,其小於複數第一層中之一的第一摻雜濃度以及小於複數第二層中之一的第二摻雜濃度。
本公開內容提供另一種半導體元件,其包含︰一第一導電型半導體結構,其包含一第一疊層,第一疊層包含交疊的複數第一層以及複數第二層,各第一層具有一第一摻雜濃度,各第二層具有一第二摻雜濃度,複數第一層中之一的第一摻雜濃度的最大值大於複數第二層中之一的第二摻雜濃度的最小值;一第二導電型半導體結構位於第一導電型半導體結構之上;一活性結構位於第一導電型半導體結構以及第二導電型半導體結構之間;一氮化物層位於活性結構以及第一導電型半導體結構之間,氮化物層具有一摻雜濃度,其小於複數第一層中之一的第一摻雜濃度以及小於複數第二層中之一的第二摻雜濃度;以及一間隔層位於氮化物層以及第一導電型半導體結構之間,間隔層具有一摻雜濃度,其小於氮化物層的摻雜濃度。
本公開內容提供一種半導體元件的製作方法,其包含提供一基板;形成一第二疊層於基板上,其包含形成一第三層以及形成一第四層,形成第三層的步驟包含於第一流速下提供一摻雜物來源,形成第四層的步驟包含於第二流速下提供一摻雜物來源,第二流速小於第一流速;以及形成一第一疊層於第二疊層之上,其包含形成一第一層以及形成一第二層,形成第一層的步驟包含於第三流速下提供一摻雜物來源,形成第二層的步驟包含於第四流速下提供一摻雜物來源,第四流速小於第三流速,且第三流速小於第一流速。
以下實施例將伴隨著圖式說明本發明之概念,在圖式或說明中,相似或相同之部分係使用相同之標號,並且在圖式中,元件之形狀或厚度可擴大或縮小。需特別注意的是,圖中未繪示或說明書未描述之元件,可以是熟習此技藝之人士所知之形式。
在本公開內容中,如果沒有特別的說明,通式AlGaAs代表Alx Ga(1-x) As,其中0≦x≦1;通式AlInP代表Alx In(1-x) P,其中0≦x≦1;通式AlGaInP代表(Aly Ga(1-y) )1-x Inx P,其中0≦x≦1,0≦y≦1;通式AlGaN代表Alx Ga(1-x) N,其中0≦x≦1;通式AlAsSb代表AlAs(1-x) Sbx ,其中0≦x≦1;通式InGaP代表Inx Ga1-x P,其中0≦x≦1;通式InGaAsP代表Inx Ga1-x As1-y Py ,其中0≦x≦1,0≦y≦1;通式InGaAsN代表Inx Ga1-x As1-y Ny, ,其中0≦x≦1,0≦y≦1;通式AlGaAsP代表Alx Ga1-x As1-y Py ,其中0≦x≦1,0≦y≦1;通式InGaAs代表Inx Ga1-x As,其中0≦x≦1;通式AlGaN代表Alx Ga1-x N,其中0≦x≦1;通式InGaN代表Inx Ga1–x N,其中0≦x≦1;通式InAlGaN代表Inx Aly Ga1−x−y N,其中0≦x≦1, 0≦y≦1。調整元素的含量可以達到不同的目的,例如但不限於,調整能階或是調整一發光元件的主發光波長。
本公開內容的半導體元件包含的每一層之組成以及摻雜物可用任何適合的方式分析,例如二次離子質譜儀(secondary ion mass spectrometer,SIMS) 。
本公開內容的半導體元件包含的每一層之厚度可用任何適合的方式分析,例如穿透式電子顯微鏡(transmission electron microscopy,TEM)或是掃描式電子顯微鏡(scanning electron microscope,SEM),藉以配合例如於SIMS圖譜上的各層深度位置。
第1圖為本公開內容之第一實施例之半導體元件的剖面圖。半導體元件包含一基板10、一位於基板10上的第一導電型半導體結構20、一位於第一導電型半導體結構20上的第二導電型半導體結構30、一位於第一導電型半導體結構20以及第二導電型半導體結構30之間的活性結構40、一與第一導電型半導體結構20電性連接的第一電極50以及一與第二導電型半導體結構30電性連接的第二電極60。第一導電型半導體結構20包含一第一疊層21以及一第二疊層22。第一疊層21位於基板10以及活性結構40之間。第二疊層22位於第一疊層21以及基板10之間。於本實施例中,第一導電型為n型,第二導電型為p型。於本實施例中,活性結構40可發光,且第一電極50以及第二電極60位於基板10的同一側。於一實施例中,因為第一電極50以及第二電極60位於基板10的同一側,半導體元件可以覆晶的方式與一支撐載板結合,且大部分的光會通過基板10逃逸至半導體元件外。
第2圖為本公開內容之第一實施例之半導體元件的第一導電型半導體結構20的剖面圖。於本實施例中,第一疊層21包含複數交疊的第一層211以及第二層212。第二疊層22包含複數交疊的第三層221以及第四層222。於一實施例中,第一層211的數目不小於2,第二層212的數目不小於2,第三層221的數目不小於2,第四層222的數目不小於2。一層第一層211和與其相鄰的一層第二層212視為一對。一層第三層221和與其相鄰的一層第四層222視為一對。較佳的,第三層221和第四層222的對數大於第一層211和第二層212的對數。具體而言,第一層211的數目小於第三層221的數目。第二層212的數目小於第四層222的數目。較佳的,第三層221和第四層222的對數不小於10,且不大於50。較佳的,第一層211和第二層212的對數不小於5,且不大於30。
第3圖為本公開內容之第一實施例之半導體元件的部分範圍之元素的濃度或離子強度與深度之關係圖。於本實施例中,第一層211、第二層212、第三層221和第四層222包含n型摻雜物,因此第一層211、第二層212、第三層221和第四層222具n型導電型態。n型摻雜物包含矽(Si)或銻(Sb)。於本實施例中,n型摻雜物包含矽(Si)。每一層第一層211具有一第一摻雜濃度C1 ,每一層第二層212具有一第二摻雜濃度C2 ,每一層第三層221具有一第三摻雜濃度C3 ,以及每一層第四層222具有一第四摻雜濃度C4
請參閱第3圖,複數第一層211中之一的第一摻雜濃度C1 大於複數第二層212中之一的第二摻雜濃度C2 。複數第三層221中之一的第三摻雜濃度C3 大於複數第四層222中之一的第四摻雜濃度C4 。複數第三層221中之一的第三摻雜濃度C3 大於複數第一層211中之一的第一摻雜濃度C1 。複數第二層212中之一的第二摻雜濃度C2 大於複數第四層222中之一的第四摻雜濃度C4 。較佳的,每一第一層211的第一摻雜濃度C1 大於每一第二層212的第二摻雜濃度C2 。每一第三層221的第三摻雜濃度C3 大於每一第四層222的第四摻雜濃度C4 。每一第三層221的第三摻雜濃度C3 大於每一第一層211的第一摻雜濃度C1 。每一第二層212的第二摻雜濃度C2 大於每一第四層222的第四摻雜濃度C4 。較佳的,複數第三層221中之一的第三摻雜濃度C3 的最大值至少為複數第四層222中之一的第四摻雜濃度C4 的最小值的1.5倍大,且不大於10倍。於一實施例中,每一第三層221的第三摻雜濃度C3 的最大值至少為每一第四層222的第四摻雜濃度C4 的最小值的1.5倍大,且不大於10倍。
於一實施例中,複數第一層211中之一的第一摻雜濃度C1 的最大值介於5×1018 /cm3 和5×1019 /cm3 之間(兩者皆含),較佳的,介於1×1019 /cm3 和3×1019 /cm3 之間(兩者皆含)。複數第二層212中之一的第二摻雜濃度C2 的最小值介於5×1018 /cm3 和5×1019 /cm3 之間(兩者皆含),較佳的,介於1×1019 /cm3 和3×1019 /cm3 之間(兩者皆含)。複數第三層221中之一的第三摻雜濃度C3 的最大值介於5×1018 /cm3 和1×1020 /cm3 之間(兩者皆含),較佳的,介於1×1019 /cm3 和6×1019 /cm3 之間(兩者皆含)。複數第四層222中之一的第四摻雜濃度C4 的最小值介於1×1018 /cm3 和5×1019 /cm3 之間(兩者皆含),較佳的,介於5×1018 /cm3 和3×1019 /cm3 之間(兩者皆含)。
於第一實施例中,每一第一層211的第一摻雜濃度C1 的最大值介於5×1018 /cm3 和5×1019 /cm3 之間(兩者皆含),較佳的,介於1×1019 /cm3 和3×1019 /cm3 之間(兩者皆含)。每一第二層212的第二摻雜濃度C2 的最小值介於5×1018 /cm3 和5×1019 /cm3 之間(兩者皆含),較佳的,介於1×1019 /cm3 和3×1019 /cm3 之間(兩者皆含)。每一第三層221的第三摻雜濃度C3 的最大值介於5×1018 /cm3 和1×1020 /cm3 之間(兩者皆含),較佳的,介於1×1019 /cm3 和6×1019 /cm3 之間(兩者皆含)。每一第四層222的第四摻雜濃度C4 的最小值介於1×1018 /cm3 和5×1019 /cm3 之間(兩者皆含),較佳的,介於5×1018 /cm3 和3×1019 /cm3 之間(兩者皆含)。
請參閱第3圖,複數第一層211中之一的第一摻雜濃度C1 的最大值與複數第二層212中之一的第二摻雜濃度C2 的最小值之間的第一差異(D1 )小於複數第三層221中之一的第三摻雜濃度C3 的最大值與複數第四層222中之一的第四摻雜濃度C4 的最小值之間的第二差異(D2 )。較佳的,複數第一層211中之一的第一摻雜濃度C1 的最大值與相鄰的第二層212的第二摻雜濃度C2 的最小值之間的第一差異(D1 )小於複數第三層221中之一的第三摻雜濃度C3 的最大值與相鄰的第四層222的第四摻雜濃度C4 的最小值之間的第二差異(D2 )。較佳的,每一第一層211的第一摻雜濃度C1 的最大值與相鄰的第二層212的第二摻雜濃度C2 的最小值之間的第一差異(D1 )小於每一第三層221的第三摻雜濃度C3 的最大值與相鄰的第四層222的第四摻雜濃度C4 的最小值之間的第二差異(D2 )。
於第一實施例中,第二差異(D2 )至少為第一差異(D1 )的1.5倍大,且較佳的,至少為第一差異(D1 )的2倍大,又更佳的,不超過20倍。於本實施例中,複數第一層211中之一的第一摻雜濃度C1 的最大值與相鄰的第二層212的第二摻雜濃度C2 的最小值之間的第一差異(D1 )約為4×1018 /cm3 。複數第三層221中之一的第三摻雜濃度C3 的最大值與相鄰的第四層222的第四摻雜濃度C4 的最小值之間的第二差異(D2 )約為2.1×1019 /cm3
於一實施例中,至少兩個連續的第一層211的第一摻雜濃度C1 的最大值與相鄰的第二層212的第二摻雜濃度C2 的最小值之間的第一差異(D1 )小於至少兩個連續的第三層221的第三摻雜濃度C3 的最大值與相鄰的第四層222的第四摻雜濃度C4 的最小值之間的第二差異(D1 )。第4圖為第3圖之A部位的放大圖。於本實施例中,三個連續的第一層211的第一摻雜濃度C1 的最大值與相鄰的第二層212的第二摻雜濃度C2 的最小值之間的第一差異(D11 、D12 、D13 )小於三個連續的第三層221的第三摻雜濃度C3 的最大值與相鄰的第四層222的第四摻雜濃度C4 的最小值之間的第二差異(D21 、D22 、D23 ),亦即,D11 、D12 、D13 < D21 、D22 、D23
於一實施例中,任兩層第一層211的第一摻雜濃度C1 的最大值之比值介於0.3至3之間(兩者皆含),且較佳的,介於0.9至1.1之間(兩者皆含)。於一實施例中,任兩層第二層212的第二摻雜濃度C2 的最小值之比值介於0.3至3之間(兩者皆含),且較佳的,介於0.9至1.1之間(兩者皆含)。於一實施例中,任兩層第三層221的第三摻雜濃度C3 的最大值之比值介於0.3至3之間(兩者皆含),且較佳的,介於0.5至2之間(兩者皆含)。於一實施例中,任兩層第四層222的第四摻雜濃度C4 的最小值之比值介於0.3至3之間(兩者皆含),且較佳的,介於0.5至2之間(兩者皆含)。
第一層211、第二層212、第三層221以及第四層222包含三五族半導體材料。較佳的,第一層211、第二層212、第三層221以及第四層222包含Ina Alb Ga1−a−b N,其中0≦a≦1, 0≦b≦1。於一實施例中,第一層211、第二層212、第三層221以及第四層222包含相同材料。於本實施例中,第一層211、第二層212、第三層221以及第四層222皆包含GaN。於另一實施例中,第一層211以及第三層221包含相同材料,第二層212以及第四層222包含相同材料,且第一層211以及第二層212包含不同材料。於另一實施例中,第一層211、第二層212以及第四層222包含GaN,第三層221包含Alc Ga1–c N,其中 0< c≦0.1。於另一實施例中,第二層212以、第三層221以及第四層222包含GaN,第一層211包含Alc Ga1–c N,其中 0< c≦0.1。於另一實施例中,第二層212以及第四層222包含GaN,第三層221以及第一層211包含Alc Ga1–c N,其中 0< c≦0.1。
於一實施例中,每一層第一層211具有一第一厚度。每一層第二層212具有一第二厚度。每一層第三層221具有一第三厚度。每一層第四層222具有一第四厚度。每一第一厚度以及每一第三厚度不小於100埃(Å),且較佳的,不大於800 Å。每一第二厚度以及每一第四厚度不小於20埃(Å),且較佳的,不小於100埃(Å),且更佳的,不大於800 Å。如果第一厚度或是第三厚度大於800Å,半導體元件的磊晶品質會變差。如果第二厚度或第四厚度小於20Å,則電流擴散能力會變差,若第二厚度或第四厚度大於100Å,則可增進電流擴散能力。較佳的,每一第一厚度、每一第二厚度、每一第三厚度以及每一第四厚度介於200Å至500Å之間。請參閱第3圖,任兩層相鄰的第一層211的第一摻雜濃度C1 的最大值對應的深度位置的差異大致等於一對第一層211的第一厚度以及第二層212的第二厚度的總和。任兩層相鄰的第三層221的第三摻雜濃度C3 的最大值對應的深度位置的差異大致等於一對中第三層221的第三厚度以及第四層222的第四厚度的總和。
於本實施例中,任兩層第一層211的第一厚度之間的比值介於0.85至1.15之間(兩者皆含),且較佳的,介於0.9至1.1之間(兩者皆含)。於一實施例中,任兩層第二層212的第二厚度之間的比值介於0.85至1.15之間(兩者皆含),且較佳的,介於0.9至1.1之間(兩者皆含)。任兩層第三層221的第三厚度之間的比值介於0.85至1.15之間(兩者皆含),且較佳的,介於0.9至1.1之間(兩者皆含)。任兩層第四層222的第四厚度之間的比值介於0.85至1.15之間(兩者皆含),且較佳的,介於0.9至1.1之間(兩者皆含)。
於一實施例中,複數第一層211中之一的第一厚度與複數第二層212中之一的第二厚度之間的比值介於0.85至10之間。於一實施例中,每一第一層211的第一厚度與每一第二層212的第二厚度之間的比值介於0.85至10之間。於本實施例中,複數第一層211中之一的第一厚度與複數第二層212中之一的第二厚度之間的比值介於0.85至1.15之間,且較佳的,介於0.9至1.1之間(兩者皆含)。具體的,每一第一層211的第一厚度與每一第二層212的第二厚度之間的比值介於0.85至1.15之間,且較佳的,介於0.9至1.1之間(兩者皆含) 。
於一實施例中,複數第一層211中之一的第一厚度與複數第三層221中之一的第三厚度之間的比值介於0.85至10之間。於一實施例中,每一第一層211的第一厚度與每一第三層221的第三厚度之間的比值介於0.85至10之間。於本實施例中,複數第一層211中之一的第一厚度與複數第三層221中之一的第三厚度之間的比值介於0.85至1.15之間,且較佳的,介於0.9至1.1之間(兩者皆含)。具體的,每一第一層211的第一厚度與每一第三層221的第三厚度之間的比值介於0.85至1.15之間,且較佳的,介於0.9至1.1之間(兩者皆含)。
於一實施例中,複數第一層211中之一的第一厚度與複數第四層222中之一的第四厚度之間的比值介於0.85至10之間。於一實施例中,每一第一層211的第一厚度與每一第四層222的第四厚度之間的比值介於0.85至10之間。於本實施例中,複數第一層211中之一的第一厚度與複數第四層222中之一的第四厚度之間的比值介於0.85至1.15之間,且較佳的,介於0.9至1.1之間(兩者皆含)。具體的,每一第一層211的第一厚度與每一第四層222的第四厚度之間的比值介於0.85至1.15之間,且較佳的,介於0.9至1.1之間(兩者皆含)。
活性結構40包含交疊的井層(圖未示)以及阻障層(圖未示)。每一組障層具有一第一能階,每一井層具有一第二能階。第一能階不小於第二能階,且較佳的,大於第二能階。井層以及阻障層包含三五族半導體材料。於本實施例中,井層包含Inj Ga1–j N,其中0<j≦1。阻障層包含Alk Ga1–k N,其中 0≦k≦1。於本實施例中,阻障層包含GaN。於另一實施例中,0<k≦0.2。於本實施例中,每一阻障層具有一不大於20 nm以及不小於3 nm的厚度。具體地,每一井層具有一厚度,其小於複數阻障層中之一的厚度。井層的厚度不大於10 nm,且較佳的,不小於1 nm。
請參閱第1圖,第一疊層21具有一第一總厚度(T1 ),以及第二疊層22具有一第二總厚度(T2 ),其中第二總厚度(T2 )大於第一總厚度(T1 )。於一實施例中,第二總厚度(T2 )至少為第一總厚度(T1 )的兩倍厚。較佳的,第二總厚度(T2 )不大於第一總厚度(T1 )的五倍。於第一實施例中,第一總厚度(T1 )介於0.3 μm以及2 μm之間(兩者皆含),且較佳的,介於0.5 μm至1 μm之間(兩者皆含)。第二總厚度(T2 )介於0.5 μm以及5 μm之間(兩者皆含),且較佳的,介於1 μm至2.5 μm之間(兩者皆含)。第一疊層21更包含一第一部份213以及一與其相鄰的第二部分214,其中第一部份213具有第一總厚度(T1 ),且第二部分214具有小於第一總厚度(T1 )的一第三總厚度(T3 )。較佳的,第三總厚度(T3 )不小於100 nm,藉以降低起始電壓,且更佳的,不超過500 nm。第一電極50位於第二部分214的正上方。具體地,第一電極50於垂直方向與第二部分214重疊,亦即,第一電極50在基板10朝向活性結構40的方向與第二部分214重疊。具體的,第一電極50在基板10朝向活性結構40的方向不與第一部份213重疊。於一實施例中,第一電極50直接接觸複數第一層211中之一。於一實施例中,第一電極50直接接觸複數第二層212中之一。
本公開內容的半導體元件包含第一導電型半導體結構20,其具有第一疊層21以及一第二疊層22,因此半導體元件具有較佳的過度電性應力(electrical over stress,EOS)且具有較佳的橫向電流擴散。此外,與一不含有本公開內容的第一導電型半導體結構20的半導體元件相比,本公開內容的半導體元件可將電子較均勻的擴散至活性結構40的井層中。因此,井層中電子和電洞複合(recombination)的機率增加,本公開內容的半導體元件的發光效率可因此提升。
第5圖為本公開內容之第一實施例之半導體元件的製造方法之示意圖。於本實施例中,第一導電型半導體結構20、第二導電型半導體結構30以及活性結構40藉由金屬有機化學氣相沉積((metal-organic chemical vapor deposition,MOCVD)以磊晶成長的方式形成。製造方法包含提供一基板10;於基板10上形成一第二疊層22;以及於第二疊層22上形成第一疊層21。形成第二疊層22之步驟是操作在一大於800℃的第一溫度中,且較佳的,第一溫度大於900℃,又更佳的,不大於1200℃。形成第一疊層21之步驟是操作在一大於800℃的第二溫度中,且較佳的,第一溫度大於900℃,又更佳的,不大於1200℃。較佳的,第一溫度與第二溫度實質上相同。
於基板10上形成一第二疊層22的步驟包含形成一第三層221以及形成一第三層221。形成第三層221以及形成第四層222的步驟重複超過一次以使複數第三層221以及複數第三層221交疊。較佳的,形成第三層221的步驟包含於一第一流速下提供一摻雜物來源;提供一三A族材料來源以及提供一五A族材料來源。形成第四層222的步驟包含於一第二流速下提供一摻雜物來源;提供一三A族材料來源以及提供一五A族材料來源。第二流速小於第一流速。於本實施例中,第二流速是0。亦即,摻雜物來源只在成長第三層221的時候流入MOCVD的腔體內,而在成長第四層222的時候,摻雜物來源是停止流入MOCVD的腔體內。於一實施例中,第四層222的摻雜物是非故意地摻雜進入第四層222。亦即,第三層221的摻雜物可能擴散至相鄰的第四層222。於另一實施例中,在成長第四層222的時候,成長第三層221所提供的摻雜物來源可能會殘留在MOCVD的腔體。
於第二疊層22形成一第一疊層21的步驟包含形成一第一層211以及形成一第二層212。形成第一層211以及形成第二層212的步驟重複超過一次以使複數第一層211以及複數第二層212交疊。較佳的,形成第一層211的步驟包含於一第三流速下提供一摻雜物來源;提供一三A族材料來源以及提供一五A族材料來源。形成第二層212的步驟包含於一第四流速下提供一摻雜物來源;提供一三A族材料來源以及提供一五A族材料來源。第四流速小於第三流速。較佳的,第四流速大於第二流速。第三流速小於第一流速。於本實施例中,第一流速大於第三流速,第三流速大於第四流速,且第四流速大於第二流速。較佳的,在成長第一疊層21的時候,摻雜物來源持續地流入腔體內。然而,在成長第一層211的時候,摻雜物來源的量比成長第二層212的時候多。較佳的,在成長第三層221的時候,摻雜物來源的量比成長第一層211的時候多。於另一實施例中,第二層212的摻雜物是非故意地摻雜進入第二層212。亦即,第四流速為0,但較佳的,第四流速大於0。於一實施例中,第一層211的摻雜物可能擴散至相鄰的第二層212。於另一實施例中,在成長第二層212的時候,成長第一層211所提供的摻雜物來源可能會殘留在MOCVD的腔體。
於第一實施例中,於成長第三層221的步驟中提供的三A族材料來源、於成長第四層222的步驟中提供的三A族材料來源、於成長第一層211的步驟中提供的三A族材料來源以及於成長第二層212的步驟中提供的三A族材料來源皆相同。此外,於成長第三層221、第四層222、第一層211以及第二層212的步驟中提供三A族材料來源的流速實質上皆相同。
於第一實施例中,於成長第三層221的步驟中提供的五A族材料來源、於成長第四層222的步驟中提供的五A族材料來源、於成長第一層211的步驟中提供的五A族材料來源以及於成長第二層212的步驟中提供的五A族材料來源皆相同。此外,於成長第三層221、第四層222、第一層211以及第二層212的步驟中提供五A族材料來源的流速實質上皆相同。
於第一實施例中,於成長第三層221的步驟中提供的摻雜物來源、於成長第四層222的步驟中提供的摻雜物來源、於成長第一層211的步驟中提供的摻雜物來源以及於成長第二層212的步驟中提供的摻雜物來源皆相同。於本實施例中,摻雜物來源包含矽甲烷(silane ,SiH4)。
於本公開內容中,三A族材料包含三甲基鎵(trimethylgallium,TMGa)、三乙基鎵(triethylgallium,TEGa) 、三甲基鋁(trimethylaluminum,TMAl)或是三甲基銦(trimethylindium,TMIn)。五A族材料包含氨氣(NH3 )。摻雜物來源包含矽甲烷(silane ,SiH4)或二茂鎂(bis-cyclopentadienyl magnesium,Cp2 Mg)。
第6圖為本公開內容之第二實施例之半導體元件的剖面圖。本公開內容的第二實施例的發光元件包含與第一實施例大致上相同的結構,不同的地方在於本實施例的發光元件更包含一半導體疊層70位於第一導電型半導體結構20以及活性結構40之間。半導體疊層70可包含複數交疊的第一半導體層(圖未示)以及第二半導體層(圖未示),其中一單一第一半導體層以及一鄰近的單一第二半導體層視為一對。第一半導體層以及第二半導體層包含三五族半導體材料。一對中的第一半導體層的能階大於第二半導體層的能階。複數第一半導體層中之一的厚度大於複數第二半導體層中之一的厚度。較佳的,每一第一半導體層的厚度大於每一第二半導體層的厚度。第一半導體層包含Ind Ale Ga1−d−e N,其中0≦d≦1,0≦e≦1。第二半導體層包含Inf Ga1–f N,其中0<f≦1。於一實施例中,第一半導體層包含GaN。第一半導體層以及第二半導體層的對數不小於3,且較佳的,不小於5,又更佳的,不大於40。
第一半導體層的總厚度,亦即,複數第一半導體層的厚度總和,大於複數第一層211中之一的第一厚度。較佳的,第一半導體層的總厚度大於複數第二層212中之一的第二厚度。較佳的,第一半導體層的總厚度大於複數第三層221中之一的第三厚度。較佳的,第一半導體層的總厚度大於複數第四層212中之一的第四厚度。於第二實施例中,每一第一半導體層的厚度約為4 nm。第一半導體層以及第二半導體層的對數為15。第一厚度、第二厚度、第三厚度以及第四厚度皆為40 nm。於一實施例中,複數第一半導體層中之一的厚度小於複數第一層211中之一的第一厚度。複數第一半導體層中之一的厚度小於複數第二層212中之一的第二厚度。複數第一半導體層中之一的厚度小於複數第三層221中之一的第三厚度。複數第一半導體層中之一的厚度小於複數第四層222中之一的第四厚度。較佳的,每一第一半導體層的厚度小於每一第一層211的第一厚度,每一第一半導體層的厚度小於每一第二層212的第二厚度,每一第一半導體層的厚度小於每一第三層221的第三厚度,每一第一半導體層的厚度小於每一第四層222的第四厚度,藉以具有較佳的電流擴散能力以及磊晶品質。於另一實施例中,複數第一半導體層中之一的厚度約為4 nm。於另一實施例中,複數第一半導體層中之一的厚度介於3 nm至80 nm之間(兩者皆含)。於另一實施例中,第一半導體層的總厚度介於100 nm至500 nm之間(兩者皆含)。
第二半導體層的總厚度,亦即,複數第二半導體層的厚度總和,小於複數第一層211中之一的第一厚度。較佳的,第二半導體層的總厚度小於複數第二層212中之一的第二厚度。較佳的,第二半導體層的總厚度小於複數第三層221中之一的第三厚度。較佳的,第二半導體層的總厚度小於複數第四層212中之一的第四厚度。於第二實施例中,每一第二半導體層的厚度約為1 nm。較佳的,複數第二半導體層的厚度小於複數第一層211中之一的第一厚度。複數第二半導體層的厚度小於複數第二層212中之一的第二厚度。複數第二半導體層中之一的厚度小於複數第三層221中之一的第三厚度。複數第二半導體層中之一的厚度小於複數第四層222中之一的第四厚度。較佳的,每一第二半導體層的厚度小於每一第一層211的第一厚度,每一第二半導體層的厚度小於每一第二層212的第二厚度,每一第二半導體層的厚度小於每一第三層221的第三厚度,每一第二半導體層的厚度小於每一第四層222的第四厚度,藉以具有較佳的電流擴散能力以及磊晶品質。
於一實施例中,複數井層中之一的厚度介於複數第一層211中之一的第一厚度以及複數第二半導體層中之一的厚度之間。於一實施例中,複數井層中之一的厚度介於複數第二層212中之一的第二厚度以及複數第二半導體層中之一的厚度之間。於一實施例中,複數井層中之一的厚度介於複數第三層221中之一的第三厚度以及複數第二半導體層中之一的厚度之間。於一實施例中,複數井層中之一的厚度介於複數第四層222中之一的第四厚度以及複數第二半導體層中之一的厚度之間。於本實施例中,每一井層的厚度介於每一第一層211的第一厚度以及每一第二半導體層的厚度之間。每一井層的厚度介於每一第二層212的第二厚度以及每一第二半導體層的厚度之間。較佳的,每一井層的厚度介於每一第三層221的第三厚度以及每一第二半導體層的厚度之間。較佳的,每一井層的厚度介於每一第四層222的第四厚度以及每一第二半導體層的厚度之間。
於第二實施例中,半導體疊層70具有一摻雜濃度,其低於複數第四層222中之一的第四摻雜濃度C4 ,且較佳的,低於每一第四層222的第四摻雜濃度C4 。具體地,每一層第一半導體層皆具有一摻雜濃度,每一層第二半導體層皆具有一摻雜濃度。於一實施例中,複數第一半導體層中之一的摻雜濃度大於複數第二半導體層中之一的摻雜濃度。於本實施例中,每一第一半導體層的摻雜濃度大於每一第二半導體層的摻雜濃度。較佳的,複數第一半導體層中之一的摻雜濃度小於複數第四層222中之一的第四摻雜濃度C4 。更佳的,每一第一半導體層的摻雜濃度小於每一第四層222的第四摻雜濃度C4 。於一實施例中,複數第一半導體層中之一的摻雜濃度或是複數第二半導體層中之一的摻雜濃度介於1×1017 /cm3 和5×1018 /cm3 之間(兩者皆含),且較佳的,每一第一半導體層的摻雜濃度或是每一第二半導體層的摻雜濃度介於1×1017 /cm3 和5×1018 /cm3 之間(兩者皆含)。因本公開內容的半導體元件包含半導體疊層70,半導體元件具有較低的起始電壓以及具有較佳的發光效率。
於一實施例中,本公開內容的半導體元件更包含一氮化物層(圖未示)介於半導體疊層70以及第一導電型半導體結構20之間。氮化物層包含n型摻雜物,因此具n型導電型態。此外,氮化物層的n型摻雜物與第一導電型半導體結構20的n型摻雜物相同。氮化物層的摻雜濃度低於複數第一層211中之一的第一摻雜濃度C1 ,且較佳的,低於每一第一層211的第一摻雜濃度C1 。較佳的,氮化物層的摻雜濃度低於複數第二層212中之一的第一摻雜濃度C2 ,且較佳的,低於每一第二層212的第一摻雜濃度C2 。於一實施例中,氮化物層的摻雜濃度亦低於複數第三層221中之一的第三摻雜濃度C3 ,且較佳的,低於每一第三層221的第一摻雜濃度C3 。於一實施例中,氮化物層的摻雜濃度亦低於複數第四層222中之一的第四摻雜濃度C4 ,且較佳的,低於每一第四層222的第一摻雜濃度C4 。於另一實施例中,氮化物層的摻雜濃度大於複數第一半導體層中之一的摻雜濃度或是大於複數第二半導體層中之一的摻雜濃度。較佳的,氮化物層的摻雜濃度大於每一第一半導體層的摻雜濃度或是大於每一第二半導體層的摻雜濃度。於另一實施例中,氮化物層的摻雜濃度介於1×1018 /cm3 和5×1019 /cm3 之間(兩者皆含),且較佳的,介於5×1018 /cm3 和1×1019 /cm3 之間(兩者皆含)。於一實施例中,氮化物層具有一厚度,其大於複數第一層211中之一的厚度。氮化物層的厚度大於複數第二層212中之一的厚度。氮化物層的厚度大於複數第三層221中之一的厚度。氮化物層的厚度大於複數第四層222中之一的厚度。較佳的,氮化物層的厚度大於每一第一層211的厚度。氮化物層的厚度大於每一第二層212的厚度。氮化物層的厚度大於每一第三層221的厚度。氮化物層的厚度大於每一第四層222的厚度。於一實施例中,氮化物層的厚度不小於10 nm,且不大於100 nm。於一實施例中,氮化物層包含三五族半導體材料,例如Inm Aln Ga1−m−n N,其中 0≦m≦1,0≦n≦1。於一實施例中,氮化物層包含GaN。氮化物層可增進磊晶的品質。
於本實施例中,半導體元件的製造方法更包含於第一疊層21上形成一氮化物層。形成氮化物層的步驟包含提供於一第五流速下一摻雜物來源;提供一三A族材料來源以及提供一五A族材料來源。第五流速小於第一流速。於本實施例中,第五流速小於第三流速。第五流速大於第二流速。於本實施例中,第五流速小於第四流速。於本實施例中,於第一疊層21上形成一氮化物層的步驟中提供的三A族材料來源與五A族材料來源分別與於形成第一疊層21的步驟中提供的三A族材料來源與五A族材料來源相同。於另一實施例中,於第一疊層21上形成一氮化物層的步驟中提供的三A族材料來源與於形成第一疊層21或第二疊層22的步驟中提供的三A族材料來源之一不同。
於一實施例中,本公開內容的半導體元件更包含一間隔層(圖未示)位於氮化物層以及第一導電型半導體結構20之間。間隔層包含n型摻雜物,因此具n型導電型態。此外,氮化物層的n型摻雜物與第一導電型半導體結構20的n型摻雜物相同。間隔層的摻雜濃度低於複數第一層211中之一的第一摻雜濃度C1 ,且較佳的,低於每一第一層211的第一摻雜濃度C1 。較佳的,間隔層的摻雜濃度低於複數第二層212中之一的第一摻雜濃度C2 ,且較佳的,低於每一第二層212的第一摻雜濃度C2 。於一實施例中,間隔層的摻雜濃度亦低於複數第三層221中之一的第三摻雜濃度C3 ,且較佳的,低於每一第三層221的第一摻雜濃度C3 。於一實施例中,間隔層的摻雜濃度亦低於複數第四層222中之一的第四摻雜濃度C4 ,且較佳的,低於每一第四層222的第一摻雜濃度C4 。於另一實施例中,間隔層的摻雜濃度大於複數第一半導體層中之一的摻雜濃度或是大於複數第二半導體層中之一的摻雜濃度。較佳的,間隔層的摻雜濃度大於每一第一半導體層的摻雜濃度或是大於每一第二半導體層的摻雜濃度。於本實施例中,間隔層的摻雜濃度小於氮化物層的摻雜濃度。於另一實施例中,間隔層的摻雜濃度介於1×1017 /cm3 和 5×1018 /cm3 之間(兩者皆含)。
於一實施例中,間隔層具有一厚度,其大於複數第一層211中之一的厚度。間隔層的厚度大於複數第二層212中之一的厚度。間隔層的厚度大於複數第三層221中之一的厚度。間隔層的厚度大於複數第四層222中之一的厚度。較佳的,間隔層的厚度大於每一第一層211的厚度。間隔層的厚度大於每一第二層212的厚度。間隔層的厚度大於每一第三層221的厚度。間隔層的厚度大於每一第四層222的厚度。於一實施例中,間隔層的厚度不小於50 nm,且不大於300 nm。於一實施例中,間隔層包含三五族半導體材料,例如Inq Alr Ga1−q−r N,其中0≦q≦1,0≦r≦1。於一實施例中,間隔層包含GaN。間隔層可更增進半導體元件的磊晶品質。
於一實施例中,半導體元件的製造方法更包含於第一疊層21上形成一間隔層。於本實施例中,於第一疊層21上形成一間隔層的步驟是在於第一疊層21上形成一氮化物層的步驟之前。形成間隔層的步驟包含提供於一第六流速下一摻雜物來源;提供一三A族材料來源以及提供一五A族材料來源。第六流速小於第四流速。於本質施例中,第六流速大於第二流速。於本實施例中,於第一疊層21上形成一間隔層的步驟中提供的三A族材料來源與五A族材料來源分別與於形成第一疊層21的步驟中提供的三A族材料來源與五A族材料來源相同。於另一實施例中,於第一疊層21上形成一間隔層的步驟中提供的三A族材料來源與於形成第一疊層21或第二疊層22的步驟中提供的三A族材料來源之一不同。於另一實施例中,於本實施例中,於形成間隔層的步驟中提供三A族材料來源的流速以及提供五A族材料來源的流速分別與於形成第一疊層21的步驟中提供三A族材料來源的流速以及提供五A族材料來源的流速相同。
於一實施例中,第二導電型半導體結構30包含一半導體接觸層(圖未示)。半導體接觸層包含三五族半導體材料,例如Alg Ga1–g N,其中 0≦g≦1。於一實施例中, 0<g≦0.1,且較佳的,0<g≦0.05,藉以增進發光效率。於另一實施例中,半導體接觸層包含GaN。於一實施例中,半導體接觸層具有一不大於 15 nm的厚度,且較佳的,大於3 nm。於第二實施例中,半導體接觸層包含一p型摻雜物,且具有p型導電型態。p型摻雜物包含鎂(Mg),碳(C)或是鋅(Zn)。p型摻雜物在半導體接觸層中的濃度大於1´1018 /cm3 ,且較佳的,大於 1´1019 /cm3 ,且更佳的,介於1´1019 /cm3 以及 5´1022 /cm3 之間(兩者皆含)。
於一實施例中,第二導電型半導體結構30更包含一電子阻擋層(圖未示)介於活性結構40以及半導體接觸層之間。電子阻擋層包含三五族半導體材料以及一p型摻雜物。電子阻擋層具有p型導電型態。p型摻雜物包含鎂(Mg),碳(C)或是鋅(Zn)。較佳的,p型摻雜物包含鎂(Mg)。較佳的,電子阻擋層的能階大於半導體接觸層的能階。電子阻擋層包含Alh Ga1–h N,其中 0≦h≦1,且較佳的,0≦h≦0.5。電子阻擋層的厚度大於半導體接觸層的厚度。
於一實施例中,半導體元件更包含一緩衝層(圖未示)介於基板10以及第一導電型半導體結構20之間。緩衝層可以降低晶格缺陷以及增進成長於其上之層的品質。於一實施例中,緩衝層包含Ali Ga1–i N,其中 0≦i≦1。於一實施例中,緩衝層包含GaN。於另一實施例中,緩衝層包含AlN。緩衝層可以磊晶方式或是物理氣相沉積(physical vapor deposition,PVD)形成。
基板10具有一足夠的厚度以支撐之後在基板10上的層或是結構。基板10的厚度例如為大於50微米(μm),且較佳地,不超過300微米。於一實施例中,基板10包含藍寶石(sapphire),其上表面包含週期性排列的凸出物。於另一實施例中,基板10包含導電材料,其包含矽(Si)、鍺(Ge)、銅 (Cu)、鉬(Mo)、鎢鉬(MoW)、氮化鋁(AlN)、氧化鋅(ZnO)或銅鎢(CuW)。
第一電極50以及第二電極60用於與一外接電源連接且傳導在兩者之間的電流。第一電極50以及第二電極60的材料包含透明導電材料或是金屬材料。透明導電材料包含透明導電氧化物,其包含氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)或氧化銦鋅(IZO)。金屬材料包含金(Au)、鉑(Pt)、鍺金鎳(GeAuNi)、鈦(Ti)、鈹金(BeAu)、鍺金(GeAu)、鋁(Al)、鋅金( ZnAu)或鎳(Ni)。
於一實施例中,第一電極50以及第二電極60可分別位於基板10的相反兩側,基板10可包含導電材料。
執行磊晶成長的方式包含但不限於金屬有機化學氣相沉積(metal-organic chemical vapor deposition,MOCVD)、氫化物氣相磊晶法(hydride vapor phase epitaxial,HVPE) 、或是液相晶體外延生長(liquid-phase epitaxy ,LPE)。
本公開內容的半導體元件包含一發光二極體、雷射或是功率元件。於一實施例中,半導體元件包含發光二極體。半導體元件發出的光的峰值波長位於可見光或不可見光的範圍,且較佳的,位於藍光或是紫外光的範圍。較佳的,峰值波長位於300 nm至500 nm之間,且較佳的,位於 350 nm至 480 nm之間。於一實施例中,雷射為一垂直腔面發射激光器(vertical-cavity surface emitting laser,VCSEL)。
於本公開內容中,元素分析圖譜,例如但不限於,SIMS圖譜中,第一導電型半導體結構20、氮化物層、間隔層以及半導體疊層70中的n型摻雜物並非背景雜訊。
於本公開內的另一實施例中,前面所述之實施例中的元件或結構可改變或是互相結合。例如,第1圖所示的半導體元件可包含間隔層。
需注意的是,本發明所列舉之各實施例僅用以說明本發明,並非用以限制本發明之範圍。任何人對本發明所作顯而易見的修飾或變更皆不脫離本發明之精神與範圍。不同實施例中相同或相似的構件,或者不同實施例中具相同標號的構件皆具有相同的物理或化學特性。此外,本發明中上述之實施例在適當的情況下,是可互相組合或替換,而非僅限於所描述之特定實施例。在一實施例中詳細描述之特定構件與其他構件的連接關係亦可以應用於其他實施例中,且均落於如後所述之本發明之權利保護範圍的範疇中。
10‧‧‧基板 20‧‧‧第一導電型半導體結構 30‧‧‧第二導電型半導體結構 40‧‧‧活性結構 50‧‧‧第一電極 60‧‧‧第二電極 21‧‧‧第一疊層 22‧‧‧第二疊層 211‧‧‧第一層 212‧‧‧第二層 221‧‧‧第三層 222‧‧‧第四層 213‧‧‧第一部份 214‧‧‧第二部分 T1‧‧‧第一總厚度 T2‧‧‧第二總厚度 T3‧‧‧第三總厚度 C1‧‧‧第一摻雜濃度 C2‧‧‧第二摻雜濃度 C3‧‧‧第三摻雜濃度 C4‧‧‧第四摻雜濃度 D1‧‧‧第一差異 D2‧‧‧第二差異 D11、D12、D13‧‧‧第一差異 D21、D22、D23‧‧‧第二差異 70‧‧‧半導體疊層
第1圖為本公開內容之第一實施例之半導體元件的剖面圖;
第2圖為本公開內容之第一實施例之半導體元件的第一導電型半導體結構的剖面圖;
第3圖為本公開內容之第一實施例之半導體元件的部分範圍之元素的濃度或離子強度與深度之關係圖;
第4圖為第3圖之A部位的放大圖;
第5圖為本公開內容之第一實施例之半導體元件的製造方法之示意圖;
第6圖為本公開內容之第二實施例之半導體元件的剖面圖;
無。
10‧‧‧基板
20‧‧‧第一導電型半導體結構
30‧‧‧第二導電型半導體結構
40‧‧‧活性結構
50‧‧‧第一電極
60‧‧‧第二電極
21‧‧‧第一疊層
22‧‧‧第二疊層
213‧‧‧第一部份
214‧‧‧第二部分
T1‧‧‧第一總厚度
T2‧‧‧第二總厚度
T3‧‧‧第三總厚度

Claims (9)

  1. 一種半導體元件,其包含:一第一導電型半導體結構,其包含一第一疊層以及一第二疊層,該第一疊層包含交疊的複數第一層以及複數第二層,該第二疊層包含交疊的複數第三層以及複數第四層,各該第一層具有一第一摻雜濃度,各該第二層具有一第二摻雜濃度,各該第三層具有一第三摻雜濃度,各該第四層具有一第四摻雜濃度;一第二導電型半導體結構位於該第一導電型半導體結構之上;一活性結構位於該第一導電型半導體結構以及該第二導電型半導體結構之間;以及一第一電極;其中該第一疊層位於該活性結構以及該第二疊層之間,且複數該等第一層中之一的第一摻雜濃度之最大值與複數該等第二層中之一的第二摻雜濃度之最小值之間的第一差異小於複數該等第三層中之一的第三摻雜濃度之最大值與複數該等第四層中之一的第四摻雜濃度之最小值之間的第二差異;其中該第一疊層包含一第一部份以及與該第一部份相鄰的第二部分,該第一部份具有一第一總厚度,該第二部份具有一第三總厚度,該第一總厚度大於該第三總厚度,且該第一電極與該第二部分於垂直方向重疊。
  2. 如請求項1所述的半導體元件,其中該第二差異為該第一差異的至少1.5倍。
  3. 如請求項1所述的半導體元件,其中該第一疊層具有一第一總厚度,該第二疊層具有一第二總厚度,且該第二總厚度大於該第一總厚度。
  4. 如請求項3所述的半導體元件,其中該第二總厚度至少大於該第一總厚度的兩倍。
  5. 如請求項3所述的半導體元件,其中該第一總厚度介於0.3微米(μm)至1.5μm之間。
  6. 如請求項3所述的半導體元件,其中該第二總厚度介於0.5微米(μm)至5μm之間。
  7. 如請求項1所述的半導體元件,其中各該第一層之各該第一摻雜濃度大於各該第二層之各該第二摻雜濃度,各該第三層之各該第三摻雜濃度大於各該第四層之各該第四摻雜濃度。
  8. 如請求項7所述的半導體元件,其中各該第三層之各該第三摻雜濃度大於各該第一層之各該第一摻雜濃度,各該第二層之各該第二摻雜濃度大於各該第四層之各該第四摻雜濃度。
  9. 如請求項1所述的半導體元件,其中該等第一層之數目小於該等第三層之數目,該等第二層之數目小於該等第四層之數目。
TW107111295A 2017-03-30 2018-03-30 半導體元件 TWI839329B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762478966P 2017-03-30 2017-03-30
US62/478,966 2017-03-30
US15/938,855 2018-03-28
US15/938,855 US10403794B2 (en) 2017-03-30 2018-03-28 Semiconductor device

Publications (2)

Publication Number Publication Date
TW201841227A TW201841227A (zh) 2018-11-16
TWI839329B true TWI839329B (zh) 2024-04-21

Family

ID=

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150311382A1 (en) 2014-04-25 2015-10-29 Seoul Viosys Co., Ltd. Method of growing n-type nitride semiconductor, light emitting diode and method of fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150311382A1 (en) 2014-04-25 2015-10-29 Seoul Viosys Co., Ltd. Method of growing n-type nitride semiconductor, light emitting diode and method of fabricating the same

Similar Documents

Publication Publication Date Title
JP5229566B2 (ja) 窒化物半導体発光素子
US9099600B2 (en) Nitride semiconductor light-emitting element having superior current spreading effect and method for manufacturing same
US11688690B2 (en) Semiconductor device comprising electron blocking layer
US20060118821A1 (en) Light-emitting semiconductor device using group III nitrogen compound
US7851813B2 (en) Semiconductor light emitting device and method of manufacturing the same
US20100038674A1 (en) Light-Emitting Diode With Current-Spreading Region
US20130099248A1 (en) Nitride semiconductor light emitting device
JP7432024B2 (ja) 赤外線発光ダイオード
US11600746B2 (en) Semiconductor device comprising electron blocking layer
KR20130058406A (ko) 반도체 발광소자
US10177274B2 (en) Red light emitting diode and lighting device
US7781248B2 (en) Method of manufacturing nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured using the method
US10403794B2 (en) Semiconductor device
KR100728132B1 (ko) 전류 확산층을 이용한 발광 다이오드
TWI839329B (zh) 半導體元件
KR101494331B1 (ko) 플립 칩 구조의 질화물 반도체 발광소자
TW202306197A (zh) 半導體元件
TW202315157A (zh) 發光元件及其製造方法
TW202414853A (zh) 發光元件及其製造方法
KR20060000465A (ko) In 첨가 p형 질화물 반도체층을 갖는 질화물 반도체발광소자
CN114122205A (zh) 半导体外延结构及其应用、半导体外延结构的制作方法
KR20090076164A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR20120088366A (ko) 질화물 반도체 발광소자
JP2010192923A (ja) 発光ダイオード
JP2009033211A (ja) 窒化ガリウム系化合物半導体発光素子