CN114122205A - 半导体外延结构及其应用、半导体外延结构的制作方法 - Google Patents

半导体外延结构及其应用、半导体外延结构的制作方法 Download PDF

Info

Publication number
CN114122205A
CN114122205A CN202111327262.5A CN202111327262A CN114122205A CN 114122205 A CN114122205 A CN 114122205A CN 202111327262 A CN202111327262 A CN 202111327262A CN 114122205 A CN114122205 A CN 114122205A
Authority
CN
China
Prior art keywords
layer
barrier
type semiconductor
light emitting
epitaxial structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111327262.5A
Other languages
English (en)
Inventor
孙威威
黄国栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Original Assignee
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd filed Critical Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority to CN202111327262.5A priority Critical patent/CN114122205A/zh
Publication of CN114122205A publication Critical patent/CN114122205A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种半导体外延结构及其应用、半导体外延结构的制作方法,其中所述半导体外延结构至少包括:第一类型半导体层;发光层,设置在所述第一类型半导体层上;以及第二类型半导体层,设置在所述发光层上;其中,所述发光层包括周期性层叠设置的势阱层和势垒层,且所述发光层中间区域的至少部分所述势垒层被掺杂,且掺杂类型与所述第二类型半导体层的掺杂类型相同。通过本发明提供的一种半导体外延结构及其制作方法、发光二极管,可提高光效和光输出功率。

Description

半导体外延结构及其应用、半导体外延结构的制作方法
技术领域
本发明属于半导体制造技术领域,特别涉及一种半导体外延结构及其应用、半导体外延结构的制作方法。
背景技术
四元系材料磷化铝镓铟(AlGaInP)已经广泛应用于多种光电子器件的制备,使用四元系材料制备高亮度的发光二极管,发光波段可覆盖可见光的红光到蓝绿波段,因而该发光二极管已大量应用于户外显示、交通灯、汽车灯等许多方面。其中采用四元系材料磷化铝镓铟制成的植物灯拥有巨大的市场,可降低培育成本,实现反季节培植。而在培育时要求应用于植物照明的发光二极管具有高光效和稳定的光输出功率。
因此,如何将发光二极管的可靠性如何进一步提升是亟需解决的问题。
发明内容
鉴于上述现有技术的不足,本申请的目的在于提供一种半导体外延结构及其制作方法、发光二极管,旨在解决如何进一步提升发光二极管的可靠性问题。
为解决上述技术问题,本发明是通过以下技术方案实现的:
本发明提供一种半导体外延结构,其特征在于,包括:
第一类型半导体层;
发光层,设置在所述第一类型半导体层上;以及
第二类型半导体层,设置在所述发光层上;
其中,所述发光层包括周期性层叠设置的势阱层和势垒层,且所述发光层中间区域的至少部分所述势垒层被掺杂,且掺杂类型与所述第二类型半导体层的掺杂类型相同。
上述的半导体外延结构,通过在发光层中间区域设置与所述第二类型半导体层的掺杂类型相同的势垒层,可以提供更高空穴浓度,降低了串联电阻,使器件拥有比常规结构更好的热效应,且更低的结热可使得量子阱中的载流子更容易被俘获,因此增加发光效率,且更高的空穴浓度可提高复合效率,进而提高光输出效率。
可选地,所述势阱层和所述势垒层的层叠周期总数介于12~20之间。
可选地,被掺杂的所述势垒层与势阱层的层叠周期数介于4~6之间。
上述中间区域近三分之一的所述势垒层中具有掺杂离子,在保证所述发光层具有更高掺杂浓度的条件下,可避免发光层中过高的离子掺杂引入杂质,恶化晶体质量,造成半导体外延结构以及发光二极管电性异常。
可选地,所述势垒层包括三层势垒子层,三层势垒子层分别记为第一势垒子层、第二势垒子层和第三势垒子层;所述第一势垒子层、第二势垒子层和第三势垒子层依次层叠设置。
可选地,被掺杂的所述势垒层中,所述第一势垒子层被掺杂;和/或
所述第二势垒子层被掺杂;和/或
所述第三势垒子层被掺杂。
可选的,被掺杂的所述势垒层为P型掺杂,且掺杂源为二乙基锌。
上述二乙基锌具有扩散作用,所述中间区域势垒子层中的锌会向两边扩散,以增加所述发光层中的空穴浓度,以降低串联电阻。
基于同样的发明构思,本申请还提供一种半导体外延结构的制造方法,包括:
提供一衬底;
在所述衬底上形成第一类型半导体层;
在所述第一类型半导体层上形成发光层;以及
在所述发光层上形成第二类型半导体层;
其中,所述发光层包括周期性层叠设置的势阱层和势垒层,且所述发光层中间区域的至少部分被掺杂,且掺杂类型与所述第二类型半导体层的掺杂类型相同。
上述所述半导体外延结构的制造方法可形成高光效的半导体外延结构。
可选的,所述势阱层的形成步骤包括:
在预设温度和腔体压力下,通入磷烷,并以氢气为载气,通入预设比例的三甲基镓或三甲基铟;
控制沉积时间,生长预设厚度的势阱层。
可选的,所述势垒层包括第一势垒子层、第二势垒子层和第三势垒子层;被掺杂的所述势垒层的形成步骤包括:
在形成所述势阱层后,向反应室通入三甲基铝,并调整三甲基镓、三甲基铝和三甲基铟的比例,控制沉积时间,生长预设厚度的第一势垒子层;
保持形成第一势垒子层的生长条件,向反应室通入二乙基锌,控制沉积时间,生长预设厚度的第二势垒子层;
保持形成第二势垒子层的生长条件,停止向反应室通入二乙基锌,控制沉积时间,生长预设厚度的第三势垒子层。
可选的,所述第二势垒子层中锌离子的掺杂浓度范围为6×1017atoms/cm2~1×1018atoms/cm2
上述锌离子的掺杂浓度设定,可保证所述发光层具有更高掺杂浓度,且避免发光层中过高的离子掺杂引入杂质,恶化晶体质量,造成半导体外延结构以及发光二极管电性异常。
基于同样的发明构思,本申请还提供一种发光二极管,包括:
半导体外延结构,且所述半导体外延结构包括:
第一类型半导体层;
发光层,设置在所述第一类型半导体层上;
第二类型半导体层,设置在所述发光层上;
其中,所述发光层包括周期性层叠设置的势阱层和势垒层,且所述发光层中间区域的至少部分所述势垒层被掺杂,且掺杂类型与所述第二类型半导体层的掺杂类型相同;
第一电极,与所述第一类型半导体层连接;以及
第二电极,与所述第二类型半导体层连接。
上述所述发光二极管通过发光层的设置,可形成高光效且具有稳定的光输出功率的发光二极管。
基于同样的发明构思,本申请还提供一种电子设备,包括:
控制装置;以及
灯板,电性连接于所述控制装置,且所述灯板上设置有多个发光二极管,且所述发光二极管包括:
半导体外延结构,且所述半导体外延结构包括:
第一类型半导体层;
发光层,设置在所述第一类型半导体层上;以及
第二类型半导体层,设置在所述发光层上;
其中,所述发光层包括周期性层叠设置的势阱层和势垒层,且所述发光层中间区域的至少部分所述势垒层被掺杂,且掺杂类型与所述第二类型半导体层的掺杂类型相同;
第一电极,与所述第一类型半导体层连接;
第二电极,与所述第二类型半导体层连接。
上述所述电子设备通过所述发光二极管的设置,具有具有高光效和稳定的光输出功率。
当然,实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明中一种半导体结构示意图。
图2为本发明图1中发光层的结构示意图。
图3为本发明图1中第一类型半导体层的结构示意图。
图4为本发明图1中第二类型半导体层的结构示意图。
图5为本发明中发光二极管的结构示意图。
图6为本发明中电子设备的灯板结构示意图。
附图标记说明:
10衬底;11第一类型半导体层;111缓冲层;112腐蚀截止层;113欧姆接触层;114电流扩展层;115第一限制层;116第一波导层;12发光层;121第一势阱层;122第一势垒层;1221第一势垒子层;1222第二势垒子层;1223第三势垒子层;123第二势阱层;124第二势垒层;1241第一势垒子层;1242第二势垒子层;1243第三势垒子层;125第三势阱层;126第三势垒层;1261第一势垒子层;1262第二势垒子层;1263第三势垒子层;13第二类型半导体层;131第二波导层;132第二限制层;133过渡层;134窗口层;14第一电极;15第二电极;16钝化层;2植物灯;20灯板。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施方式。相反地,提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是旨在于限制本申请。
在本发明的描述中,需要理解的是,术语中“中心”、“上”、“下”、“前”、“后”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。
使用磷化铝镓铟多量子阱发出的光波段覆盖广泛,可广泛应用在电子设备中,具体例如可以作为发光二极管和激光二极管中的发光层。使用磷化铝镓铟制成的激光二极管可用在激光器中,而使用磷化铝镓铟制成的发光二极管可应用在各种显示装置和各种电子设备中,具体例如可以用在显示器、广告牌、照明灯以及显示灯等。除此之外,请参阅图6所示,因磷化铝镓铟制成的发光二极管发出的波长范围广,因而磷化铝镓铟制成的发光二极管还可以用在植物灯2中,实现植物的反季节培育。具体的,植物灯2包括灯板20以及控制装置(图中未显示)。其中,灯板20上设置有多个发光二极管,控制装置可固定在灯板20上,也将控制装置采用导线拉出,放置在易操作的地方。通过调节控制装置可调节发光二极管的状态,包括控制发光二极管的开关、以及光强等。为保证植物的生长质量,本发明提供一种高光效且光输出功率稳定的半导体外延结构和发光二极管,使得发光二极管及电子装置具有更高的光效。
请参阅图1所示,本发明提供的半导体外延结构包括第一类型半导体层11、发光层12和第二类型半导体层13。且第一类型半导体层11可以设置在衬底10上,发光层12设置在第一类型半导体层11上,第二类型半导体层13设置在发光层12上。通过在第一类型半导体层11和第二类型半导体层13上施加电压,使得光子与空穴复合,然后以光子的形状发出能量,进而使半导体外延结构发光。
请参阅图1所示,在本发明一实施例中,发光二极管例如为红色发光二极管,衬底10的材料例如为砷化镓(GaAs)衬底。且在本实施例中,衬底10中可例如掺杂有硅离子。在其他实施例中,当发光二极管为为蓝光二极管或绿光二极管时,衬底10也可以为硅(Si)、碳化硅(SiC)、蓝宝石(Al2O3)等材料制成的衬底,例如可以直接在蓝宝石衬底上生长,并在蓝宝石衬底上直接形成蓝色或绿色发光二极管。
请参阅图1和图3所示,在本发明一实施例中,第一类型半导体层11形成于衬底10上,且第一类型半导体层11可以为电子较多的N型半导体层,也可以为空穴较多的P型半导体层。在本实施例中,第一类型半导体层11例如为N型半导体层,第一类型半导体层11中掺杂的为施主杂质,例如为硅(Si)或碲(Te)元素。且第一类型半导体层11包括依次设置在衬底10上的缓冲层111、腐蚀截止层112、欧姆接触层113、电流扩展层114、第一限制层115以及第一波导层116。
具体的,请参阅图1和图3所示,在本发明一实施例中,缓冲层111设置在衬底10上,且缓冲层111的材料例如为N型的砷化镓(GaAs)。在本实施例中,缓冲层111的厚度范围例如为10~20nm,具体例如为12nm、15nm或18nm。且缓冲层111中例如掺杂有硅离子,离子的掺杂浓度为1×1018atoms/cm2~2×1018atoms/cm2。且缓冲层111可降低衬底10和缓冲层111上其他第一类型半导体层11之间的晶格不匹配。腐蚀截止层112设置在缓冲层111上,且腐蚀截止层112的材料例如为N型的磷化镓铟(GaX1In1-X1P),其中,X1例如为0.5,即腐蚀截止层112的材料为Ga0.5In0.5P。且在本实施例中,腐蚀截止层112的厚度例如为20~50nm,具体例如为30nm、35nm或40nm。且腐蚀截止层112中例如掺杂有硅离子,离子的掺杂浓度为1×1018atoms/cm2~2×1018atoms/cm2。腐蚀截止层112可防止在蚀刻外延形成发光二极管时,腐蚀衬底10及缓冲层111。欧姆接触层113设置在腐蚀截止层112上,且腐蚀截止层112的的材料例如为N型的砷化镓(GaAs)。在本实施例中,欧姆接触层113的厚度例如为10~30nm,具体例如为15nm、20nm或25nm。且欧姆接触层113中例如掺杂有硅离子,离子的掺杂浓度为2×1018atoms/cm2~3×1018atoms/cm2。当形成发光二极管时,其中一电极与欧姆接触层113接触,欧姆接触层113中离子的掺杂浓度较高,可增强欧姆接触层113与电极的电性连接。电流扩展层114设置在欧姆接触层113上,以增加N型半导体层的电流扩展能力。且电流扩展层114的的材料例如为N型的磷化铝镓铟(AlX2Ga1-X2InP),其中,X2的范围为0.3~0.6,具体为0.4、0.5或0.55。且在本实施例中,电流扩展层114的厚度例如为10~30nm,具体例如为15nm、20nm或25nm。且电流扩展层114中例如掺杂有硅离子,离子的掺杂浓度为1×1018atoms/cm2~2×1018atoms/cm2
请参阅图3所示,在本发明一实施例中,第一限制层115设置在电流扩展层114上,且第一限制层115的的材料例如为N型的磷化铝铟(AlX3In1-X3P)。其中,X3的范围为例如为0.5,即第一限制层115的材料为Al0.5In0.5P。且在本实施例中,第一限制层115的厚度例如为30~80nm,具体例如为50nm、60nm或70nm。且第一限制层115中例如掺杂有硅离子,离子的掺杂浓度为7×1017atoms/cm2~1×1018atoms/cm2,可为发光层提供电子,同时防止载流子溢出发光层。第一波导层116设置在第一限制层115上,且第一波导层116的的材料例如为N型的磷化铝镓铟(AlX4Ga1-X4InP)。其中,X4的范围例如为0.5~0.7,具体为0.55、0.6或0.65。且在本实施例中,第一波导层116的厚度例如为30~60nm,具体例如为30nm、40nm、50nm或60nm。本发明提供的第一波导层116中未掺杂其他离子,可防止第一波导层116和衬底10之间的杂质扩散进入发光层。
请参阅图1和图3所示,在本发明一实施例中,可采用金属有机化合物化学气相沉淀(MOCVD)的方式在衬底10上依次沉积缓冲层111、腐蚀截止层112、欧姆接触层113、电流扩展层114、第一限制层115以及第一波导层116。
请参阅图1和图2所示,在本发明一实施例中,发光层12设置在第一类型半导体层11上,发光层12可以是量子阱发光层,也可以是本征半导体层或低掺杂半导体层。在本实施例中,发光层12例如为量子阱发光层,且包括多个周期性层叠设置的磷化镓铟层/磷化铝镓铟层(GaX11In1-X11P/(AlX12Ga1-X12)0.5In0.5P)。在其他实施例中,发光层12的材料还可以为铟氮化镓(InGaN)、硒化锌(ZnSe)、铟氮化镓/氮化镓(InGaN/GaN)、铟氮化镓/氮化镓(InGaN/GaN)、磷化镓(GaP)、铝磷化镓(AlGaP)、铝砷化镓(AlGaAs)、磷化镓(GaP)等材料中的一种或多种。
请参阅图2所示,在本发明一实施例中,发光层12包括多个周期性层叠设置的势阱层和势垒层,且势阱层和势垒层的周期总数例如为12~20。其中,势阱层的材料例如为磷化镓铟,势垒层的材料例如为磷化铝镓铟。且在本发明中,势阱层为非掺杂层,部分势垒层为非掺杂层,部分势垒层为与第二类型半导体层13的掺杂类型相同的掺杂层,且掺杂的势垒层可位于发光层12的任意区域。在本实施例中,为保证离子在发光层中均匀扩散,掺杂的势垒层位于发光层12的中间区域。例如设置为靠近第一类型半导体层11和第二类型半导体层13的多个周期的多个势垒层为非掺杂层。而设置在发光层12中间区域的多个周期的多个势垒层中,设置一个或多个与所述第二类型半导体层的掺杂类型相同的势垒子层,且例如为P型势垒子层。且在本实施例中,掺杂的势垒层的周期数接近周期总数的三分之一,在保证所述发光层具有更高掺杂浓度的条件下,可避免发光层中过高的离子掺杂引入杂质,恶化晶体质量,造成半导体外延结构以及发光二极管电性异常。
具体的,请参阅图2所示,在本实施例中,发光层12包括多个周期性层叠设置的第一势阱层121和第一势垒层122、多个周期性层叠设置的第二势阱层123和第二势垒层124以及多个周期性层叠设置的第三势阱层125和第三势垒层126。且在本实施例中,多个周期性层叠设置的第一势阱层121和第一势垒层122设置在第一类型半导体层11上,多个周期性层叠设置的第二势阱层123和第二势垒层124设置在周期性层叠设置的第一势阱层121和第一势垒层122上,多个周期性层叠设置的第三势阱层125和第三势垒层126设置在周期性层叠设置的第二势阱层123和第二势垒层124上。在其他实施例中,多个周期性层叠设置的第二势阱层123和第二势垒层124可设置在周期性层叠设置可靠近第一类型半导体层11的一侧。其中,第一势阱层121和第一势垒层122的第一周期数量例如为4~6个,第二势阱层123和第二势垒层124的第二周期数量例如为4~6个,第三势阱层125和第三势垒层126的第三周期数量例如为4~6个。其中,第一周期数量、第二周期数量以及第三周期数量可以相等,也可以不等。在本实施例中,发光层12包括例如5个周期的第一势阱层121和第一势垒层122,例如5个周期的第二势阱层123和第二势垒层124,以及例如5个周期的第三势阱层125和第三势垒层126。在另一些实施例中,发光层12包括例如6个周期的第一势阱层121和第一势垒层122,例如5个周期的第二势阱层123和第二势垒层124,以及例如6个周期的第三势阱层125和第三势垒层126。在其他实施例中,发光层12包括例如5个周期的第一势阱层121和第一势垒层122,例如6个周期的第二势阱层123和第二势垒层124,以及例如5个周期的第三势阱层125和第三势垒层126。
请参阅图2所示,在本发明一实施例中,第一势阱层121、第二势阱层123和第三势阱层125的材料相同,例如为磷化镓铟(GaX11In1-X11P),且X11的范围为0.45~0.5,具体例如为0.46、0.47、0.48或0.49。其中,第一势阱层121、第二势阱层123和第三势阱层125的厚度范围为8~10nm,且第一势阱层121、第二势阱层123和第三势阱层125的厚度可相同,也可不同。在本实施例中,第一势阱层121、第二势阱层123和第三势阱层125的厚度例如均为9nm。在另一实施例中,第一势阱层121和第三势阱层125的厚度例如为9nm,第二势阱层123的厚度例如为10nm。在本实施例中,第一势阱层121、第二势阱层123和第三势阱层125为非掺杂层。
请参阅图2所示,在本发明一实施例中,第一势垒层122、第二势垒层124和第三势垒层126的材料相同,例如为(AlX12Ga1-X12)0.5In0.5P,且X12的范围为0.5~0.7,且具体例如为0.55、0.6或0.65等。其中,第一势垒层122、第二势垒层124和第三势垒层126的厚度范围为18~24nm,且第一势垒层122、第二势垒层124和第三势垒层126的厚度可相同,也可不同。在本实施例中,第一势垒层122、第二势垒层124和第三势垒层126的厚度例如均为21nm。
具体的,请参阅图2所示,在本实施例中,第一势垒层122、第二势垒层124和第三势垒层126包括三个子层,第一势垒层122例如包括第一势垒子层1221、第二势垒子层1222和第三势垒子层1223,且第二势垒子层1222设置在第一势垒子层1221上,第三势垒子层1223设置在第二势垒子层1222上。第二势垒层124例如包括第一势垒子层1241、第二势垒子层1242和第三势垒子层1243,且第二势垒子层1242设置在第一势垒子层1241上,第三势垒子层1243设置在第二势垒子层1242上。第三势垒层126例如包括第一势垒子层1261、第二势垒子层1262和第三势垒子层1263,且第二势垒子层1262设置在第一势垒子层1261上,第三势垒子层1263设置在第二势垒子层1262上。其中,每个势垒子层的厚度相同,例如为6~8nm,具体例如为7nm。且在第一势垒层122和第三势垒层126中,第一势垒子层1221/1261、第二势垒子层1222/1262和第三势垒子层1223/1263中未掺杂离子。在其他实施例中,可在第一势垒子层1221/1261、第二势垒子层1222/1262和第三势垒子层1223/1263中掺杂与第二类型半导体层13的掺杂类型相同的离子。请参阅图2所示,在本实施中,为进一步保证离子在发光层12中均匀扩散,第二势垒层124中的第一势垒子层1241和第三势垒子层1243未掺杂离子,第二势垒子层1242中掺杂有离子,且第二势垒子层1242的掺杂类型与第二类型半导体层13的掺杂类型相同,例如为P型掺杂。且在本实施例中,第二势垒层124中的第二势垒子层1242中的掺杂离子为锌离子,具体例如为二乙基锌(DEZn),且锌离子的掺杂浓度为6×1017atoms/cm2~1×1018atoms/cm2,具体例如为7×1017atoms/cm2、8×1017atoms/cm2或9×1017atoms/cm2等。在其他实施例中,可以在第一势垒子层和/或第三势垒子层中掺杂锌离子,且掺杂源、掺杂浓度可与第二势垒子层的掺杂相同。且可单独对第一势垒子层或第三势垒子层进行掺杂,也可以对第一势垒子层、第二势垒子层和第三势垒子多个或全部势垒子层进行掺杂。
请参阅图2所示,将位于发光层12中间区域的部分势垒层做掺二乙基锌的P型掺杂,该种掺杂调制的量子阱结构可以提供更高的空穴浓度,降低了串联电阻,使器件拥有比常规结构更好的热效应,且更低的结热可使得量子阱中的载流子更容易被俘获,因此增加发光效率,且更高的空穴浓度可提高复合效率,进而提高光输出效率。
请参阅图2所示,在本发明一实施例中,形成周期性层叠设置的第一势阱层121和第一势垒层122,首先例如可以在温度为690℃~710℃、腔体压力45~55mbar,通入Ⅴ族源磷烷(PH3),并以氢气为载气,通入一定比例Ⅲ族源三甲基镓或三甲基铟,并控制沉积时间,生长厚度为例如为9nm的第一势阱层121(GaX11In1-X11P)。其中,Ⅴ族源/Ⅲ族源的比例例如为100~150。其次在形成第一势阱层121后,打开三甲基铝通入反应室,并调整Ⅲ族源三甲基镓、三甲基铝以及三甲基铟的比例,依次沉积厚度例如为7nm的第一势垒子层1221、第二势垒子层1222以及第三势垒子层1223,以形成厚度例如为21nm的第一势垒层122(AlX12Ga1-X12)0.5In0.5P。并重复形成第一势阱层121和第一势垒层122的形成步骤,生长4~6个周期的第一势阱层121和第一势垒层122。
请参阅图2所示,在本发明一实施例中,在形成4~6个周期的第一势阱层121和第一势垒层122后,在周期性层叠设置的第一势阱层121和第一势垒层122上形成第二势阱层123和第二势垒层124。首先例如可以在温度为690℃~710℃、腔体压力45~55mbar,通入Ⅴ族源磷烷(PH3),并以氢气为载气,通入一定比例Ⅲ族源三甲基镓或三甲基铟,并控制沉积时间,生长厚度为例如为9nm的第二势阱层123(GaX11In1-X11P)。其中,Ⅴ族源/Ⅲ族源的比例例如为100~150。其次在形成第二势阱层123后,在第二势阱层123上形成第二势垒层124,具体可打开三甲基铝通入反应室,并调整Ⅲ族源三甲基镓、三甲基铝以及三甲基铟的比例,依次沉积厚度例如为7nm的第一势垒子层1241。在形成第一势垒子层1241后,保持形成第一势垒子层1241的工艺条件不变,通入一定有效量的二乙基锌掺杂源,并控制沉积时间,生长厚度为7nm的第二势垒子层1242,且第二势垒子层1242中锌离子的掺杂浓度保持在6×1017atoms/cm2~1×1018atoms/cm2。在形成第二势垒子层1242后,停止通入二乙基锌掺杂源,保持其他生长条件不变,控制沉积时间,生长厚度为7nm的第三势垒子层1243,进而形成中间具有掺杂离子的第二势垒层124。重复形成第二势阱层123和第二势垒层124的形成步骤,生长4~6个周期的第二势阱层123和第二势垒层124。
请参阅图2所示,在本发明一实施例中,在形成4~6个周期的第二势阱层123和第二势垒层124后,在形成周期性层叠设置的第二势阱层123和第二势垒层124后上形成4~6个周期的第三势阱层125和第三势垒层126。其中第三势阱层125的形成方法和第一势阱层121相同,第三势垒层126中第一势垒子层1261、第二势垒子层1262以及第三势垒子层1263的形成方法和第一势垒层122中第一势垒子层1221、第二势垒子层1222以及第三势垒子层1223的的形成方法相同,在此不多作赘述。
请参阅图1和图4所示,在本发明一实施例中,第二类型半导体层13形成于发光层12上,且第二类型半导体层13可以为空穴较多的P型半导体层,也可以为电子较多的N型半导体层。在本实施例中,第二类型半导体层13例如为P型半导体层,第二类型半导体层中掺杂的为受主杂质,例如为镁(Mg)或锌(Zn)元素。且第二类型半导体层13包括依次设置在发光层12上的第二波导层131、第二限制层132、过渡层133以及窗口层134。
具体的,请参阅图1、图3和图4所示,在本发明一实施例中,第一波导层116直接与发光层12的一侧接触,与第一波导层116对应设置的,第二波导层131直接与发光层12的另一层接触。且第二波导层131设置在发光层12上,且第二波导层131的的材料例如为P型的磷化铝镓铟(AlX5Ga1-X5InP)。其中,X5的范围例如为0.5~0.7,具体为0.55、0.6或0.65。且在本实施例中,第二波导层131的厚度例如为30~60nm,具体例如为30nm、40nm、50nm或60nm。本发明提供的第二波导层131中未掺杂其他离子,可防止其他第二类型半导体层13中的杂质扩散进入发光层。第二限制层132设置在第二波导层131上,且第二限制层132的的材料例如为P型的磷化铝铟(AlX6In1-X6P)。其中,X6的范围为例如为0.5,即第二限制层132的材料为Al0.5In0.5P。且在本实施例中,第二限制层132的厚度例如为30~80nm,具体例如为50nm、60nm或70nm。且第二限制层132中例如掺杂有镁离子,离子的掺杂浓度为7×1017atoms/cm2~1×1018atoms/cm2,可为发光层提供空穴,同时防止载流子溢出发光层。
请参阅图1和图4所示,,在本发明一实施例中,过渡层133设置在第二限制层132上,且过渡层133的材料例如为P型的磷化铝镓铟((AlX7Ga1-X7)0.5In0.5P),其中X7的范围例如为0.2~0.4,具体例如为0.25、0.3或0.35等。且在本实施例中,过渡层133的厚度例如为30~40nm,具体例如为32nm、35nm或37nm等。且过渡层133中例如掺杂有镁离子,且离子的掺杂浓度为2×1018atoms/cm2~3×1018atoms/cm2,较高掺杂浓度的过渡层133利于在磷化镓上生长晶体。窗口层134设置在过渡层133上,作为电流扩展层114和出光层使用,且窗口层134可与电极形成良好的欧姆接触。窗口层134的材料例如为P型的磷化镓(GaP),且窗口层134的厚度例如为40~90nm,具体例如为50nm、60nm或70nm等。且窗口层134中例如掺杂有镁离子,且离子的掺杂浓度为1×1018atoms/cm2~2×1018atoms/cm2
请参阅图1和图4所示,在本发明一实施例中,可采用金属有机化合物化学气相沉淀(MOCVD)的方式在发光层12上依次沉积第二波导层131、第二限制层132、过渡层133以及窗口层134。在形成第二类型半导体层13后,即形成半导体外延结构。在形成完整的半导体外延结构后,对半导体外延结构进行外延检测,合格的半导体外延结构可进行发光二极管制成。
请参阅图3、图4和图5所示,在本发明一实施例中,发光二极管例如为发光二极管,可对半导体外延结构的一侧进行蚀刻,形成凹部,且凹部暴露第一类型半导体层11中的欧姆接触层113。在形成可以通过蒸镀和/或溅射技术,分别凹部内的在欧姆接触层113上沉积第一电极14,在窗口层134上沉积第二电极15,且第一电极14和第二电极15可设置为等高电极。在本实施例中,第一电极14为N型电极,且第一电极14的材料例如为锗和/或铜。第二电极15为P型电极,且第二电极15的材料例如为铍和/或铜。在一些实施例中,还可以在第二类型半导体层13上沉积一层钝化层16,作为发光二极管的保护层或封装体,钝化层16例如可以是氧化硅、氮化硅或磷硅玻璃等材料。
综上所示,本发明提供的一种半导体外延结构及其制作方法、发光二极管,在在第一类型半导体层上形成发光层,在发光层上形成第二类型半导体层,进而形成半导体外延结构。并在第一类型半导体层沉积第一电极,在第二类型半导体层上沉积第二电极,形成发光二极管。本发明提供的一种半导体外延结构及发光二极管,拥有较好的热效应,可提高光的输出效率。
应当理解的是,本发明的应用不限于上述的举例,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (12)

1.一种半导体外延结构,其特征在于,包括:
第一类型半导体层;
发光层,设置在所述第一类型半导体层上;以及
第二类型半导体层,设置在所述发光层上;
其中,所述发光层包括周期性层叠设置的势阱层和势垒层,且所述发光层中间区域的至少部分所述势垒层被掺杂,且掺杂类型与所述第二类型半导体层的掺杂类型相同。
2.如权利要求1所述的半导体外延结构,其特征在于,所述势阱层和所述势垒层的层叠周期总数介于12~20之间。
3.如权利要求1所述的半导体外延结构,其特征在于,被掺杂的所述势垒层与势阱层的层叠周期数介于4~6之间。
4.如权利要求1所述的半导体外延结构,其特征在于,所述势垒层包括三层势垒子层,三层势垒子层分别记为第一势垒子层、第二势垒子层和第三势垒子层;所述第一势垒子层、第二势垒子层和第三势垒子层依次层叠设置。
5.如权利要求4所述的半导体外延结构,其特征在于,被掺杂的所述势垒层中,所述第一势垒子层被掺杂;和/或
所述第二势垒子层被掺杂;和/或
所述第三势垒子层被掺杂。
6.如权利要求1-5任一项所述的半导体外延结构,其特征在于,被掺杂的所述势垒层为P型掺杂,且掺杂源为二乙基锌。
7.一种半导体外延结构的制造方法,其特征在于,包括:
提供一衬底;
在所述衬底上形成第一类型半导体层;
在所述第一类型半导体层上形成发光层;以及
在所述发光层上形成第二类型半导体层;
其中,所述发光层包括周期性层叠设置的势阱层和势垒层,且所述发光层中间区域的至少部分所述势垒层被掺杂,且掺杂类型与所述第二类型半导体层的掺杂类型相同。
8.如权利要求7所述的半导体外延结构的制造方法,其特征在于,所述势阱层的形成步骤包括:
在预设温度和腔体压力下,通入磷烷,并以氢气为载气,通入预设比例的三甲基镓或三甲基铟;
控制沉积时间,生长预设厚度的势阱层。
9.如权利要求8所述的半导体外延结构的制造方法,其特征在于,所述势垒层包括第一势垒子层、第二势垒子层和第三势垒子层;被掺杂的所述势垒层的形成步骤包括:
在形成所述势阱层后,向反应室通入三甲基铝,并调整三甲基镓、三甲基铝和三甲基铟的比例,控制沉积时间,生长预设厚度的第一势垒子层;
保持形成第一势垒子层的生长条件,向反应室通入二乙基锌,控制沉积时间,生长预设厚度的第二势垒子层;
保持形成第二势垒子层的生长条件,停止向反应室通入二乙基锌,控制沉积时间,生长预设厚度的第三势垒子层。
10.如权利要求9所述的半导体外延结构的制造方法,其特征在于,所述第二势垒子层中锌离子的掺杂浓度范围为6×1017atoms/cm2~1×1018atoms/cm2
11.一种发光二极管,其特征在于,包括:
半导体外延结构,且所述半导体外延结构包括:
第一类型半导体层;
发光层,设置在所述第一类型半导体层上;
第二类型半导体层,设置在所述发光层上;
其中,所述发光层包括周期性层叠设置的势阱层和势垒层,且所述发光层中间区域的至少部分所述势垒层被掺杂,且掺杂类型与所述第二类型半导体层的掺杂类型相同;
第一电极,与所述第一类型半导体层连接;以及
第二电极,与所述第二类型半导体层连接。
12.一种电子设备,其特征在于,包括:
控制装置;以及
灯板,电性连接于所述控制装置,且所述灯板上设置有多个发光二极管,且所述发光二极管包括:
半导体外延结构,且所述半导体外延结构包括:
第一类型半导体层;
发光层,设置在所述第一类型半导体层上;以及
第二类型半导体层,设置在所述发光层上;
其中,所述发光层包括周期性层叠设置的势阱层和势垒层,且所述发光层中间区域的至少部分所述势垒层被掺杂,且掺杂类型与所述第二类型半导体层的掺杂类型相同;
第一电极,与所述第一类型半导体层连接;以及
第二电极,与所述第二类型半导体层连接。
CN202111327262.5A 2021-11-10 2021-11-10 半导体外延结构及其应用、半导体外延结构的制作方法 Pending CN114122205A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111327262.5A CN114122205A (zh) 2021-11-10 2021-11-10 半导体外延结构及其应用、半导体外延结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111327262.5A CN114122205A (zh) 2021-11-10 2021-11-10 半导体外延结构及其应用、半导体外延结构的制作方法

Publications (1)

Publication Number Publication Date
CN114122205A true CN114122205A (zh) 2022-03-01

Family

ID=80378118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111327262.5A Pending CN114122205A (zh) 2021-11-10 2021-11-10 半导体外延结构及其应用、半导体外延结构的制作方法

Country Status (1)

Country Link
CN (1) CN114122205A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283803A (ja) * 1993-03-25 1994-10-07 Nippon Telegr & Teleph Corp <Ntt> 半導体発光装置
CN101208810A (zh) * 2005-03-24 2008-06-25 科技研究局 Ⅲ族氮化物白光发光二极管
US20100019223A1 (en) * 2008-07-22 2010-01-28 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor light emitting device
US20100102295A1 (en) * 2008-10-23 2010-04-29 Chun-Kai Wang Light emitting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283803A (ja) * 1993-03-25 1994-10-07 Nippon Telegr & Teleph Corp <Ntt> 半導体発光装置
CN101208810A (zh) * 2005-03-24 2008-06-25 科技研究局 Ⅲ族氮化物白光发光二极管
US20100019223A1 (en) * 2008-07-22 2010-01-28 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor light emitting device
US20100102295A1 (en) * 2008-10-23 2010-04-29 Chun-Kai Wang Light emitting device

Similar Documents

Publication Publication Date Title
US6645785B2 (en) Light-emitting semiconductor device using group III nitride compound
US6169296B1 (en) Light-emitting diode device
CN100448041C (zh) 半导体发光元件
US8829545B2 (en) Group III nitride semiconductor light-emitting device
US20090127572A1 (en) Nitride Semiconductor Light Emitting Device
KR101813935B1 (ko) 발광소자
CN107180899B (zh) 一种深紫外led
CN101257081A (zh) 一种双波长单芯片发光二极管
US11145791B2 (en) Light-emitting device
US20230170437A1 (en) Semiconductor epitaxial structure and method for manufacturing the same, and led
CN114388670A (zh) 一种不可见光发光二极管
KR20080026882A (ko) 질화물 반도체 발광소자 및 그 제조 방법
US20180287015A1 (en) Semiconductor device
US8421056B2 (en) Light-emitting device epitaxial wafer and light-emitting device
CN114122205A (zh) 半导体外延结构及其应用、半导体外延结构的制作方法
US20220406967A1 (en) Light-emitting element and method of producing the same
CN113224211A (zh) 紫外发光二极管外延片及其制造方法
KR20120116257A (ko) 발광 다이오드의 휘도 향상 방법 및 그에 의한 발광 다이오드
CN112802869A (zh) 单片集成氮化物发光波长可调节的白光led及制备方法
TWI839329B (zh) 半導體元件
TWI816186B (zh) 發光元件及其製造方法
KR100337197B1 (ko) 질화물 반도체 발광소자
KR100608919B1 (ko) 발광 소자 및 이의 제조 방법
TW202406170A (zh) 發光元件及其製造方法
CN117832344A (zh) AlGaInP系外延层及其生长方法、发光芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220301