CN115621389A - 红光led外延结构及制备方法、红光发光二极管及制备方法 - Google Patents

红光led外延结构及制备方法、红光发光二极管及制备方法 Download PDF

Info

Publication number
CN115621389A
CN115621389A CN202210919764.5A CN202210919764A CN115621389A CN 115621389 A CN115621389 A CN 115621389A CN 202210919764 A CN202210919764 A CN 202210919764A CN 115621389 A CN115621389 A CN 115621389A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
buffer layer
buffer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210919764.5A
Other languages
English (en)
Inventor
李森林
毕京锋
王亚宏
廖寅生
薛龙
赖玉财
谢岚驰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Silan Advanced Compound Semiconductor Co Ltd
Original Assignee
Xiamen Silan Advanced Compound Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Silan Advanced Compound Semiconductor Co Ltd filed Critical Xiamen Silan Advanced Compound Semiconductor Co Ltd
Priority to CN202210919764.5A priority Critical patent/CN115621389A/zh
Publication of CN115621389A publication Critical patent/CN115621389A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

公开了一种红光LED外延结构及制备方法、红光发光二极管及制备方法，红光LED外延结构包括：蓝宝石衬底；位于所述蓝宝石衬底上的缓冲层；以及位于所述缓冲层上的外延层，所述外延层由下至上依次包括第一半导体层、有源层和第二半导体层；其中，所述缓冲层包括：第一缓冲层，位于所述蓝宝石衬底上，所述第一缓冲层为磷化铝缓冲层；以及第二缓冲层，位于所述第一缓冲层和所述第一半导体层之间，所述第二缓冲层为超晶格缓冲层，包括交替堆叠的磷化铝层和磷化镓层。本发明解决了红光LED外延结构及红光发光二极管的透明衬底与外延结构的热失配和晶格失配问题，同时增加出光，提升出光效率。

Description

红光LED外延结构及制备方法、红光发光二极管及制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种红光LED外延结构及制备方法、发光二极管及制备方法。
背景技术
红光发光二极管的衬底通常为GaAs衬底，有源层通常为AlGaInP材料层。目前，常规红光发光二极管的结构有两种：第一种是采用在衬底(GaAs衬底)与有源层(AlGaInP材料层)中间增加反射层(例如布拉格反射镜)来减少衬底的吸光；第二种是采用倒装结构，将外延层键合到导电衬底或者透明衬底上，去除吸光的GaAs衬底。在第一种结构中，虽然增加了反射层，但是GaAs衬底仍然存在吸光的现象，在第二种结构中，由于采用键合等复杂工艺，经常出现外观损坏、漏电等不良现象。
透明衬底的红光发光二极管具有良好的出光效率，但基于透明衬底直接生长外延层，会产生透明衬底与AlGaInP体系的外延结构之间存在较大的热失配和晶格失配等问题，使得形成缺陷少、高质量的LED外延结构成为棘手难题。
发明内容
鉴于上述问题，本发明的目的在于提供一种红光LED外延结构及制备方法、红光发光二极管及制备方法，以解决透明衬底与红光LED外延结构的热失配和晶格失配问题，同时增加出光，提升出光效率。
本发明第一方面提供一种红光LED外延结构，包括：
蓝宝石衬底；
位于所述蓝宝石衬底上的缓冲层；以及
位于所述缓冲层上的外延层，所述外延层由下至上依次包括第一半导体层、有源层和第二半导体层；
其中，所述缓冲层包括：
第一缓冲层，位于所述蓝宝石衬底上，所述第一缓冲层为磷化铝缓冲层；以及
第二缓冲层，位于所述第一缓冲层和所述第一半导体层之间，所述第二缓冲层为超晶格缓冲层，包括交替堆叠的磷化铝层和磷化镓层。
优选地，所述第一缓冲层的厚度为300nm～500nm。
优选地，所述第二缓冲层中的磷化铝层与所述第一缓冲层接触，所述第二缓冲层中的磷化镓层与所述第一半导体层接触。
优选地，所述第二缓冲层包括多个周期的超晶格，周期数为100～200。
优选地，所述第二缓冲层的每个周期的超晶格中，所述磷化铝层包括1层～3层磷化铝单分子层，所述磷化镓层包括1层～3层磷化镓单分子层。
优选地，所述第二缓冲层的每个周期的超晶格中，所述磷化铝层的厚度为0.3nm～0.9nm，所述磷化镓层的厚度为0.3nm～0.9nm。
优选地，所述蓝宝石衬底上具有周期性的图形化结构。
优选地，所述图形化结构为圆锥体凸起，所述圆锥体凸起的截面的直径为0.7μm～1.3μm，所述圆锥体凸起的高度0.4μm～0.6μm，相邻的所述圆锥体凸起之间的间距为0.1μm～0.3μm。
优选地，所述缓冲层的厚度大于等于所述蓝宝石衬底上的图形化结构的高度。
优选地，所述第一半导体层为P型半导体层和N型半导体层中的一种，所述第二半导体层为P型半导体层和N型半导体层中的另一种。
优选地，所述第一半导体层由下至上依次包括第一欧姆接触层、第一电流扩展层、第一限制层以及第一空间层；所述第二半导体层由下至上依次包括第二空间层、第二限制层、第二电流扩展层和第二欧姆接触层。
优选地，所述P型半导体层中的空间层的厚度大于所述N型半导体层中的空间层的厚度。
本发明第二方面提供一种红光LED外延结构的制备方法，包括：
在蓝宝石衬底上形成缓冲层；
在所述缓冲层上形成外延层，所述外延层由下至上依次包括第一半导体层、有源层和第二半导体层；
其中，所述缓冲层包括：
第一缓冲层，位于所述蓝宝石衬底上，所述第一缓冲层为磷化铝缓冲层；以及
第二缓冲层，位于所述第一缓冲层和所述第一半导体层之间，所述第二缓冲层为超晶格缓冲层，包括交替堆叠的磷化铝层和磷化镓层。
优选地，所述第一缓冲层的厚度为300nm～500nm。
优选地，所述第二缓冲层中暴露的磷化铝层与所述第一缓冲层接触，暴露的磷化镓层与所述第一半导体层接触。
优选地，所述第二缓冲层包括多个周期的超晶格，周期数为100～200。
优选地，所述第二缓冲层的每个周期的超晶格中，所述磷化铝层包括1层～3层磷化铝单分子层，所述磷化镓层包括1层～3层磷化镓单分子层。
优选地，所述第二缓冲层的每个周期的超晶格中，所述磷化铝层的厚度为0.3nm～0.9nm，所述磷化镓层的厚度为0.3nm～0.9nm。
优选地，所述蓝宝石衬底上具有周期性的图形化结构。
优选地，所述图形化结构为圆锥体凸起，所述圆锥体凸起的截面的直径为0.7μm～1.3μm，所述圆锥体凸起的高度0.4μm～0.6μm，相邻的所述圆锥体凸起之间的间距为0.1μm～0.3μm。
优选地，所述缓冲层的厚度大于等于所述蓝宝石衬底上的图形化结构的高度。
优选地，所述第一半导体层为P型半导体层和N型半导体层中的一种，所述第二半导体层为P型半导体层和N型半导体层中的另一种。
优选地，所述第一半导体层由下至上依次包括第一欧姆接触层、第一电流扩展层、第一限制层以及第一空间层；所述第二半导体层由下至上依次包括第二空间层、第二限制层、第二电流扩展层和第二欧姆接触层。
优选地，所述P型半导体层中的空间层的厚度大于所述N型半导体层中的空间层的厚度。
本发明第三方面提供一种红光发光二极管，包括：
上述的红光LED外延结构，所述外延层中具有台阶，所述台阶的上台阶面为所述第二半导体层，所述台阶的下台阶面为所述第一半导体层；
绝缘层，覆盖所述外延层，所述绝缘层中具有第一开口和第二开口，所述第一开口暴露出所述第一半导体层的表面，所述第二开口暴露出所述第二半导体层的表面；
第一电极，位于所述绝缘层上，通过所述第一开口与所述第一半导体层电连接；以及
第二电极，位于所述绝缘层上，通过所述第二开口与所述第二半导体层电连接。
本发明第四方面提供一种红光发光二极管的制备方法，包括：
根据上述的方法形成红光LED外延结构；
对所述外延层进行刻蚀，在外延层中形成台阶，所述台阶从所述外延层的表面向着所述蓝宝石衬底的方向延伸，暴露出所述第一半导体层，所述台阶的上台阶面为所述第二半导体层，所述台阶的下台阶面为所述第一半导体层；
在所述外延层上形成绝缘层，在所述绝缘层中形成第一开口和第二开口，所述第一开口暴露出所述第一半导体层的表面，所述第二开口暴露出所述第二半导体层的表面；
在所述绝缘层上形成第一电极，所述第一电极通过所述第一开口与所述第一半导体层接触；
在所述绝缘层上形成第二电极，所述第二电极通过所述第二开口与所述第二半导体层接触。
本发明提供的红光LED外延结构及制备方法、红光发光二极管及制备方法，在蓝宝石衬底和外延层之间增加缓冲层，所述缓冲层包括从下到上依次层叠的第一缓冲层和第二缓冲层，所述缓冲层能够改善蓝宝石衬底与外延层之间的晶格失配和热失配等造成的缺陷问题。
在优选的实施例中，所述第一缓冲层为磷化铝(AlP)缓冲层，所述第一缓冲层能缓解蓝宝石衬底与外延层之间的晶格失配和热失配；同时所述第一缓冲层和所述蓝宝石衬底中都具有相同的Al元素，可以在所述蓝宝石衬底上优先形成晶核，形成较好地衔接。
进一步地，所述第一缓冲层主要为3D生长，为后续材料生长打下根基。
在优选的实施例中，所述第一缓冲层的厚度为300nm～500nm。通过设置所述第一缓冲层的厚度，使得所述第一缓冲层具有足够的厚度，从而具有较好的缓冲效果，同时能够在所述蓝宝石衬底上形成横向生长。进一步地，通过设置所述第一缓冲层的厚度，防止过厚的所述第一缓冲层内部出现纵向位错延伸，同时防止过厚的第一缓冲层出现吸光的现象。
在优选的实施例中，所述第二缓冲层为超晶格缓冲层，包括交替堆叠的磷化铝(AlP)层和磷化镓(GaP)层；所述第二缓冲层作为第一缓冲层(AlP)和外延层(GaP)的过渡层，能改善晶格缺陷，提高晶体质量，同时折射率低，提升出光效率。
进一步地，第一缓冲层和第二缓冲层为AlP和GaP相关材料，这两种材料相对于有源层的AlGaInP四元材料的禁带宽度较小，折射率低，使得有源层更容易出光，提升出光效率。
进一步地，所述第二缓冲层中的磷化铝(AlP)层和磷化镓(GaP)层均为间接带隙半导体材料，由于布里渊区中心导带极小值的折叠对电子状态的调制，从而变为直接跃迁，不吸收有源层发出的光，同时AlP/GaP超晶格的折射率低，更容易出光。
在优选的实施例中，每个周期内磷化铝(AlP)层的厚度为0.3nm～0.9nm；每个周期内磷化镓(GaP)层的厚度为0.3nm～0.9nm。通过设置所述第二缓冲层的厚度，使得所述第二缓冲层能够容易生长，同时容易形成直接带隙半导体材料。
在优选的实施例中，所述蓝宝石衬底为图形化的蓝宝石衬底，可以增加外延结构的横向生长，改善外延结构的晶体质量，同时，所述蓝宝石衬底上的图形化结构能够改变出光方向，提高出光效率。
在优选的实施例中，所述缓冲层的厚度(即所述第一缓冲层和所述第二缓冲层的厚度之和)大于所述蓝宝石衬底上的圆锥体凸起的高度，以使得形成所述缓冲层之后，所述蓝宝石衬底上的图形被全部覆盖，形成平整的表面。所述缓冲层生长完之后缺陷较少，覆盖所述蓝宝石衬底上的图形可以使得获得的平整表面的缺陷较少，有利于后续外延层的生长。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出了本发明实施例的红光发光二极管的结构示意图；
图2a至图2c示出了本发明实施例的红光发光二极管制备过程中各个阶段的截面图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
本发明可以各种形式呈现，以下将描述其中一些示例。
图1示出了本发明实施例的红光发光二极管的结构示意图，如图1所示，所述红光发光二极管包括红光LED外延结构、绝缘层160、第一电极140以及第二电极150，其中，所述红光LED外延结构包括蓝宝石衬底110、缓冲层120以及外延层130。
优选地，所述蓝宝石衬底110上具有图形化结构，在一个具体的实施例中，所述图形化结构为周期性的圆锥体凸起，圆锥体凸起的截面的直径为0.7μm～1.3μm，圆锥体凸起的高度为0.4μm～0.6μm，相邻的圆锥体凸起之间的间距为0.1μm～0.3μm。在其他实施例中，所述图形化结构也可以为半球体凸起、棱锥凸起、棱柱凸起等，在此不再赘述。
所述外延层130从下至上依次包括层叠的第一半导体层131、有源层132以及第二半导体层133，其中，所述第一半导体层131为P型半导体层和N型半导体层中的一种，所述第二半导体层133为P型半导体层和N型半导体层中的另一种。本实施例中，所述第一半导体层131例如为N型半导体层，所述第二半导体层133例如为P型半导体层。
具体地，所述第一半导体层131由下至上依次包括第一欧姆接触层1311、第一电流扩展层1312、第一限制层1313以及第一空间层1314，所述第二半导体层133由下至上依次包括第二空间层1331、第二限制层1332、第二电流扩展层1333和第二欧姆接触层1334。
所述第一欧姆接触层1311和第二欧姆接触层1334例如均为掺杂的GaP材料层，在一个具体的实施例中，所述第一欧姆接触层1311和第二欧姆接触层1334的掺杂浓度例如为大于等于1E19cm-3，厚度例如均为100nm～200nm。所述第一电流扩展层1312和第二电流扩展层1333例如均为掺杂的GaP材料层，其中，所述第一电流扩展层1312和第二电流扩展层1333的掺杂浓度小于所述第一欧姆接触层1311和第二欧姆接触层1334的掺杂浓度，在一个具体的实施例中，所述第一电流扩展层1312和第二电流扩展层1333掺杂浓度例如为3E18cm-3～5E18cm-3，厚度例如均为3μm～11μm。所述第一限制层1313和第二限制层1332例如均为掺杂的Al0.5In0.5P材料层。在一个具体的实施例中，所述第一限制层1313和第二限制层1332的掺杂浓度例如为1E18cm-3～3E18cm-3，厚度例如均为300nm～500nm。所述第一空间层1314和第二空间层1331例如均为非故意掺杂的(AlxGa1-x)0.5In0.5P材料层，其中，0.2≤x≤0.8。在一个具体的实施例中，所述第一空间层1314、第二空间层1331的厚度例如均为80nm～120nm，且所述第一空间层1314的厚度小于所述第二空间层1331的厚度。值得说明的是，当所述第一半导体层131为P型半导体层，所述第二半导体层133为N型半导体层时，所述第一空间层1314的厚度大于所述第二空间层1331的厚度。这是由于P型掺杂剂较N型掺杂剂扩散长度更长，为避免P型掺杂剂扩散至有源层132，P型半导体层中的空间层的厚度需要大于N型半导体层中的空间层的厚度。
所述有源层132为周期性的多量子阱层，其中，所述有源层132中的量子垒层例如为(AlaGa1-a)0.5In0.5P，组分a为0.5～0.8，量子阱层例如为(AlbGa1-b)0.5In0.5P，组分b为0～0.3。所述有源层132的周期数为6～15。所述有源层132中单周期内的量子垒层的厚度为6nm～10nm，单周期内的量子阱层的厚度为4nm～8nm。
进一步地，所述缓冲层120位于所述蓝宝石衬底110和所述外延层130之间。本实施例中，所述缓冲层120包括从下到上依次层叠的第一缓冲层121和第二缓冲层122，其中，所述第一缓冲层121位于所述蓝宝石衬底110上，所述第二缓冲层122位于所述第一缓冲层121上，所述外延层130位于所述第二缓冲层122上。
其中，所述第一缓冲层121例如为磷化铝(AlP)缓冲层。所述第一缓冲层121能缓解蓝宝石衬底110与外延层130之间的晶格失配和热失配，同时所述第一缓冲层121和所述蓝宝石衬底110中都具有Al元素，可以在所述蓝宝石衬底110上优先形成晶核，形成较好地衔接。
在一个具体的实施例中，所述第一缓冲层121的厚度例如为300nm～500nm。所述第一缓冲层121过薄时，会影响其缓冲效果，同时所述第一缓冲层121过薄时，所述第一缓冲层121内基本是纵向生长，横向生长较少；所述第一缓冲层121过厚时，所述第一缓冲层121材料内部容易使纵向位错延伸，而不是使位错弯曲，同时，过厚的所述第一缓冲层121会出现吸光现象。通过设置所述第一缓冲层121的厚度，使得所述第一缓冲层121具有足够的厚度，从而具有较好的缓冲效果，同时能够在所述蓝宝石衬底110上形成横向生长。进一步地，通过设置所述第一缓冲层121的厚度，防止过厚的所述第一缓冲层121内部出现纵向位错延伸，同时防止过厚的第一缓冲层121出现吸光的现象。
所述第二缓冲层122例如为超晶格缓冲层，包括交替堆叠的磷化铝(AlP)层和磷化镓(GaP)层，所述第二缓冲层122的一个表面为磷化铝(AlP)层，另一个表面为磷化镓(GaP)层，所述磷化铝(AlP)层与所述第一缓冲层121接触，所述磷化镓(GaP)层与所述外延层130接触。其中，所述第二缓冲层122中的磷化铝(AlP)层与所述第一缓冲层(AlP)121的晶格匹配，所述第二缓冲层122中的磷化镓(GaP)层与所述外延层130(具体为第一欧姆接触层1311)的晶格匹配；所述第二缓冲层122作为第一缓冲层(AlP)121和外延层(GaP)120的过渡层，能改善晶格缺陷，提高晶体质量。
进一步地，由于有源层132的发光具有不特定的角度，即向各个角度发光，根据折射定律，如果缓冲层120折射率较高会使多数角度的光发生全反射，相应的出光减少，相反地，如果缓冲层120折射率低，能使更小角度的光折射出去，提高出光效率。本实施例中，第一缓冲层(AlP)121和第二缓冲层122为AlP和GaP相关材料，这两种材料相较有源层132的AlGaInP四元材料的禁带宽度较小，折射率低，使得有源层132的发光更容易出光，提升出光效率。
进一步地，所述第二缓冲层122中的磷化铝(AlP)层和磷化镓(GaP)层超晶格通过SP3S＊紧密键合，布里渊区零折叠和带混合效应使这种材料的电子能带由原来的间接跃迁转变为直接跃迁，因此增加了光跃迁的几率。利用这种超晶格材料制作的光发射器件，其发光效率将会有大幅度的提高。
所述第二缓冲层122包括多个周期的磷化铝(AlP)层和磷化镓(GaP)层，每个周期的超晶格包括一层磷化铝(AlP)层以及一层磷化镓(GaP)层，每层磷化铝(AlP)层包括1层～3层的磷化铝(AlP)单分子层，每层磷化镓(GaP)层包括1层～3层的磷化镓(GaP)单分子层，这样组成的超晶格容易形成直接带隙半导体材料，增加光子跃迁几率。在一个具体的实施例中，所述第二缓冲层122的周期数为100～200。
进一步地，第二缓冲层122太薄时，第二缓冲层122不易生长或者长不上去，第二缓冲层122太厚时不易形成直接带隙半导体材料。本实施例中，一层磷化铝(AlP)单分子层的厚度大约0.3nm，每个周期内磷化铝(AlP)层的厚度为0.3nm～0.9nm；同理，一层磷化镓(GaP)单分子层的厚度大约0.3nm，每个周期内磷化镓(GaP)层的厚度为0.3nm～0.9nm。本实施例通过设置所述第二缓冲层122的厚度，使得所述第二缓冲层122能够容易生长，同时容易形成直接带隙半导体材料。
进一步地，本实施例中，所述缓冲层120的厚度(即所述第一缓冲层121和所述第二缓冲层122的厚度之和)大于等于所述蓝宝石衬底110上的圆锥体凸起的高度，以使得形成所述缓冲层120之后，所述蓝宝石衬底110上的图形(圆锥体凸起)被全部覆盖，形成平整的表面。所述缓冲层120生长完之后缺陷较少，覆盖所述蓝宝石衬底110上的图形可以使得获得的平整表面的缺陷较少，有利于后续外延层130的生长。
所述外延层130中还具有台阶(MESA)，所述台阶从所述第二半导体133(具体为第二欧姆接触层1334)的表面向着所述第一半导体层131的方向延伸，暴露出第一半导体层131。所述台阶可以暴露出所述第一半导体层131中的第一欧姆接触层1311、第一电流扩展层1312以及第一限制层1313中的任意一层，但由于所述第一欧姆接触层1311的厚度(100nm～200nm)和所述第一限制层1313的厚度(300nm～500nm)较薄，刻蚀所述台阶的过程中容易刻穿，故本实施例中，所述台阶刻蚀至所述第一电流扩展层1312，以方便加工，即所述台阶暴露出所述第一半导体层131中的第一电流扩展层1312的表面。
所述绝缘层160覆盖所述台阶的上台阶面(所述第二欧姆接触层1334的表面)、下台阶面(所述第一电流扩展层1312的表面)以及台阶侧壁，所述绝缘层160中具有第一开口和第二开口，所述第一开口暴露出所述第一半导体层131(具体为第一电流扩展层1312)，所述第二开口暴露出所述第二半导体层133(具体为第二欧姆接触层1334)。所述第一电极140与暴露的第一电流扩展层1312接触，以与所述第一电流扩展层1312形成电连接；所述第二电极150与所述第二欧姆接触层1334接触，以与所述第二欧姆接触层1334形成电连接。
进一步地，所述绝缘层160可以是氧化硅、氮化硅等绝缘薄膜。
图2a至图2c示出了本发明实施例的红光发光二极管制备过程中各个阶段的截面图。
如图2a所示，在蓝宝石衬底110上依次生长缓冲层120以及外延层130。
该步骤中，首先，例如采用MOCVD工艺、分子束外延工艺、HVPE工艺、等离子体辅助化学气相沉积工艺以及溅射工艺中的任意一种或几种在所述蓝宝石衬底110的表面生长所述缓冲层120。其中，所述缓冲层120包括层叠的第一缓冲层121和第二缓冲层122，其中，所述第一缓冲层121位于所述蓝宝石衬底110上，所述第二缓冲层122位于所述第一缓冲层121上。
具体地，蓝宝石衬底110经过表面热处理清洁之后，例如采用MOCVD工艺生长第一缓冲层121，所述第一缓冲层121例如为磷化铝(AlP)缓冲层，厚度例如为300nm～500nm。
进一步地，在所述第一缓冲层121上形成第二缓冲层122，所述第二缓冲层122例如为超晶格缓冲层，包括交替堆叠的磷化铝(AlP)层和磷化镓(GaP)层，所述第二缓冲层122生长以磷化铝(AlP)层开始，以磷化镓(GaP)层结束，所述磷化铝(AlP)层与所述第一缓冲层121接触，所述磷化镓(GaP)层与后续生长的外延层130接触。
所述第二缓冲层122包括多个周期的磷化铝(AlP)层和磷化镓(GaP)层，每个周期的超晶格包括一层磷化铝(AlP)层以及一层磷化镓(GaP)层。在一个具体的实施例中，所述第二缓冲层122的周期数为100～200；每个周期内磷化铝(AlP)层的厚度为0.3nm～0.9nm；同理，每个周期内磷化镓(GaP)层的厚度为0.3nm～0.9nm。
进一步地，所述缓冲层120的厚度(即所述第一缓冲层121和所述第二缓冲层122的厚度之和)大于所述蓝宝石衬底110上的圆锥体凸起的高度，以使得形成所述缓冲层120之后，所述蓝宝石衬底110上的图形被全部覆盖，形成平整的表面。
接着，在所述缓冲层120上形成第一半导体层131，所述第一半导体层131包括从下到上依次堆叠的第一欧姆接触层1311、第一电流扩展层1312、第一限制层1313以及第一空间层1314。
具体地，在所述第二缓冲层122上形成第一欧姆接触层1311，所述第一欧姆接触层1311例如为第一掺杂类型的磷化镓(GaP)材料层，在一个具体的实施例中，所述第一欧姆接触层1311的掺杂元素例如为Si、Te等，掺杂浓度大于等于1E19cm-3，所述第一欧姆接触层1311的厚度例如为100nm～200nm。
进一步地，在所述第一欧姆接触层1311上形成第一电流扩展层1312，第一电流扩展层1312例如为第一掺杂类型的磷化镓(GaP)材料层，在一个具体的实施例中，所述第一欧姆接触层1311的掺杂元素例如为Si、Te等，掺杂浓度例如为3E18cm-3～5E18cm-3，所述第一电流扩展层1312的厚度例如为3μm～11μm。
进一步地，在所述第一电流扩展层1312上形成第一限制层1313，所述第一限制层1313例如为第一掺杂类型的Al0.5In0.5P材料层，在一个具体的实施例中，所述第一限制层1313的掺杂元素例如为Si、Te等，掺杂浓度例如为1E18cm-3～3E18cm-3，所述第一限制层1313的厚度例如为300nm～500nm。
进一步地，在所述第一限制层1313上形成第一空间层1314，所述第一欧姆接触层1311、第一电流扩展层1312、第一限制层1313以及第一空间层1314构成所述第一半导体层131。所述第一空间层1314例如为非故意掺杂的(AlxGa1-x)0.5In0.5P材料层，其中，组分x为0.2～0.8，所述第一空间层1314的厚度例如为80nm～120nm。
接着，在所述第一半导体层131上形成有源层132。
具体的，所述有源层132例如为AlGaInP材料层，包括多个周期的量子垒层和量子阱层。有源层132的量子垒层例如为(AlaGa1-a)0.5In0.5P材料层，组分a例如为0.5～0.8，厚度例如为6nm～10nm；有源层132的量子阱层例如为(AlbGa1-b)0.5In0.5P材料层，组分b例如为0～0.3，厚度例如为4nm～8nm；有源层132的周期数例如为6～15。
接着，在所述有源层132上形成第二半导体层133，所述第二半导体层133包括从下到上依次堆叠的第二空间层1331、第二限制层1332、第二电流扩展层1333和第二欧姆接触层1334。
具体地，在所述有源层132上形成第二空间层1331，所述第二空间层1331例如为非故意掺杂的(AlxGa1-x)0.5In0.5P材料层，组分x例如为0.2～0.8，所述第二空间层1331的厚度例如为80nm～120nm。
进一步地，在所述第二空间层1331上形成第二限制层1332，所述第二限制层1332例如为第二掺杂类型的Al0.5In0.5P材料层，在一个具体的实施例中，所述第二限制层1332的掺杂元素例如为Mg等，掺杂浓度例如为1E18cm-3～3E18cm-3，所述第二限制层1332的厚度例如为300nm～500nm。
进一步地，在所述第二限制层1332上形成第二电流扩展层1333，所述第二电流扩展层1333例如为第二掺杂类型的GaP材料层，在一个具体的实施例中，所述第二电流扩展层1333的掺杂元素例如为Mg等，掺杂浓度例如为3E18cm-3～5E18cm-3，所述第二电流扩展层1333的厚度例如为3μm～11μm。
进一步地，在所述第二电流扩展层1333上形成第二欧姆接触层1334，所述第二空间层1331、第二限制层1332、第二电流扩展层1333以及第二欧姆接触层1334构成第二半导体层133。所述第二欧姆接触层1334例如为第二掺杂类型的GaP材料层，在一个具体的实施例中，所述第二欧姆接触层1334的掺杂元素例如为Mg等，掺杂浓度大于等于1E19cm-3，所述第二欧姆接触层1334的厚度例如为100nm～200nm。
如图2b所示，在所述外延层130中形成台阶(MESA)。
该步骤中，例如采用光刻和刻蚀工艺在所述外延层130中形成台阶，所述台阶从所述第二半导体133(具体为第二欧姆接触层1334)的表面向着所述第一半导体层131的方向延伸，暴露出所述第一半导体层131中的第一电流扩展层1312的表面。
如图2c所示，形成具有第一开口和第二开口的绝缘层160。
该步骤中，首先形成所述绝缘层160，所述绝缘层160覆盖所述台阶的上台阶面、下台阶面以及台阶侧壁。所述绝缘层可以是氧化硅、氮化硅等绝缘薄膜。接着，采用光刻以及刻蚀工艺在所述绝缘层160中形成第一开口和第二开口，所述第一开口暴露出所述第一半导体层131(具体为第一电流扩展层1312)的表面，所述第二开口暴露出所述第二半导体层133(具体为第二欧姆接触层1334)的表面。
进一步地，形成第一电极140和第二电极150。
该步骤中，例如采用光刻、蚀刻和蒸镀等工艺，在所述绝缘层160上形成所述第一电极140，所述第一电极140通过所述第一开口与所述第一电流扩展层1312形成电连接；以及在所述绝缘层160上形成第二电极150，所述第二电极150通过所述第二开口与所述第二欧姆接触层1334形成电连接，具体如图1所示。
本发明提供的红光LED外延结构及制备方法、红光发光二极管及制备方法，在蓝宝石衬底和外延层之间增加缓冲层，所述缓冲层包括从下到上依次层叠的第一缓冲层和第二缓冲层，所述缓冲层能够改善蓝宝石衬底与外延层之间的晶格失配和热失配等造成的缺陷问题。
在优选的实施例中，所述第一缓冲层为磷化铝(AlP)缓冲层，所述第一缓冲层能缓解蓝宝石衬底与外延层之间的晶格失配和热失配；同时所述第一缓冲层和所述蓝宝石衬底中都具有相同的Al元素，可以在所述蓝宝石衬底上优先形成晶核，形成较好地衔接。
进一步地，所述第一缓冲层主要为3D生长，为后续材料生长打下根基。
在优选的实施例中，所述第一缓冲层的厚度为300nm～500nm。通过设置所述第一缓冲层的厚度，使得所述第一缓冲层具有足够的厚度，从而具有较好的缓冲效果，同时能够在所述蓝宝石衬底上形成横向生长。进一步地，通过设置所述第一缓冲层的厚度，防止过厚的所述第一缓冲层内部出现纵向位错延伸，同时防止过厚的第一缓冲层出现吸光的现象。
在优选的实施例中，所述第二缓冲层为超晶格缓冲层，包括交替堆叠的磷化铝(AlP)层和磷化镓(GaP)层；所述第二缓冲层作为第一缓冲层(AlP)和外延层(GaP)的过渡层，能改善晶格缺陷，提高晶体质量，同时折射率低，提升出光效率。
进一步地，第一缓冲层和第二缓冲层为AlP和GaP相关材料，这两种材料相对于有源层的AlGaInP四元材料的禁带宽度较小，折射率低，使得有源层更容易出光，提升出光效率。
进一步地，所述第二缓冲层中的磷化铝(AlP)层和磷化镓(GaP)层均为间接带隙半导体材料，由于布里渊区中心导带极小值的折叠对电子状态的调制，从而变为直接跃迁，不吸收有源层发出的光，同时AlP/GaP超晶格的折射率低，更容易出光。
在优选的实施例中，每个周期内磷化铝(AlP)层的厚度为0.3nm～0.9nm；每个周期内磷化镓(GaP)层的厚度为0.3nm～0.9nm。通过设置所述第二缓冲层的厚度，使得所述第二缓冲层能够容易生长，同时容易形成直接带隙半导体材料。
在优选的实施例中，所述蓝宝石衬底为图形化的蓝宝石衬底，可以增加外延结构的横向生长，改善外延结构的晶体质量，同时，所述蓝宝石衬底上的图形化结构能够改变出光方向，提高出光效率。
在优选的实施例中，所述缓冲层的厚度(即所述第一缓冲层和所述第二缓冲层的厚度之和)大于所述蓝宝石衬底上的圆锥体凸起的高度，以使得形成所述缓冲层之后，所述蓝宝石衬底上的图形被全部覆盖，形成平整的表面。所述缓冲层生长完之后缺陷较少，覆盖所述蓝宝石衬底上的图形可以使得获得的平整表面的缺陷较少，有利于后续外延层的生长。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (26)

1.一种红光LED外延结构，包括：
蓝宝石衬底；
位于所述蓝宝石衬底上的缓冲层；以及
位于所述缓冲层上的外延层，所述外延层由下至上依次包括第一半导体层、有源层和第二半导体层；
其中，所述缓冲层包括：
第一缓冲层，位于所述蓝宝石衬底上，所述第一缓冲层为磷化铝缓冲层；以及第二缓冲层，位于所述第一缓冲层和所述第一半导体层之间，所述第二缓冲层为超晶格缓冲层，包括交替堆叠的磷化铝层和磷化镓层。
2.根据权利要求1所述的红光LED外延结构，其中，所述第一缓冲层的厚度为300nm～500nm。
3.根据权利要求1所述的红光LED外延结构，其中，所述第二缓冲层中的磷化铝层与所述第一缓冲层接触，所述第二缓冲层中的磷化镓层与所述第一半导体层接触。
4.根据权利要求1所述的红光LED外延结构，其中，所述第二缓冲层包括多个周期的超晶格，周期数为100～200。
5.根据权利要求4所述的红光LED外延结构，其中，所述第二缓冲层的每个周期的超晶格中，所述磷化铝层包括1层～3层磷化铝单分子层，所述磷化镓层包括1层～3层磷化镓单分子层。
6.根据权利要求4所述的红光LED外延结构，其中，所述第二缓冲层的每个周期的超晶格中，所述磷化铝层的厚度为0.3nm～0.9nm，所述磷化镓层的厚度为0.3nm～0.9nm。
7.根据权利要求1所述的红光LED外延结构，其中，所述蓝宝石衬底上具有周期性的图形化结构。
8.根据权利要求7所述的红光LED外延结构，其中，所述图形化结构为圆锥体凸起，所述圆锥体凸起的截面的直径为0.7μm～1.3μm，所述圆锥体凸起的高度0.4μm～0.6μm，相邻的所述圆锥体凸起之间的间距为0.1μm～0.3μm。
9.根据权利要求7所述的红光LED外延结构，其中，所述缓冲层的厚度大于等于所述蓝宝石衬底上的图形化结构的高度。
10.根据权利要求1所述的红光LED外延结构，其中，所述第一半导体层为P型半导体层和N型半导体层中的一种，所述第二半导体层为P型半导体层和N型半导体层中的另一种。
11.根据权利要求10所述的红光LED外延结构，其中，所述第一半导体层由下至上依次包括第一欧姆接触层、第一电流扩展层、第一限制层以及第一空间层；所述第二半导体层由下至上依次包括第二空间层、第二限制层、第二电流扩展层和第二欧姆接触层。
12.根据权利要求11所述的红光LED外延结构，其中，所述P型半导体层中的空间层的厚度大于所述N型半导体层中的空间层的厚度。
13.一种红光LED外延结构的制备方法，包括：
在蓝宝石衬底上形成缓冲层；
在所述缓冲层上形成外延层，所述外延层由下至上依次包括第一半导体层、有源层和第二半导体层；
其中，所述缓冲层包括：
第一缓冲层，位于所述蓝宝石衬底上，所述第一缓冲层为磷化铝缓冲层；以及
第二缓冲层，位于所述第一缓冲层和所述第一半导体层之间，所述第二缓冲层为超晶格缓冲层，包括交替堆叠的磷化铝层和磷化镓层。
14.根据权利要求13所述的方法，其中，所述第一缓冲层的厚度为300nm～500nm。
15.根据权利要求13所述的方法，其中，所述第二缓冲层中暴露的磷化铝层与所述第一缓冲层接触，暴露的磷化镓层与所述第一半导体层接触。
16.根据权利要求13所述的方法，其中，所述第二缓冲层包括多个周期的超晶格，周期数为100～200。
17.根据权利要求16所述的方法，其中，所述第二缓冲层的每个周期的超晶格中，所述磷化铝层包括1层～3层磷化铝单分子层，所述磷化镓层包括1层～3层磷化镓单分子层。
18.根据权利要求16所述的方法，其中，所述第二缓冲层的每个周期的超晶格中，所述磷化铝层的厚度为0.3nm～0.9nm，所述磷化镓层的厚度为0.3nm～0.9nm。
19.根据权利要求13所述的方法，其中，所述蓝宝石衬底上具有周期性的图形化结构。
20.根据权利要求19所述的方法，其中，所述图形化结构为圆锥体凸起，所述圆锥体凸起的截面的直径为0.7μm～1.3μm，所述圆锥体凸起的高度0.4μm～0.6μm，相邻的所述圆锥体凸起之间的间距为0.1μm～0.3μm。
21.根据权利要求19所述的方法，其中，所述缓冲层的厚度大于等于所述蓝宝石衬底上的图形化结构的高度。
22.根据权利要求13所述的方法，其中，所述第一半导体层为P型半导体层和N型半导体层中的一种，所述第二半导体层为P型半导体层和N型半导体层中的另一种。
23.根据权利要求22所述的方法，其中，所述第一半导体层由下至上依次包括第一欧姆接触层、第一电流扩展层、第一限制层以及第一空间层；所述第二半导体层由下至上依次包括第二空间层、第二限制层、第二电流扩展层和第二欧姆接触层。
24.根据权利要求23所述的方法，其中，所述P型半导体层中的空间层的厚度大于所述N型半导体层中的空间层的厚度。
25.一种红光发光二极管，包括：
权利要求1至12任意一项所述的红光LED外延结构，所述外延层中具有台阶，所述台阶的上台阶面为所述第二半导体层，所述台阶的下台阶面为所述第一半导体层；
绝缘层，覆盖所述外延层，所述绝缘层中具有第一开口和第二开口，所述第一开口暴露出所述第一半导体层的表面，所述第二开口暴露出所述第二半导体层的表面；
第一电极，位于所述绝缘层上，通过所述第一开口与所述第一半导体层电连接；以及
第二电极，位于所述绝缘层上，通过所述第二开口与所述第二半导体层电连接。
26.一种红光发光二极管的制备方法，包括：
根据权利要求13至24任意一项所述的方法形成红光LED外延结构；
对所述外延层进行刻蚀，在外延层中形成台阶，所述台阶从所述外延层的表面向着所述蓝宝石衬底的方向延伸，暴露出所述第一半导体层，所述台阶的上台阶面为所述第二半导体层，所述台阶的下台阶面为所述第一半导体层；
在所述外延层上形成绝缘层，在所述绝缘层中形成第一开口和第二开口，所述第一开口暴露出所述第一半导体层的表面，所述第二开口暴露出所述第二半导体层的表面；
在所述绝缘层上形成第一电极，所述第一电极通过所述第一开口与所述第一半导体层接触；
在所述绝缘层上形成第二电极，所述第二电极通过所述第二开口与所述第二半导体层接触。
CN202210919764.5A 2022-08-02 2022-08-02 红光led外延结构及制备方法、红光发光二极管及制备方法 Pending CN115621389A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210919764.5A CN115621389A (zh) 2022-08-02 2022-08-02 红光led外延结构及制备方法、红光发光二极管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210919764.5A CN115621389A (zh) 2022-08-02 2022-08-02 红光led外延结构及制备方法、红光发光二极管及制备方法

Publications (1)

Publication Number Publication Date
CN115621389A true CN115621389A (zh) 2023-01-17

Family

ID=84857187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210919764.5A Pending CN115621389A (zh) 2022-08-02 2022-08-02 红光led外延结构及制备方法、红光发光二极管及制备方法

Country Status (1)

Country Link
CN (1) CN115621389A (zh)

Similar Documents

Publication Publication Date Title
US7763881B2 (en) Photonic crystal light emitting device
TWI482262B (zh) 發光裝置及其製造方法
US8779463B2 (en) Sapphire substrate and nitride semiconductor light emitting device
US8405103B2 (en) Photonic crystal light emitting device and manufacturing method of the same
US7265374B2 (en) Light emitting semiconductor device
US11205739B2 (en) Semiconductor light-emitting device and method of manufacturing the same
US8952411B2 (en) Light emitting diode
US7999249B2 (en) Nitride semiconductor light emitting device with surface texture and its manufacture
US11201261B2 (en) Deep ultraviolet light emitting element and method of manufacturing the same
JP2008515180A (ja) テクスチャード発光ダイオード
US20080048176A1 (en) Semiconductor device and method for fabricating the same
US20050098793A1 (en) Nitride based semiconductor photo-luminescent device
JP5707978B2 (ja) 半導体発光素子用基板およびその製造方法、並びにその基板を用いた半導体発光素子
US11658264B2 (en) Light emitting device having a substrate with a pattern of protrusions and manufacturing method thereof
JP2008103534A (ja) 半導体発光素子
US20080265272A1 (en) Light Emitting Device Having Zener Diode Therein And Method Of Fabricating The Same
CN111819703A (zh) 一种发光元件
US20130029440A1 (en) Method for fabricating semiconductor light-emitting device
KR20130099574A (ko) 질화갈륨 기판을 갖는 발광 다이오드
KR101563157B1 (ko) 마이크로 로드를 포함하는 발광 소자 및 그 제조 방법
KR101471608B1 (ko) 나노로드를 포함하는 질화물계 발광다이오드 및 이의 제조방법
CN115621389A (zh) 红光led外延结构及制备方法、红光发光二极管及制备方法
KR100867499B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
JPH0927612A (ja) 量子効果半導体装置とその製造方法
CN217468469U (zh) 一种图形化衬底及发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination