CN115602701A - 氮化物半导体装置 - Google Patents

氮化物半导体装置 Download PDF

Info

Publication number
CN115602701A
CN115602701A CN202210669334.2A CN202210669334A CN115602701A CN 115602701 A CN115602701 A CN 115602701A CN 202210669334 A CN202210669334 A CN 202210669334A CN 115602701 A CN115602701 A CN 115602701A
Authority
CN
China
Prior art keywords
layer
nitride semiconductor
protective layer
gate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210669334.2A
Other languages
English (en)
Inventor
畑洋辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN115602701A publication Critical patent/CN115602701A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Abstract

本发明能够抑制电流崩塌。本发明的氮化物半导体装置(10)包含：电子传输层(16)，由氮化物半导体构成；电子供给层(18)，形成在电子传输层(16)上，由具有比电子传输层(16)大的带隙的氮化物半导体构成；第1保护层(22)，形成在电子供给层(18)上，由具有比电子供给层(18)小的带隙的氮化物半导体构成；第2保护层(24)，形成在第1保护层(22)上的一部分，由具有比第1保护层(22)大的带隙的氮化物半导体构成；栅极层(26)，形成在第2保护层(24)上，由具有比第2保护层(24)小的带隙的氮化物半导体构成，并且包含受体型杂质；栅极电极(28)，形成在栅极层(26)上；以及源极电极(32)及漏极电极(34)，与电子供给层(18)相接。

Description

氮化物半导体装置
技术领域
本发明涉及一种氮化物半导体装置。
背景技术
目前，使用氮化物半导体的高电子迁移率晶体管(HEMT)的产品化在不断推进。将HEMT应用于功率器件时，基于失效安全(fail safe)的考虑，要求能够实现在零偏压时切断源极-漏极间的电流路径(通道)的常闭动作。
专利文献1公开了常闭型的氮化物半导体HEMT。专利文献1所记载的HEMT包含由氮化镓(GaN)层构成的电子传输层、及由氮化铝镓(AlGaN)层构成的电子供给层。HEMT的通道由在电子传输层与电子供给层之间的异质结界面附近产生于电子传输层中的二维电子气(2DEG)形成。专利文献1所记载的HEMT是通过在栅极电极之下设置包含受体型杂质的GaN层(p型GaN层)，切断由2DEG形成的通道来实现常闭动作的。
[背景技术文献]
[专利文献]
[专利文献1]日本专利特开2017-73506号公报
发明内容
[发明要解决的问题]
氮化物半导体HEMT的课题之一在于抑制电流崩塌。电流崩塌是指如下现象，即，当在HEMT的断开状态下对漏极电极(源极-漏极间)施加了高电压时，电子会被氮化物半导体层的晶体缺陷或表面能级等所俘获，导致在接下来的导通状态下2DEG的产生受阻，从而漏极电流降低(导通电阻增加)。电流崩塌的发生会导致氮化物半导体HEMT的可靠性降低。
[解决问题的技术手段]
本发明的一形态的氮化物半导体装置包含：电子传输层，由氮化物半导体构成；电子供给层，形成在所述电子传输层上，由具有比所述电子传输层大的带隙的氮化物半导体构成；第1保护层，形成在所述电子供给层上，由具有比所述电子供给层小的带隙的氮化物半导体构成；第2保护层，形成在所述第1保护层上的一部分，由具有比所述第1保护层大的带隙的氮化物半导体构成；栅极层，形成在所述第2保护层上，由具有比所述第2保护层小的带隙的氮化物半导体构成，并且包含受体型杂质；栅极电极，形成在所述栅极层上；以及源极电极及漏极电极，与所述电子供给层相接。
[发明的效果]
根据本发明的氮化物半导体装置，能够抑制电流崩塌。
附图说明
图1是第1实施方式的例示性氮化物半导体装置的概略剖视图。
图2是表示图1的氮化物半导体装置的例示性形成图案的概略俯视图。
图3是沿着图2的F3-F3线的活动区的概略剖视图。
图4是沿着图2的F4-F4线的非活动区的概略剖视图。
图5是表示图1的氮化物半导体装置的例示性制造步骤的概略剖视图。
图6是表示继图5后的制造步骤的概略剖视图。
图7是表示继图6后的制造步骤的概略剖视图。
图8是表示继图7后的制造步骤的概略剖视图。
图9是表示继图8后的制造步骤的概略剖视图。
图10是表示继图9后的制造步骤的概略剖视图。
图11是表示继图10后的制造步骤的概略剖视图。
图12是第2实施方式的例示性氮化物半导体装置的概略剖视图。
图13是第3实施方式的例示性氮化物半导体装置的概略剖视图。
具体实施方式
以下，参照附图对本发明的氮化物半导体装置的若干个实施方式进行说明。此外，附图所示的构成要素存在局部放大的情况，以达到易懂、清晰的目的，而不一定是按一定比例绘制的。另外，为了容易理解，剖视图中存在省略影线的情况。附图只用来例示本发明的实施方式，不应视为对本发明的限制。
以下的详细记载包含使本发明的例示性实施方式具体化的装置、系统及方法。该详细记载本意只用于说明，并不欲限定本发明的实施方式、或这种实施方式的应用及使用。
[第1实施方式]
图1是第1实施方式的例示性氮化物半导体装置10的概略剖视图。氮化物半导体装置10是使用氮化物半导体的高电子迁移率晶体管(HEMT)。例如，氮化物半导体装置可以是使用氮化镓(GaN)的HEMT。
在第1实施方式中，氮化物半导体装置10包含衬底12、形成在衬底12上的缓冲层14、形成在缓冲层14上的电子传输层16、及形成在电子传输层16上的电子供给层18。
此外，除非另有明确记载，否则本发明中所使用的“俯视”一词是指在相互正交的XYZ轴(例如，参照图1)的Z方向上观察氮化物半导体装置10。在本发明中，Z方向是指与(第1实施方式中介隔缓冲层14)形成有电子传输层16的衬底12的面正交的方向。以下，为了容易理解，有时将+Z方向称为上，将-Z方向称为下，将+X方向称为右，将-X方向称为左。
衬底12例如可以由硅(Si)、碳化硅(SiC)、GaN、蓝宝石或其它衬底材料形成。衬底12的厚度例如可以设为200μm以上1500μm以下。
缓冲层14可以由能够缓和衬底12与电子传输层16之间的晶格失配的任意材料形成。例如，缓冲层14可以包含1个或多个氮化物半导体层。例如，缓冲层14可以包含氮化铝(AlN)层、氮化铝镓(AlGaN)层、及具有不同的铝(Al)组成的分级AlGaN层中的至少一者。例如，缓冲层14可以由单一的AlN层、单一的AlGaN层、具有AlGaN/GaN超晶格结构的层、具有AlN/AlGaN超晶格结构的层、或具有AlN/GaN超晶格结构的层构成。
在一例中，缓冲层14也可以是包含第1缓冲层及第2缓冲层的多层缓冲层，所述第1缓冲层是形成在衬底12上的AlN层，所述第2缓冲层是形成在AlN层上的分级AlGaN层。在该情况下，第1缓冲层的厚度例如可以设为80nm以上500nm以下。第2缓冲层例如可以包含从靠近第1缓冲层的一侧开始Al组成依次为75％、50％、25％的3个AlGaN层。第2缓冲层的厚度(3个AlGaN层的总厚度)例如可以设为300nm以上1μm以下。此外，分级AlGaN层的层数并不限于3层，可以设为其它任意的适当的层数。另外，在分级AlGaN层中，各AlGaN层的厚度既可以相同，也可以不同。此外，为了抑制缓冲层14中的漏电流，也可以将杂质导入到缓冲层14的一部分中以使缓冲层14的表层区域以外的区域呈半绝缘性。在该情况下，杂质例如为碳(C)或铁(Fe)，杂质的浓度例如可以设为4×1016cm-3以上。
电子传输层16由氮化物半导体构成，例如可以为GaN层。电子传输层16的厚度例如可以设为0.5μm以上2μm以下。此外，为了抑制电子传输层16中的漏电流，也可以将杂质导入到电子传输层16的一部分中以使电子传输层16的表层区域以外的区域呈半绝缘性。在该情况下，杂质例如为C，杂质的浓度例如可以设为4×1016cm-3以上。
电子供给层18由具有比电子传输层16大的带隙的氮化物半导体构成，例如可以为AlGaN层。由于Al组成越大则带隙越大，所以身为AlGaN层的电子供给层18具有比身为GaN层的电子传输层16大的带隙。例如，电子供给层18由AlxGa1－xN构成，此处，x例如为0＜x＜0.4，优选0.1＜x＜0.3。电子供给层18的厚度例如可以设为5nm以上20nm以下。
电子传输层16与电子供给层18由具有互不相同的晶格常数的氮化物半导体构成。因此，构成电子传输层16的氮化物半导体(例如，GaN)与构成电子供给层18的氮化物半导体(例如，AlGaN)的结合出现了晶格失配现象。由于电子传输层16及电子供给层18的自发极化、以及由电子供给层18的异质结部所受的应力引发的压电极化，电子传输层16与电子供给层18之间的异质结界面附近的电子传输层16的导带能级低于费米能级。因此，于靠近电子传输层16与电子供给层18的异质结界面的位置(例如，与界面相距数nm左右的距离)，在电子传输层16内扩散有二维电子气(2DEG)20。
氮化物半导体装置10包含形成在电子供给层18上的第1保护层22、形成在第1保护层22上的一部分的第2保护层24、形成在第2保护层24上的栅极层26、及形成在栅极层26上的栅极电极28。
氮化物半导体装置10还包含钝化层30、源极电极32及漏极电极34，所述钝化层30形成在第1保护层22上，覆盖第2保护层24、栅极层26及栅极电极28。源极电极32及漏极电极34贯通钝化层30而与电子供给层18相接。
钝化层30包含源极侧贯通孔30A及漏极侧贯通孔30B，第1保护层22包含源极侧开口22A及漏极侧开口22B。源极侧开口22A与源极侧贯通孔30A连通，使电子供给层18的一部分作为源极接点18A而露出。漏极侧开口22B与漏极侧贯通孔30B连通，使电子供给层18的一部分作为漏极接点18B而露出。源极电极32经由源极侧贯通孔30A及源极侧开口22A与源极接点18A欧姆接触。漏极电极34经由漏极侧贯通孔30B及漏极侧开口22B与漏极接点18B欧姆接触。此外，源极电极32电连接于衬底12，但相关图示被省略了。
第1保护层22是作为保护电子供给层18的层而设的。此外，图1中示出了制造出氮化物半导体装置10后的第1保护层22的形状。第1保护层22在氮化物半导体装置10的制造过程中，也就是在用作电子供给层18的保护层时，具有与图1的形状不同的形状。
第1保护层22由具有比电子供给层18小的带隙的氮化物半导体构成。例如，当电子供给层18为AlGaN层时，第1保护层22可以为GaN层。第1保护层22几乎形成在整个电子供给层18上。例如，第1保护层22形成在除源极接点18A与漏极接点18B以外的电子供给层18的上表面。
此外，在图1所示的例子中，第1保护层22与源极电极32及漏极电极34接触，但也可以与源极电极32及漏极电极34分别相隔。换句话说，第1保护层22也可以不与源极电极32及漏极电极34接触。
另外，第1保护层22的厚度设定得比栅极层26的厚度小。也就是说，第1保护层22比栅极层26薄。由此，能够维持良好的常闭动作。栅极层26的厚度可以设为100nm以上140nm以下，例如为110nm。第1保护层22的厚度可以设为5nm以上20nm以下，例如为15nm以下。
第1保护层22的厚度是考虑到电子供给层18的厚度而设定的，以免妨碍2DEG20在电子传输层16中的形成。也就是说，以维持2DEG20的浓度的方式对应于电子供给层18的厚度设定了第1保护层22的厚度。例如，第1保护层22的厚度设定得比电子供给层18的厚度小。2DEG20的浓度也可以通过调整电子供给层18的Al组成来进行控制。
第1保护层22也发挥空穴扩散的作用。例如，如果对栅极电极28施加较大的正偏压，那么空穴会被从栅极电极28注入到栅极层26中。在这种状况下，空穴在第1保护层22内扩散，由此能够降低第1保护层22与电子供给层18的结合界面处的空穴密度。换句话说，第1保护层22抑制栅极层26与电子供给层18直接结合时它们的结合界面处可能发生的局部的空穴累积。由此，能够抑制身为AlGaN层的电子供给层18的能带弯曲、以及由此产生的栅极漏电流，从而提高栅极耐压。
第1保护层22例如也可以包含镁(Mg)及锌(Zn)中的至少一者作为受体型杂质，这一点随意。例如，第1保护层22也可以是p型GaN层。在第1保护层22包含受体型杂质的情况下，能够在未对栅极电极28施加电压的零偏压时，消除栅极电极28正下方区域中的电子传输层16的2DEG20，从而提高常闭动作的可靠性。
第2保护层24是作为保护电子供给层18及第1保护层22的层而设的。此外，图1中示出了制造出氮化物半导体装置10后的第2保护层24的形状，第2保护层24在氮化物半导体装置10的制造过程中(用作电子供给层18及第1保护层22的保护层时)，具有与图1的形状不同的形状。
第2保护层24由具有比第1保护层22大的带隙的氮化物半导体构成。例如，当第1保护层22为GaN层时，第2保护层24可以为AlGaN层。在该情况下，第2保护层24(AlGaN层)的Al组成设定得比电子供给层18(AlGaN层)的Al组成小。也就是说，以第2保护层24具有比电子供给层18小的带隙的方式设定电子供给层18与第2保护层24的Al组成。
在一例中，电子供给层18由AlxGa1－xN(例如0＜x＜0.4，优选0.1＜x＜0.3)构成，第2保护层24由AlyGa1－yN(例如0＜y＜x，优选0.05＜y＜x)构成。此外，第2保护层24(AlGaN层)的Al组成例如也可以考虑到通过蚀刻形成栅极层26时的蚀刻选择比(形成栅极层26的层相对于形成第2保护层24的层的蚀刻选择比)而决定。
第2保护层24在栅极层26的正下方的区域中，形成在第1保护层22上。在第1实施方式中，第2保护层24的面积在俯视下与栅极层26的底面的面积相同。因此，第2保护层24具有与栅极层26相同的宽度。此外，除非另有明确记载，否则本发明中所使用的“宽度”定义为沿着图1中的X轴的长度。
第2保护层24的厚度设定得比电子供给层18的厚度小。也就是说，第2保护层24比电子供给层18薄。例如，第2保护层24的厚度可以设为2nm以上。另外，当电子供给层18的厚度例如为20nm以下时，第2保护层24的厚度例如也可以设为10nm以下。或者，当电子供给层18的厚度例如为15nm以下时，第2保护层24的厚度例如也可以设为7nm以下。就像这样，第2保护层24的厚度也可以设定为电子供给层18的厚度的1/2以下。
此外，第1保护层22的厚度与第2保护层24的厚度的关系并无特别限定，例如第2保护层24可以为与第1保护层22相同的厚度。或者，第2保护层24也可以具有比第1保护层22大的厚度，还可以具有比第1保护层22小的厚度。
第2保护层24例如也可以包含Mg及Zn中的至少一者作为受体型杂质，这一点随意。例如，第2保护层24也可以是p型GaN层。在第2保护层24包含受体型杂质的情况下，能够在零偏压时消除栅极电极28正下方区域中的电子传输层16的2DEG20，从而提高常闭动作的可靠性。
栅极层26由具有比第2保护层24小的带隙的氮化物半导体构成，且包含受体型杂质。例如，当第2保护层24为AlGaN层时，栅极层26可以为掺杂有受体型杂质的GaN层(p型GaN层)。在第1实施方式中，栅极层26形成在整个第2保护层24上。此外，栅极层26的形状并无特别限定。例如，在图1中，栅极层26具有矩形截面，但也可以具有梯形截面或山脊状截面。栅极层26的厚度及宽度例如可以考虑到正向的栅极最大额定电压，即栅极耐压而确定。栅极层26的厚度可以设为100nm以上140nm以下，例如为110nm。栅极层26的宽度(例如，底部宽度)可以设为0.4μm以上1.0μm以下，例如为0.5μm。
栅极层26中掺杂的受体型杂质例如可以包含Mg、Zn及C中的至少一者，在第1实施方式中，它为Mg。在该情况下，栅极层26内的平均Mg浓度例如可以设为1×1019cm-3以上3×1019cm-3以下，优选设为2×1019cm-3。此外，栅极层26内的受体型杂质的平均掺杂浓度设定得比第1及第2保护层22、24内的受体型杂质(包含受体型杂质时)的平均掺杂浓度高。栅极层26在零偏压时，于栅极层26的正下方的区域中使形成在电子传输层16的2DEG20耗尽。
栅极电极28例如形成在栅极层26的上表面的一部分。栅极电极28与栅极层26形成肖特基结。栅极电极28由1个或多个金属层构成，例如在第1实施方式中，它为氮化钛(TiN)层。或者，栅极电极28也可以由第1金属层及第2金属层构成，所述第1金属层由Ti形成，所述第2金属层设置在第1金属层上，由TiN形成。栅极电极28的厚度例如可以设为50nm以上300nm以下。
钝化层30覆盖第1保护层22、第2保护层24、栅极层26及栅极电极28。钝化层30例如可以设为使用氮化硅(SiN)、二氧化硅(SiO2)、氮氧化硅(SiON)、氧化铝(Al2O3)、AlN及氮氧化铝(AlON)中的任一者而形成的单一层、或使用它们中的两者以上而形成的复合层。例如，钝化层30为SiN层。在第1实施方式中，钝化层30覆盖第1保护层22的上表面、第2保护层24的侧面、栅极层26的侧面及上表面、以及栅极电极28的侧面及上表面。
源极电极32及漏极电极34由1个或多个金属层构成。源极电极32包含源极电极部32A、及与源极电极部32A连续的源极场板部32B。
源极电极部32A包含：填充区域，填充在源极侧贯通孔30A中；及上部区域，与填充区域一体地形成，在俯视下位于源极侧贯通孔30A的周边区域及栅极电极28的上方的区域。源极场板部32B与源极电极部32A的上部区域一体地形成，在漏极电极34的附近具有端部32C。在沿着图1的X轴的方向上从栅极层26的端部到端部32C的源极场板部32B的长度定义为源极场板长度。源极场板部32B发挥如下作用，即，在栅极-源极间电压Vgs＝0V(晶体管断开)的状态下对源极-漏极间电压Vds施加了高电压时，使耗尽层延长到源极场板部32B的正下方的区域。由此，能够缓和栅极电极28的端部附近的电场集中，从而抑制电流崩塌的发生。
图2是表示图1的氮化物半导体装置10的例示性形成图案100的概略俯视图。图3是沿着图2的F3-F3线的活动区110的概略剖视图，图4是沿着图2的F4-F4线的非活动区112的概略剖视图。此外，为了容易理解，在图2～图4中，对与图1的构成要素相同的构成要素标注相同符号。另外，为了避免图示的复杂化，在图2中，以虚线示出源极电极32及漏极电极34。
如图2所示，形成图案100包含有助于晶体管动作的活动区110、及无助于晶体管动作的非活动区112。活动区110是指当对栅极电极28施加电压时，有电流在源极-漏极间流动的区域。
如图3所示，在活动区110中，沿着X轴方向连续地形成有多个(图3的例子中为4个)氮化物半导体装置(氮化物半导体HEMT)10A～10D。各氮化物半导体装置10A～10D与图1的氮化物半导体装置10同样地构成。在活动区110中，第1保护层22形成在除源极接点18A与漏极接点18B以外的电子供给层18的上表面。第2保护层24在各氮化物半导体装置10A～10D的栅极层26的正下方的区域中，形成在第1保护层22上。
如图4所示，在非活动区112中未形成漏极电极34。钝化层30及源极电极32沿着X轴方向连续地形成。另外，在非活动区112中，第1保护层22也形成在电子供给层18的整个上表面。第2保护层24在栅极层26的正下方的区域中，形成在第1保护层22上。
如图2所示，第1保护层22、栅极层26、栅极电极28及源极电极32在活动区110与非活动区112之间沿着Y轴方向连续地形成。此外，第2保护层24也在活动区110与非活动区112中连续地形成，但相关情况未图示。
接下来，对图1的氮化物半导体装置10的制造方法进行说明。图5～图11是表示氮化物半导体装置10的例示性制造步骤的概略剖视图。此外，在图5～图11中，为了容易理解，对于包含氮化物半导体装置10的最终构成要素的部件或与之对应的部件，是将图1的参照符号加注括号后部分地标示在图中的。
如图5所示，氮化物半导体装置10的制造方法包含形成第1氮化物半导体层52的步骤，所述第1氮化物半导体层52构成电子传输层16。制造方法还包含在第1氮化物半导体层52上形成第2氮化物半导体层54的步骤，所述第2氮化物半导体层54具有比第1氮化物半导体层52大的带隙，构成电子供给层18。
氮化物半导体装置10的制造方法还包含在第2氮化物半导体层54上形成第3氮化物半导体层56的步骤，所述第3氮化物半导体层56具有比第2氮化物半导体层54小的带隙。第3氮化物半导体层56用于形成第1保护层22。
氮化物半导体装置10的制造方法还包含在第3氮化物半导体层56上形成第4氮化物半导体层58的步骤，所述第4氮化物半导体层58具有比第3氮化物半导体层56大的带隙。第4氮化物半导体层58用于形成第2保护层24。
氮化物半导体装置10的制造方法还包含在第4氮化物半导体层58上形成第5氮化物半导体层60的步骤，所述第5氮化物半导体层60具有比第4氮化物半导体层58小的带隙，且包含受体型杂质。第5氮化物半导体层60用于形成栅极层26。
在一例中，如图5所示，在身为Si衬底的衬底12上，通过外延生长依次形成缓冲层14、第1氮化物半导体层52、第2氮化物半导体层54、第3氮化物半导体层56、第4氮化物半导体层58及第5氮化物半导体层60。外延生长工艺例如可以使用有机金属气相沉积(MOCVD：Metal Organic Chemical Vapor Deposition，有机金属化学气相沉积)法。
缓冲层14例如为多层缓冲层，在衬底12上形成AlN层(第1缓冲层)之后，再在AlN层上形成分级AlGaN层(第2缓冲层)，但相关的详细图示被省略了。分级AlGaN层例如通过将从靠近AlN层的一侧开始Al组成依次为75％、50％、25％的3个AlGaN层积层而形成。
第1实施方式中，在缓冲层14上形成GaN层作为第1氮化物半导体层52，在第1氮化物半导体层52上形成AlGaN层作为第2氮化物半导体层54。第1氮化物半导体层52对应于图1的电子传输层16，第2氮化物半导体层54对应于图1的电子供给层18。
接着，在第2氮化物半导体层54上形成GaN层作为第3氮化物半导体层56，在第3氮化物半导体层56上形成AlGaN层作为第4氮化物半导体层58。接着，在第4氮化物半导体层58上形成p型GaN层作为第5氮化物半导体层60。
如图6及图7所示，氮化物半导体装置10的制造方法还包含在第5氮化物半导体层60上形成栅极电极28的步骤。首先，如图6所示，在第5氮化物半导体层60上形成金属层62。在第1实施方式中，例如通过溅镀法形成TiN层作为金属层62。
接着，如图7所示，通过对金属层62选择性地进行蚀刻而形成栅极电极28。例如，于与栅极电极28的形成区域对应的位置，在图6的金属层62的上表面形成掩模(省略图示)。然后，通过使用该掩模对金属层62进行蚀刻(例如，干蚀刻)而形成栅极电极28。接着，例如通过剥离液将掩模去除。
如图8所示，氮化物半导体装置10的制造方法还包含如下步骤，即，将第4氮化物半导体层58用作蚀刻终止层而对第5氮化物半导体层60选择性地进行蚀刻，由此形成栅极层26。该步骤中，例如，于与栅极层26的形成区域对应的位置，在图7的第5氮化物半导体层60的上表面形成覆盖栅极电极28的掩模(省略图示)。然后，通过使用该掩模对第5氮化物半导体层60进行蚀刻而形成栅极层26。此外，在图8中，栅极层26具有矩形截面，但也可以具有梯形截面或山脊状截面。然后，例如通过剥离液将掩模去除。
此处，如上所述，对第5氮化物半导体层60进行蚀刻而形成栅极层26时，第4氮化物半导体层58(形成第2保护层24的层)用作蚀刻终止层。因此，通过蚀刻形成栅极层26时，能够抑制对第2氮化物半导体层54(电子供给层18)及第3氮化物半导体层56(形成第1保护层22的层)造成的蚀刻损伤。
第5氮化物半导体层60的蚀刻例如可以使用将氯系气体与添加气体的混合气体用作蚀刻气体的干蚀刻。氯系气体的一例是氯气(Cl2)或四氯化硅(SiCl4)气体。添加气体的一例是含氮气体(例如N2气体)、氩气(Ar)、含氟气体(例如四氟化碳(CF4)气体)、含氧气体(例如O2气体)、或它们中的2种以上的组合。
干蚀刻例如可以通过变更添加气体的种类而变更第5氮化物半导体层60的蚀刻时间、及第5氮化物半导体层60相对于第4氮化物半导体层58的蚀刻选择比等蚀刻条件。此外，第5氮化物半导体层60的蚀刻也可以通过使用不同蚀刻条件的多次干蚀刻来进行。
另外，关于第5氮化物半导体层60的蚀刻，当作为蚀刻终止层的第4氮化物半导体层58的上表面露出时，也可以按照能够获得相对较高的蚀刻选择比，例如10以上的蚀刻选择比的方式来选择蚀刻条件。例如，当第4氮化物半导体层58的上表面露出时，也可以选择含氟气体(例如CF4气体)或含氧气体(例如O2气体)作为添加气体，以获得较高的蚀刻选择比。
干蚀刻例如可以使用电感耦合性等离子体(ICP)蚀刻装置来进行。ICP蚀刻装置包含：等离子体产生电源，供给由蚀刻气体生成等离子体的电力；及偏压电源，供给将等离子体中的离子朝向蚀刻对象物(例如，第5氮化物半导体层60)拉入的离子拉入电力；但相关图示被省略了。通过控制该偏压电源所供给的离子拉入电力，也能够调整蚀刻选择比。
此外，在第4氮化物半导体层58(AlGaN层)中掺杂有Zn作为受体型杂质的情况下，当第5氮化物半导体层60的蚀刻到达第4氮化物半导体层58时，Zn会引起等离子体发光。通过掌握该等离子体发光，能够精度更佳地控制第5氮化物半导体层60的蚀刻终止。
氮化物半导体装置10的制造方法还包含如下步骤，即，将从栅极层26露出的第4氮化物半导体层58的部分58A(图8中点状影线所示的部分)的至少一部分氧化并去除。
如图8所示，在第1实施方式中，将从栅极层26露出的第4氮化物半导体层58的部分58A全部氧化。该氧化处理例如可以使用氧等离子体处理。例如，形成覆盖栅极层26与栅极电极28且使第4氮化物半导体层58的部分58A露出的掩模(省略图示)，使用该掩模对第4氮化物半导体层58的部分58A进行氧等离子体处理。因此，位于栅极层26的正下方的第4氮化物半导体层58的部分不会被氧化。
此处，在第1实施方式中，第4氮化物半导体层58是AlGaN层，第3氮化物半导体层56是GaN层。GaN层比AlGaN层难氧化。因此，通过氧等离子体处理将第4氮化物半导体层58的部分58A氧化时，第3氮化物半导体层56不易被氧化。
接着，通过蚀刻将第4氮化物半导体层58的已氧化的部分58A去除。由此，如图9所示，在第3氮化物半导体层56(形成第1保护层22的层)上的一部分形成第2保护层24。该蚀刻处理例如可以使用将氢氟酸(HF)用作蚀刻液的湿蚀刻。该湿蚀刻要继续使用图8的氧化处理中所使用的掩模来进行，然后，例如通过剥离液将掩模去除。
像这样，通过使用湿蚀刻来去除第4氮化物半导体层58的部分58A，与使用干蚀刻(等离子体蚀刻)的情况相比，能够抑制对第3氮化物半导体层56(形成第1保护层22的层)造成的蚀刻损伤。尤其是，在第1实施方式中，第4氮化物半导体层58是AlGaN层，第3氮化物半导体层56是GaN层。GaN层与AlGaN层相比，不易被使用HF的湿蚀刻所损伤。因此，能够形成损伤较少的第1保护层22。
另外，通过图9的步骤去除的第4氮化物半导体层58的部分58A是对第5氮化物半导体层60进行干蚀刻(等离子体蚀刻)而形成栅极层26时用作蚀刻终止层的部分。因此，第4氮化物半导体层58的部分58A是被干蚀刻损伤的部分。受到损伤的该部分58A通过图9的湿蚀刻而去除。因此，作为最终器件而制造出的氮化物半导体装置10(参照图1)中并不存在因对第5氮化物半导体层60进行干蚀刻而受到损伤的部分58A。
如图10所示，氮化物半导体装置10的制造方法还包含如下步骤，即，以覆盖第2保护层24、栅极层26及栅极电极28的方式在第1保护层22上形成介电层64。该介电层64对应于图1的钝化层30。在第1实施方式中，例如形成SiN层作为介电层64。
如图11所示，氮化物半导体装置10的制造方法还包含如下步骤，即，形成贯通介电层64(钝化层30)的源极侧贯通孔30A及漏极侧贯通孔30B、以及贯通第3氮化物半导体层56(第1保护层22)的源极侧开口22A及漏极侧开口22B。源极侧开口22A与源极侧贯通孔30A连通，使电子供给层18的上表面的一部分作为源极接点18A而露出。漏极侧开口22B与漏极侧贯通孔30B连通，使电子供给层18的上表面的一部分作为漏极接点18B而露出。
氮化物半导体装置10的制造方法继图11的步骤之后，还包含形成与电子供给层18相接的源极电极32(参照图1)及漏极电极34(参照图1)的步骤。在该步骤中，填充源极侧贯通孔30A及漏极侧贯通孔30B，形成覆盖钝化层30的1个或多个金属层。然后，通过光刻及蚀刻将该金属层图案化，由此形成源极电极32及漏极电极34。如此，能够获得图1的氮化物半导体装置10。
接下来，对第1实施方式的氮化物半导体装置10的作用进行说明。
如图1所示，氮化物半导体装置10包含：第1保护层22，形成在除源极接点18A与漏极接点18B以外的电子供给层18的上表面；及第2保护层24，在栅极电极28的正下方的区域中，形成在第1保护层22上。如图8所示，第1保护层22由第3氮化物半导体层56形成，第2保护层24由第4氮化物半导体层58形成。
第4氮化物半导体层58在通过干蚀刻将第5氮化物半导体层60图案化而形成栅极层26时用作蚀刻终止层。因此，通过干蚀刻形成栅极层26时，能够抑制干蚀刻对位于第4氮化物半导体层58(形成第2保护层24的层)的下层的第3氮化物半导体层56(形成第1保护层22的层)及第2氮化物半导体层54(电子供给层18)造成的损伤。
从栅极层26露出的第4氮化物半导体层58的部分58A(图8中点状影线所示的部分)由于用作蚀刻终止层，而被干蚀刻所损伤。该被干蚀刻损伤的第4氮化物半导体层58的部分58A通过湿蚀刻而去除(参照图9)。因此，作为最终器件而制造出的氮化物半导体装置10(参照图1)中并不存在被干蚀刻损伤的部分58A。在蚀刻表面，尤其是经过干蚀刻的表面，容易发生导致电流崩塌的电子俘获现象。因此，如果氮化物半导体装置10中存在被干蚀刻损伤的部分58A，那么电子容易在所述部分58A被俘获，从而容易引发电流崩塌。因此，通过将被干蚀刻损伤的部分58A去除，能够防止由被干蚀刻损伤的部分58A引发的电流崩塌。
另外，由于是使用湿蚀刻来去除部分58A，所以与使用干蚀刻的情况相比，能够抑制对第3氮化物半导体层56(形成第1保护层22的层)造成的蚀刻损伤。尤其是，在第1实施方式中，第4氮化物半导体层58是AlGaN层，第3氮化物半导体层56是GaN层。GaN层与AlGaN层相比，不易被使用HF的湿蚀刻所损伤。因此，能够形成损伤较少的第1保护层22，从而抑制电流崩塌的发生。
第1实施方式的氮化物半导体装置10具有以下优点。
(1-1)氮化物半导体装置10包含形成在电子供给层18上的第1保护层22、及形成在第1保护层22上的一部分的第2保护层24。第1保护层22由第3氮化物半导体层56形成，第2保护层24由第4氮化物半导体层58形成(参照图8)。
根据所述构成，电子供给层18受第1保护层22保护，因此能够抑制对电子供给层18造成的损伤。另外，第4氮化物半导体层58在通过干蚀刻将第5氮化物半导体层60图案化而形成栅极层26时用作蚀刻终止层。因此，通过干蚀刻形成栅极层26时，能够抑制干蚀刻对位于第4氮化物半导体层58(形成第2保护层24的层)的下层的第3氮化物半导体层56(形成第1保护层22的层)及第2氮化物半导体层54(电子供给层18)造成的损伤。由此，能够抑制对第1保护层22及电子供给层18造成的干蚀刻损伤引发的电流崩塌，从而提高氮化物半导体装置10(氮化物半导体HEMT)的可靠性。
(1-2)被第5氮化物半导体层60的干蚀刻损伤的第4氮化物半导体层58的部分58A(参照图8)通过湿蚀刻而去除(参照图9)。因此，作为最终器件而制造出的氮化物半导体装置10(参照图1)中并不存在被干蚀刻损伤的部分58A。从而，能够防止由被干蚀刻损伤的部分58A引发的电流崩塌。
(1-3)要将被干蚀刻损伤的部分58A去除时，在所述部分58A的下层存在保护第2氮化物半导体层54(电子供给层18)的第3氮化物半导体层56(形成第1保护层22的层)。由此，将受到损伤的部分58A去除时，电子供给层18也不会受到损伤。因此，能够抑制在电子供给层18的上表面发生电流崩塌。
(1-4)被干蚀刻损伤的部分58A通过湿蚀刻而去除。通过使用湿蚀刻，与使用干蚀刻的情况相比，能够抑制对第3氮化物半导体层56(形成第1保护层22的层)造成的蚀刻损伤。
(1-5)形成在电子供给层18上的第1保护层22也发挥空穴扩散的作用。例如，当对栅极电极28施加了较大的正偏压时，从栅极电极28注入到栅极层26中的空穴在第1保护层22内扩散。由此，能够降低第1保护层22与电子供给层18的结合界面处的空穴密度，从而抑制栅极漏电流。
(1-6)第2保护层24的面积在俯视下与栅极层26的底面的面积相同。在该构成中，被第5氮化物半导体层60的干蚀刻损伤的第4氮化物半导体层58的部分58A已被全部去除。从而，能够防止由被干蚀刻损伤的部分58A引发的电流崩塌。
(1-7)第1保护层22形成在除源极接点18A与漏极接点18B以外的电子供给层18的上表面。该构成中，在维持电子供给层18的源极接点18A与源极电极32的导通、及电子供给层18的漏极接点18B与漏极电极34的导通的基础上，利用第1保护层22覆盖电子供给层18的大致整个上表面。因此，能够在源极-漏极间的电子供给层18的整个上表面抑制电流崩塌的发生。还能够提高第1保护层22的空穴扩散效果。
(1-8)第2保护层24具有比电子供给层18小的厚度，且具有比电子供给层18小的带隙。根据该构成，能够抑制于第1保护层22与第2保护层24的结合界面附近，在第1保护层22内产生2DEG，从而能够抑制使电子传输层16内的2DEG20耗尽的动作受阻。由此，能够提高常闭动作的可靠性。
(1-9)第1保护层22及第2保护层24中的至少一者包含受体型杂质。根据该构成，能够提高零偏压时在栅极层26的正下方的区域中使电子传输层16内的2DEG20耗尽的效果，从而提高常闭动作的可靠性。
(1-10)第1保护层22具有比栅极层26小的厚度。根据该构成，能够提高常闭动作的可靠性，并且降低导通电阻。
(1-11)在第1实施方式中，第4氮化物半导体层58(形成第2保护层24的层)是AlGaN层，第3氮化物半导体层56(形成第1保护层22的层)是GaN层。GaN层与AlGaN层相比，不易被使用HF的湿蚀刻所损伤。因此，将被干蚀刻损伤的部分58A去除时，能够抑制对第1保护层22造成的蚀刻损伤。结果，能够形成损伤较少的第1保护层22，从而抑制电流崩塌的发生。
[第2实施方式]
图12是第2实施方式的例示性氮化物半导体装置200的概略剖视图。在图12中，对与第1实施方式的氮化物半导体装置10相同的构成要素标注相同符号。以下，对与第1实施方式相同的构成要素省略说明，对与第1实施方式不同的构成要素进行说明。
氮化物半导体装置200包含第2保护层224代替第1实施方式的第2保护层24(参照图1)。第2实施方式的第2保护层224的面积在俯视下比栅极层26的底面的面积大。此外，除了面积相对于栅极层26的底面而言有所不同这一点以外，第2实施方式的第2保护层224可以与第1实施方式的第2保护层24同样地构成。例如，第2实施方式的第2保护层224可以为AlGaN层，可以具有与构成第1实施方式的第2保护层24的AlGaN层相同的特性。
第2保护层224包含基底部224A、源极侧延出部224B及漏极侧延出部224C。基底部224A位于栅极层26的底面的正下方。源极侧延出部224B在俯视下位于比栅极层26的底面靠外侧，从基底部224A向源极接点18A延出。漏极侧延出部224C在俯视下位于比栅极层26的底面靠外侧，从基底部224A向漏极接点18B延出。源极侧延出部224B及漏极侧延出部224C可以具有与基底部224A相同的厚度。
第2实施方式的第2保护层224是通过与形成第1实施方式的第2保护层24的步骤(参照图8及图9)相同的步骤，仅将从栅极层26露出的第4氮化物半导体层58的部分的一部分氧化并去除而形成的。
第2实施方式的氮化物半导体装置200除了第1实施方式的(1-1)～(1-5)及(1-7)～(1-11)的优点以外，还具有以下优点。
(2-1)第2保护层224的面积在俯视下比栅极层26的底面的面积大。在该构成中，第2保护层224具有源极侧延出部224B及漏极侧延出部224C，因此与使用第1实施方式的第2保护层24的情况相比，能够提高第2保护层224的空穴扩散效果。
[第3实施方式]
图13是第3实施方式的例示性氮化物半导体装置300的概略剖视图。在图13中，对与第1实施方式的氮化物半导体装置10相同的构成要素标注相同符号。以下，对与第1实施方式相同的构成要素省略说明，对与第1实施方式不同的构成要素进行说明。
氮化物半导体装置300包含第2保护层324代替第1实施方式的第2保护层24(参照图1)，且包含栅极层326代替第1实施方式的栅极层26(参照图1)。第3实施方式的第2保护层324的面积在俯视下与栅极层326的底面的面积相同。此外，除了在俯视下形成得比第1实施方式的第2保护层24大这一点以外，第3实施方式的第2保护层324可以与第1实施方式的第2保护层24同样地构成。例如，第3实施方式的第2保护层324可以为AlGaN层，可以具有与构成第1实施方式的第2保护层24的AlGaN层相同的特性。
第3实施方式的栅极层326包含供放置栅极电极28的栅极主体部326A、及从栅极主体部326A的侧面向外侧倾斜的倾斜部326B1、326B2。栅极层326还包含从倾斜部326B1沿着第2保护层324向源极接点18A延出的平坦部326C1、及从倾斜部326B2沿着第2保护层324向漏极接点18B延出的平坦部326C2。第3实施方式的栅极层326是通过与形成第1实施方式的栅极层26的步骤(参照图7)相同的步骤，利用蚀刻将第5氮化物半导体层60图案化成图13所示的栅极层326的形状而形成的。
此外，除了形状与第1实施方式的栅极层26不同这一点以外，第3实施方式的栅极层326可以与第1实施方式的栅极层26同样地构成。例如，第3实施方式的栅极层326可以为GaN层(或p型GaN层)，可以具有与构成第1实施方式的栅极层26的GaN层相同的特性。
在第3实施方式中，从倾斜部326B2向漏极接点18B(朝+X方向)延出的平坦部326C2的长度(宽度)比从倾斜部326B1向源极接点18A(朝-X方向)延出的平坦部326C1的长度(宽度)大。该构成中，存在于源极场板部32B与2DEG20之间的钝化层30与第1实施方式的情况相比变薄。由此，能够更有效地使耗尽层从源极场板部32B向2DEG20延长，从而抑制电流崩塌的发生。
在第3实施方式中，栅极层326的底面包含栅极主体部326A的底面、倾斜部326B1、326B2的底面、及平坦部326C1、326C2的底面。第3实施方式的第2保护层324形成在该栅极层326的底面正下方的区域。第2保护层324是通过与形成第1实施方式的第2保护层24的步骤(参照图8及图9)相同的步骤，将从栅极层326露出的第4氮化物半导体层58的部分全部氧化并去除而形成的。
第3实施方式的氮化物半导体装置300除了第1实施方式的(1-1)～(1-11)的优点以外，还具有以下优点。
(3-1)栅极层326包含栅极主体部326A、倾斜部326B1、326B2、及平坦部326C1、326C2。通过从倾斜部326B2向漏极接点18B延出平坦部326C2，能够提高利用源极场板部32B来抑制电流崩塌发生的效果。
(3-2)由于栅极层326包含倾斜部326B1、326B2及平坦部326C1、326C2，所以能够获得栅极层326的空穴扩散效果。
(3-3)第2保护层324位于栅极层326的底面正下方的区域。因此，第2保护层324除了栅极主体部326A的底面以外，还存在于倾斜部326B1、326B2的底面及平坦部326C1、326C2的底面正下方的区域。由此，与使用第1实施方式的第2保护层24的情况相比，能够提高第2保护层224的空穴扩散效果。
[变更例]
所述各实施方式可按以下所述变更而实施。所述各实施方式及以下的各变更例还可在技术上不矛盾的范围内相互组合而实施。
·在所述各实施方式中，也可以只在第1保护层22的一部分区域中掺杂受体型杂质。例如，也可以在俯视下位于栅极层26(第3实施方式中为栅极主体部326A)的正下方的区域中掺杂受体型杂质。根据该构成，能够提高常闭动作的可靠性。
·所述各实施方式的栅极电极28只要形成在栅极层26上的至少一部分即可。例如，在第1及第2实施方式中，栅极电极28也可以形成在整个栅极层26上。同样地，在第3实施方式中，栅极电极28也可以形成在整个栅极主体部326A上。
·在第2实施方式的第2保护层224中，源极侧延出部224B及漏极侧延出部224C可以具有比基底部224A小的厚度。另外，源极侧延出部224B及漏极侧延出部224C也可以具有相同的长度(宽度)。
·第3实施方式的栅极层326也可以不具有平坦部326C1、326C2。栅极层326是通过对第5氮化物半导体层60(参照图7)进行蚀刻而形成的。因此，平坦部326C1、326C2会被蚀刻所损伤。如果不形成平坦部326C1、326C2，那么能够减少被蚀刻损伤的部分。
·在第3实施方式的栅极层326中，平坦部326C1、326C2也可以未必平坦。例如，平坦部326C1也可以具有从倾斜部326B1朝向源极接点18A逐渐减小的厚度。同样地，平坦部326C2也可以具有从倾斜部326B2朝向漏极接点18B逐渐减小的厚度。
·在第3实施方式的栅极层326中，平坦部326C1、326C2也可以具有相同的长度(宽度)。
·第3实施方式的栅极层326也可以不具有倾斜部326B1、326B2。
·第3实施方式的栅极层326也可以由栅极主体部326A、倾斜部326B1及平坦部326C1形成。也就是说，也可以省略倾斜部326B2与平坦部326C2。或者，栅极层326也可以由栅极主体部326A、倾斜部326B2及平坦部326C2形成。也就是说，也可以省略倾斜部326B1与平坦部326C1。
·除非上下文明确表示并非如此，否则本发明中所使用的“在～上”的说法包括“在～上”与“在～的上方”两种含义。因此，“第1层形成在第2层上”的表达有可能在某些实施方式中是指第1层与第2层接触而直接配置在第2层上，但在另外一些实施方式中是指第1层不与第2层接触地配置在第2层的上方。也就是说，“在～上”的说法并不排除在第1层与第2层之间形成其它层的结构。例如，电子供给层18形成在电子传输层16上的所述各实施方式也包括在电子供给层18与电子传输层16之间放置中间层以便稳定地形成2DEG20的结构。
·本发明中所使用的Z轴方向未必为铅直方向，也无须与铅直方向完全一致。因此，关于本发明的各种结构(例如，图1所示的结构)，并不限定于本说明书中所说明的Z轴方向的“上”及“下”为铅直方向的“上”及“下”。例如，也可以为X轴方向是铅直方向，或者也可以为Y轴方向是铅直方向。
·本发明中所使用的“垂直”、“水平”、“上方”、“下方”、“上”、“下”、“前方”、“后方”、“旁侧”、“左”、“右”、“前”、“后”等表示方向的词语取决于所说明及图示的装置的特定方向。在本发明中，可以设想各种替代性的方向，因此这些表示方向的词语不应被狭义地理解。
[附注]
下面记载从所述各实施方式及各变更例可以掌握到的技术思想。此外，将与各附注中所记载的构成要素对应的实施方式的构成要素的符号加注括号加以标示。符号是作为例子而标示的，用来帮助理解，各附注中所记载的构成要素不应限定于符号所示的构成要素。
(附注A1)
一种氮化物半导体装置(10(10A～10D)、200、300)，包含：
电子传输层(16)，由氮化物半导体构成；
电子供给层(18)，形成在所述电子传输层(16)上，由具有比所述电子传输层(16)大的带隙的氮化物半导体构成；
第1保护层(22)，形成在所述电子供给层(18)上，由具有比所述电子供给层(18)小的带隙的氮化物半导体构成；
第2保护层(24、224、324)，形成在所述第1保护层(22)上的一部分，由具有比所述第1保护层(22)大的带隙的氮化物半导体构成；
栅极层(26、326)，形成在所述第2保护层(24、224、324)上，由具有比所述第2保护层(24、224、324)小的带隙的氮化物半导体构成，并且包含受体型杂质；
栅极电极(28)，形成在所述栅极层(26、326)上；以及
源极电极(32)及漏极电极(34)，与所述电子供给层(18)相接。
(附注A2)
根据附注A1所述的氮化物半导体装置(10(10A～10D)、300)，其中所述第2保护层(24、324)的面积在俯视下与所述栅极层(26、326)的底面的面积相同。
(附注A3)
根据附注A1所述的氮化物半导体装置(200)，其中所述第2保护层(224)的面积在俯视下比所述栅极层(26)的底面的面积大。
(附注A4)
根据附注A2或A3所述的氮化物半导体装置(200、300)，其中所述栅极层(26、326)包含：
栅极主体部(326A)，供放置所述栅极电极(28)；及
倾斜部(326B1、326B2)，从所述栅极主体部(326A)的侧面向外侧倾斜。
(附注A5)
根据附注A4所述的氮化物半导体装置(200、300)，其中所述栅极层(26、326)还包含从所述倾斜部(326B1、326B2)沿着所述第2保护层(24、224、324)延出的平坦部(326C1、326C2)。
(附注A6)
根据附注A1至A5中任一项所述的氮化物半导体装置(10(10A～10D)、200、300)，其中所述电子供给层(18)包含：
源极接点(18A)，与所述源极电极(32)相接；及
漏极接点(18B)，与所述漏极电极(34)相接；且
所述第1保护层(22)形成在除所述源极接点(18A)与所述漏极接点(18B)以外的所述电子供给层(18)的上表面。
(附注A7)
根据附注A1至A5中任一项所述的氮化物半导体装置(10(10A～10D)、200、300)，其还包含钝化层(30)，该钝化层(30)形成在所述第1保护层(22)上，覆盖所述第2保护层(24、224、324)、所述栅极层(26、326)及所述栅极电极(28)，包含源极侧贯通孔(30A)及漏极侧贯通孔(30B)，且
所述第1保护层(22)包含：
源极侧开口(22A)，与所述源极侧贯通孔(30A)连通，使所述电子供给层(18)的一部分作为与所述源极电极(32)相接的源极接点(18A)而露出；及
漏极侧开口(22B)，与所述漏极侧贯通孔(30B)连通，使所述电子供给层(18)的一部分作为与所述漏极电极(34)相接的漏极接点(18B)而露出。
(附注A8)
根据附注A3所述的氮化物半导体装置(200)，其中所述电子供给层(18)包含：
源极接点(18A)，与所述源极电极(32)相接；及
漏极接点(18B)，与所述漏极电极(34)相接；且
所述第2保护层(224)包含：
基底部(224A)，位于所述栅极层(26)的底面的正下方；
源极侧延出部(224B)，在俯视下位于比所述栅极层(26)的底面靠外侧，从所述基底部(224A)向所述源极接点(18A)延出；及
漏极侧延出部(224C)，在俯视下位于比所述栅极层(26)的底面靠外侧，从所述基底部(224A)向所述漏极接点(18B)延出。
(附注A9)
根据附注A8所述的氮化物半导体装置(200)，其中所述源极侧延出部(224B)及所述漏极侧延出部(224C)具有与所述基底部(224A)相同的厚度。
(附注A10)
根据附注A1至A9中任一项所述的氮化物半导体装置(10(10A～10D)、200、300)，其中所述第2保护层(24、224、324)具有比所述电子供给层(18)小的厚度，且具有比所述电子供给层(18)小的带隙。
(附注A11)
根据附注A1至A10中任一项所述的氮化物半导体装置(10(10A～10D)、200、300)，其中所述第1保护层(22)及所述第2保护层(24、224、324)中的至少一者包含受体型杂质。
(附注A12)
根据附注A1至A11中任一项所述的氮化物半导体装置(10(10A～10D)、200、300)，其中所述第1保护层(22)具有比所述栅极层(26、326)小的厚度。
(附注A13)
根据附注A1至A12中任一项所述的氮化物半导体装置(10(10A～10D)、200、300)，其中所述电子传输层(16)是GaN层，
所述电子供给层(18)是AlGaN层，
所述第1保护层(22)是GaN层，
所述第2保护层(24、224、324)是具有比所述电子供给层(18)小的Al组成的AlGaN层，
所述栅极层(26、326)是包含Mg及Zn中的至少一者作为受体型杂质的GaN层。
(附注A14)
根据附注A13所述的氮化物半导体装置(10(10A～10D)、200、300)，其中所述电子供给层(18)是AlxGa1－xN层(0.1＜x＜0.3)，
所述第2保护层(24、224、324)是AlyGa1－yN层(0.05＜y＜x)。
(附注A15)
根据附注A13或A14所述的氮化物半导体装置(10(10A～10D)、200、300)，其中所述第1保护层(22)及所述第2保护层(24、224、324)中的至少一者包含Mg及Zn中的至少一者作为受体型杂质。
(附注A16)
根据附注A1至A15中任一项所述的氮化物半导体装置(10(10A～10D)、200、300)，其中所述电子供给层(18)的厚度为20nm以下，所述第2保护层(24、224、324)的厚度为10nm以下。
(附注A17)
根据附注A16所述的氮化物半导体装置(10(10A～10D)、200、300)，其中所述电子供给层(18)的厚度为15nm以下，所述第2保护层(24、224、324)的厚度为7nm以下。
(附注B1)
一种氮化物半导体装置(10)的制造方法，包括如下步骤：
形成构成电子传输层(16)的第1氮化物半导体层(52)；
在所述第1氮化物半导体层(52)上形成第2氮化物半导体层(54)，该第2氮化物半导体层(54)具有比所述第1氮化物半导体层(52)大的带隙，构成电子供给层(18)；
在所述第2氮化物半导体层(54)上形成具有比所述第2氮化物半导体层(54)小的带隙的第3氮化物半导体层(56)；
在所述第3氮化物半导体层(56)上形成具有比所述第3氮化物半导体层(56)大的带隙的第4氮化物半导体层(58)；
在所述第4氮化物半导体层(58)上形成第5氮化物半导体层(60)，该第5氮化物半导体层(60)具有比所述第4氮化物半导体层(58)小的带隙，且包含受体型杂质；
在所述第5氮化物半导体层(60)上形成栅极电极(28)；
将所述第4氮化物半导体层(58)用作蚀刻终止层而对所述第5氮化物半导体层(60)选择性地进行蚀刻，由此形成栅极层(26、326)；及
将从所述栅极层(26、326)露出的所述第4氮化物半导体层(58)的部分(58A)的至少一部分氧化并去除。
(附注B2)
根据附注B1所述的氮化物半导体装置(10)的制造方法，其中将从所述栅极层(26、326)露出的所述第4氮化物半导体层(58)的部分(58A)的至少一部分氧化并去除的步骤包含如下步骤：
将从所述栅极层(26、326)露出的所述第4氮化物半导体层(58)的部分(58A)全部氧化；及
通过湿蚀刻将所述第4氮化物半导体层(58)的所述已氧化的部分(58A)全部去除。
(附注B3)
根据附注B2所述的氮化物半导体装置(10)的制造方法，其中所述湿蚀刻是使用氢氟酸(HF)的湿蚀刻。
以上的说明只是例示。业者能够认识到，除为了说明本发明的技术所列举的构成要素及方法(制造工艺)以外，还可有更多的能够想到的组合及替换。本发明意欲囊括包含权利要求书在内的本发明的范围内所包含的所有替代、变化及变更。
[符号的说明]
10、10A、10B、10C、10D、200、300 氮化物半导体装置
12 衬底
14 缓冲层
16 电子传输层
18 电子供给层
18A 源极接点
18B 漏极接点
22 第1保护层
22A 源极侧开口
22B 漏极侧开口
24、224、324 第2保护层
26、326 栅极层
28 栅极电极
30 钝化层
30A 源极侧贯通孔
30B 漏极侧贯通孔
32 源极电极
34 漏极电极
224A 基底部
224B 源极侧延出部
224C 漏极侧延出部
326A 栅极主体部
326B1、326B2 倾斜部
326C1、326C2 平坦部。

Claims (17)

1.一种氮化物半导体装置，包含：
电子传输层，由氮化物半导体构成；
电子供给层，形成在所述电子传输层上，由具有比所述电子传输层大的带隙的氮化物半导体构成；
第1保护层，形成在所述电子供给层上，由具有比所述电子供给层小的带隙的氮化物半导体构成；
第2保护层，形成在所述第1保护层上的一部分，由具有比所述第1保护层大的带隙的氮化物半导体构成；
栅极层，形成在所述第2保护层上，由具有比所述第2保护层小的带隙的氮化物半导体构成，并且包含受体型杂质；
栅极电极，形成在所述栅极层上；以及
源极电极及漏极电极，与所述电子供给层相接。
2.根据权利要求1所述的氮化物半导体装置，其中
所述第2保护层的面积在俯视下与所述栅极层的底面的面积相同。
3.根据权利要求1所述的氮化物半导体装置，其中
所述第2保护层的面积在俯视下比所述栅极层的底面的面积大。
4.根据权利要求2或3所述的氮化物半导体装置，其中
所述栅极层包含：
栅极主体部，供放置所述栅极电极；及
倾斜部，从所述栅极主体部的侧面向外侧倾斜。
5.根据权利要求4所述的氮化物半导体装置，其中
所述栅极层还包含从所述倾斜部沿着所述第2保护层延出的平坦部。
6.根据权利要求1至5中任一项所述的氮化物半导体装置，其中
所述电子供给层包含：
源极接点，与所述源极电极相接；及
漏极接点，与所述漏极电极相接；且
所述第1保护层形成在除所述源极接点与所述漏极接点以外的所述电子供给层的上表面。
7.根据权利要求1至5中任一项所述的氮化物半导体装置，其
还包含钝化层，该钝化层形成在所述第1保护层上，覆盖所述第2保护层、所述栅极层及所述栅极电极，包含源极侧贯通孔及漏极侧贯通孔，且
所述第1保护层包含：
源极侧开口，与所述源极侧贯通孔连通，使所述电子供给层的一部分作为与所述源极电极相接的源极接点而露出；及
漏极侧开口，与所述漏极侧贯通孔连通，使所述电子供给层的一部分作为与所述漏极电极相接的漏极接点而露出。
8.根据权利要求3所述的氮化物半导体装置，其中
所述电子供给层包含：
源极接点，与所述源极电极相接；及
漏极接点，与所述漏极电极相接；且
所述第2保护层包含：
基底部，位于所述栅极层的底面的正下方；
源极侧延出部，在俯视下位于比所述栅极层的底面靠外侧，从所述基底部向所述源极接点延出；及
漏极侧延出部，在俯视下位于比所述栅极层的底面靠外侧，从所述基底部向所述漏极接点延出。
9.根据权利要求8所述的氮化物半导体装置，其中
所述源极侧延出部及所述漏极侧延出部具有与所述基底部相同的厚度。
10.根据权利要求1至9中任一项所述的氮化物半导体装置，其中
所述第2保护层具有比所述电子供给层小的厚度，且具有比所述电子供给层小的带隙。
11.根据权利要求1至10中任一项所述的氮化物半导体装置，其中
所述第1保护层及所述第2保护层中的至少一者包含受体型杂质。
12.根据权利要求1至11中任一项所述的氮化物半导体装置，其中
所述第1保护层具有比所述栅极层小的厚度。
13.根据权利要求1至12中任一项所述的氮化物半导体装置，其中
所述电子传输层是GaN层，
所述电子供给层是AlGaN层，
所述第1保护层是GaN层，
所述第2保护层是具有比所述电子供给层小的Al组成的AlGaN层，
所述栅极层是包含Mg及Zn中的至少一者作为受体型杂质的GaN层。
14.根据权利要求13所述的氮化物半导体装置，其中
所述电子供给层是AlxGa1－xN层(0.1＜x＜0.3)，
所述第2保护层是AlyGa1－yN层(0.05＜y＜x)。
15.根据权利要求13或14所述的氮化物半导体装置，其中
所述第1保护层及所述第2保护层中的至少一者包含Mg及Zn中的至少一者作为受体型杂质。
16.根据权利要求1至15中任一项所述的氮化物半导体装置，其中
所述电子供给层的厚度为20nm以下，所述第2保护层的厚度为10nm以下。
17.根据权利要求16所述的氮化物半导体装置，其中
所述电子供给层的厚度为15nm以下，所述第2保护层的厚度为7nm以下。
CN202210669334.2A 2021-07-09 2022-06-14 氮化物半导体装置 Pending CN115602701A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021114156A JP2023010193A (ja) 2021-07-09 2021-07-09 窒化物半導体装置
JP2021-114156 2021-07-09

Publications (1)

Publication Number Publication Date
CN115602701A true CN115602701A (zh) 2023-01-13

Family

ID=84798805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210669334.2A Pending CN115602701A (zh) 2021-07-09 2022-06-14 氮化物半导体装置

Country Status (3)

Country Link
US (1) US20230009662A1 (zh)
JP (1) JP2023010193A (zh)
CN (1) CN115602701A (zh)

Also Published As

Publication number Publication date
US20230009662A1 (en) 2023-01-12
JP2023010193A (ja) 2023-01-20

Similar Documents

Publication Publication Date Title
US11152499B2 (en) Nitride semiconductor device and method for manufacturing same
US9837518B2 (en) Semiconductor device
US9620599B2 (en) GaN-based semiconductor transistor
JP5737948B2 (ja) ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置
US10784361B2 (en) Semiconductor device and method for manufacturing the same
US10199476B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6272557B2 (ja) 窒化物半導体電界効果トランジスタ
US20220416072A1 (en) Nitride semiconductor device and method of manufacturing the same
US10943999B2 (en) Field effect transistor and process of forming the same
US20150263155A1 (en) Semiconductor device
US10497572B2 (en) Method for manufacturing semiconductor device
JP2011044455A (ja) 半導体装置、半導体装置の製造方法
JP7308593B2 (ja) 窒化物半導体装置
CN115602701A (zh) 氮化物半导体装置
US10535744B2 (en) Semiconductor device, power supply circuit, and computer
CN110875379B (zh) 一种半导体器件及其制造方法
US6933181B2 (en) Method for fabricating semiconductor device
CN110875381A (zh) 一种半导体器件及其制造方法
US20170271493A1 (en) Semiconductor device
WO2023276972A1 (ja) 窒化物半導体装置
US20230134698A1 (en) Apparatus and method to control threshold voltage and gate leakage current for gan-based semiconductor devices
CN114551565A (zh) 氮化物半导体装置
CN116583957A (zh) 氮化物半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication