CN115599729B - 一种中央处理器基于PCIe读写数据系统及方法 - Google Patents

一种中央处理器基于PCIe读写数据系统及方法 Download PDF

Info

Publication number
CN115599729B
CN115599729B CN202211594654.2A CN202211594654A CN115599729B CN 115599729 B CN115599729 B CN 115599729B CN 202211594654 A CN202211594654 A CN 202211594654A CN 115599729 B CN115599729 B CN 115599729B
Authority
CN
China
Prior art keywords
pcie
data
read
central processor
memory module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211594654.2A
Other languages
English (en)
Other versions
CN115599729A (zh
Inventor
郑德金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Semidrive Technology Co Ltd
Original Assignee
Nanjing Semidrive Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Semidrive Technology Co Ltd filed Critical Nanjing Semidrive Technology Co Ltd
Priority to CN202211594654.2A priority Critical patent/CN115599729B/zh
Publication of CN115599729A publication Critical patent/CN115599729A/zh
Application granted granted Critical
Publication of CN115599729B publication Critical patent/CN115599729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/16—Memory access
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Bus Control (AREA)
  • Debugging And Monitoring (AREA)

Abstract

一种中央处理器基于PCIe读写数据系统，包括：中央处理器，其被配置为从第一存储模块读取数据，其中，数据存储于第二存储模块；PCIe RC，其与中央处理器和第一存储模块分别连接；以及PCIe EP，其与第二存储模块连接，且经由PCIe总线与PCIe RC连接，以传输数据，其包括直接存储器访问单元；直接存储器访问单元被配置为在中央处理器对第一存储模块进行数据读取操作且数据读取操作满足预设条件时被触发，以使直接存储器访问单元通过PCIe RC、PCIe总线和PCIe EP将数据存储至第一存储模块。本申请还提供一种中央处理器基于PCIe读写数据方法，可以提高PCIe总线利用率和有效数据的访问效率。

Description

一种中央处理器基于PCIe读写数据系统及方法
技术领域
本申请涉及汽车电子技术领域，特别是涉及一种中央处理器基于PCIe读写数据系统及方法。
背景技术
受限于CPU（Central Processing Unit，中央处理器）的指令能力，比如一般CPU向PCIe（Peripheral Component Interconnect Express，高速串行计算机扩展总线标准）BAR（Base Address Register，基地址寄存器）空间内存读写数据时，产生的TLP（Transaction Layer Packet，事务层数据包）数据包一次最多只能携带4个字节或8个字节的数据。再加上包头包尾的20个字节左右的无效数据，真正有效数据的传输率很低。
一般CPU一次会读写32个字节或64个字节的数据才完成一次交互过程，这就要在PCIe总线上产生多个只携带8个字节的TLP包。在PCIe总线上传输了200多个字节数据，真正的有效数据只有32个字节，有效数据的传输率很低。
目前CPU访问PCIe BAR空间的访问模式的有效数据的传输效率低，一个TLP包中只包含4个或者8个字节。
发明内容
为了解决现有技术存在的不足，本申请的目的在于提供一种中央处理器基于PCIe读写数据系统及方法，可以提高PCIe总线利用率和有效数据的访问效率。
为实现上述目的，本申请提供的一种中央处理器基于PCIe读写数据系统，包括，
中央处理器，其被配置为从第一存储模块读取数据，其中，所述中央处理器读取的数据存储于与所述第一存储模块物理隔离的第二存储模块；
PCIe RC，其与所述中央处理器和所述第一存储模块分别连接；以及
PCIe EP，其与所述第二存储模块连接，且经由PCIe总线与所述PCIe RC连接，以传输数据，其包括直接存储器访问单元；
所述直接存储器访问单元，其被配置为在所述中央处理器对所述第一存储模块进行数据读取操作且所述数据读取操作满足预设条件时被触发，以使所述直接存储器访问单元通过所述PCIe RC、所述PCIe总线和所述PCIe EP将存储于所述第二存储模块的数据存储至所述第一存储模块，以供所述中央处理器读取。
进一步地，所述中央处理器进行所述数据读取操作时，在开始读第一个字节、或在读完最后一个字节、或在读从第一个字节至最后一个字节中的任一字节的时刻，触发所述直接存储器访问单元。
进一步地，所述中央处理器在一次读取操作中读8字节，所述中央处理器读取的数据为32字节或64字节。
进一步地还包括，监控模块，其对所述中央处理器对所述第一存储模块的所述数据读取操作进行监控，在所述数据读取操作满足预设条件时，触发所述直接存储器访问单元。
更进一步地，所述监控模块对所述第一存储模块的由所述中央处理器进行所述数据读取操作的物理地址和所述PCIe RC侧的物理地址进行关联。
为实现上述目的，本申请还提供一种中央处理器基于PCIe读写数据系统，包括：
中央处理器，其被配置为通过向第一存储模块写入数据，并将数据同步存储于与所述第一存储模块物理隔离的第二存储模块；
PCIe RC，其与所述中央处理器和所述第一存储模块分别连接；以及
PCIe EP，其与所述第二存储模块连接，且经由PCIe总线与所述PCIe RC连接，以传输数据，其包括直接存储器访问单元；
所述直接存储器访问单元，其被配置为在所述中央处理器对所述第一存储模块进行数据写入操作且所述数据写入操作满足预设条件时被触发，以所述直接存储器访问单元通过所述PCIe RC、所述PCIe总线和所述PCIe EP将写入所述第一存储模块的数据存储至所述第二存储模块。
进一步地，所述中央处理器进行所述数据写入操作时，在写完最后一个字节的时刻触发所述直接存储器访问单元。
进一步地，所述中央处理器在一次读取操作中读8字节，所述中央处理器读取的数据为32字节或64字节。
进一步地，还包括，监控模块，其对所述中央处理器对所述第一存储模块的所述数据写入操作进行监控，在所述数据写入操作满足预设条件时，触发所述直接存储器访问单元。
进一步地，所述监控模块对所述第一存储模块的由所述中央处理器进行所述数据写入操作的物理地址和所述PCIe RC侧的物理地址进行关联。
为实现上述目的，本申请提供的一种中央处理器基于PCIe读写数据方法，包括以下步骤：
中央处理器从第一存储模块读取数据，其中，所述中央处理器读取的数据存储于与所述第一存储模块物理隔离的第二存储模块；
当所述中央处理器的数据读取操作满足预设条件时触发PCIe EP的直接存储器访问单元；
所述直接存储器访问单元从所述第二存储模块读取数据，并将其通过所述PCIeEP、PCIe总线和与所述PCIe EP连接的PCIe RC存储到所述第一存储模块。
进一步地，所述中央处理器进行所述数据读取操作时，在开始读第一个字节、或在读完最后一个字节、或在读从第一个字节至最后一个字节中的任一字节的时刻，触发所述直接存储器访问单元。
进一步地，所述中央处理器在一次读取操作中读8字节，所述中央处理器读取的数据为32字节或64字节。
更进一步地，对所述第一存储模块的由所述中央处理器进行所述数据读取操作的物理地址和所述PCIe RC侧的物理地址进行关联。
为实现上述目的，本申请还提供一种中央处理器基于PCIe读写数据方法，包括以下步骤：
中央处理器向第一存储模块写入用于向与所述第一存储模块物理隔离的第二存储模块存储的数据；
当所述中央处理器的数据写入操作满足预设条件时触发PCIe EP的直接存储器访问单元；
所述直接存储器访问单元从所述第一存储模块读取数据，并将其通过与所述PCIeRC、PCIe总线和所述PCIe EP存储到所述第二存储模块。
进一步地，所述中央处理器进行所述数据写入操作时，在写完最后一个字节的时刻触发所述直接存储器访问单元。
进一步地，所述中央处理器在一次读取操作中读8字节，所述中央处理器读取的数据为32字节或64字节。
更进一步地，对所述第一存储模块的由所述中央处理器进行所述数据读取操作的物理地址和所述PCIe RC侧的物理地址进行关联。
为实现上述目的，本申请还提供一种车规芯片，包括，如上所述的中央处理器基于PCIe读写数据系统。
为实现上述目的，本申请提供的电子设备，包括如上所述的车规芯片。
为实现上述目的，本申请提供的计算机可读存储介质，其上存储有计算机指令，当计算机指令运行时执行如上所述的中央处理器基于PCIe读写数据方法的步骤。
本申请的中央处理器基于PCIe读写数据系统及方法，通过在中央处理器对第一存储模块进行读写操作满足预设条件时触发直接存储器访问单元，以使直接存储器访问单元通过PCIe RC和PCIe EP将有效数据从第二存储模块转存至第一存储模块或将有效数据从第一存储模块转存至第二存储模块，由此可以减少产生多个有效数据较小的事务层数据包，提高PCIe总线利用率，并且提高有效数据的访问效率。
本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。
附图说明
附图用来提供对本申请的进一步理解，并且构成说明书的一部分，并与本申请的实施例一起，用于解释本申请，并不构成对本申请的限制。在附图中：
图1为根据本申请的中央处理器基于PCIe读写数据系统结构示意图；
图2为根据本申请的中央处理器基于PCIe读取数据方法流程图；
图3为根据本申请的中央处理器基于PCIe写入数据方法流程图。
具体实施方式
下面将参照附图更详细地描述本申请的实施例。虽然附图中显示了本申请的某些实施例，然而应当理解的是，本申请可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本申请。应当理解的是，本申请的附图及实施例仅用于示例性作用，并非用于限制本申请的保护范围。
应当理解，本申请的方法实施方式中记载的各个步骤可以按照不同的顺序执行，和/或并行执行。此外，方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本申请的范围在此方面不受限制。
本文使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分地基于”。其他术语的相关定义将在下文描述中给出。
需要注意，本申请中提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。“多个”应理解为两个或以上。
下面，将参考附图详细地说明本申请的实施例。
实施例1
（中央处理器基于PCIe读写数据系统）
图1为根据本申请的中央处理器基于PCIe读写数据系统结构示意图，如图1所示，本申请的中央处理器基于PCIe读写数据的系统，包括：用于数据的读写操作的中央处理器（Central Processing Unit，CPU）1；与中央处理器1连接并用于传输的PCIe RC（PCIe RootComplex，PCIe根端口根复合体）2、PCIe总线和PCIe EP（PCIe Endpoint，PCIe末端端点设备）3，其中，PCIe RC2通过PCIe总线与所述PCIe EP3连接，以传输事务层数据包（Transaction Layer Packet，TLP Packet）（也称之为PCIe数据）；配置于PCIe EP3内的直接存储器访问（Direct Memory Access，DMA）单元4；与中央处理器1连接，且用于对中央处理器1读写操作进行监控的监控模块5；分别与中央处理器1、PCIe RC2和监控模块5连接的、用于存储数据的第一存储模块6；和与PCIe EP3连接的、用于存储数据的第二存储模块7。
中央处理器1向第一存储模块6进行数据的读写操作，同时监控模块5对中央处理器1对第一存储模块6的读写操作进行监控，基于监控模块5的监控结果，监控模块5触发直接存储器访问单元4，使其在第一存储模块6和第二存储模块7之间传输数据（包括有效数据，其为去掉包头包尾等无效数据）。
在本实施例中，第一存储模块6和第二存储模块7为DDR（Double Data RateSynchronous Dynamic Random Access Memory，双倍速率同步动态随机存储器），但不限于此。
在本实施例中，中央处理器1在每次读写操作中读或写8个字节。
在本实施例中，事务层数据包的大小为32个字节或64个字节，但不限于此，只要是32个字节的整数倍即可。
实施方式1
（中央处理器基于PCIe的数据读取操作）
接着，对中央处理器基于PCIe的数据读取操作的情况进行说明。首先，中央处理器1对第一存储模块6进行数据读取操作。此时，监控模块5对中央处理器1的数据读取操作进行监控。监控模块5被配置成，当中央处理器1的数据读取操作满足预设条件时触发直接存储器访问单元4。此时，中央处理器1暂停对第一存储模块6的数据读取操作，等待直接存储器访问单元4将数据转存到第一存储模块6。在本实施例中，预设条件可以是当中央处理器1读取第一个字节时，触发直接存储器访问单元4；也可以是当中央处理器1读取最后一个字节时，触发直接存储器访问单元4（例如，当事务层数据包的大小为32个字节时为第32个字节或当事务层数据包的大小为64个字节时为第64个字节）；还可以是当中央处理器1读取第一个字节到最后一个字节中的任一字节时（例如，第11个字节或第56个字节等）。
监控模块5监控中央处理器1的读取操作，同时监控读取操作的第一存储模块6的物理地址（以下，称之为第一物理地址）。监控模块5将第一物理地址与PCIe RC2的一段物理地址（以下，称之为第二物理地址）进行关联，并将第一物理地址和第二物理地址发送给直接存储器访问单元4。
由监控模块5触发的直接存储器访问单元4将第二存储模块7中需要读取的数据通过PCIe EP3、PCIe总线和PCIe RC2存储至第一存储模块6，供中央处理器1读取数据。
实施方式2
（中央处理器基于PCIe的数据写入操作）
接着，对中央处理器基于PCIe的数据写入操作的情况进行说明。首先，中央处理器1对第一存储模块6进行数据写入操作。此时，监控模块5对中央处理器1的数据写入操作进行监控。监控模块5被配置成，当中央处理器1的数据写入操作满足预设条件时触发直接存储器访问单元4。此时，中央处理器1暂停对第一存储模块6的数据写入操作，等待直接存储器访问单元4将数据转存到第二存储模块7。在本实施例中，预设条件是当中央处理器1写入最后一个字节时，触发直接存储器访问单元4（例如，当事务层数据包的大小为32个字节时为第32个字节或当事务层数据包的大小为64个字节时为第64个字节）。
监控模块5监控中央处理器1的写入操作，同时监控写入操作的第一存储模块6的物理地址（以下，称之为第三物理地址）。监控模块5将第三物理地址与PCIe RC2的一段物理地址（以下，称之为第四物理地址）进行关联，并将第三物理地址和第四物理地址发送给直接存储器访问单元4。
由监控模块5触发的直接存储器访问单元4将第一存储模块6中由中央处理器1写入的数据经由PCIe RC2、PCIe总线和PCIe EP3存储至第二存储模块7。
在本实施例中，对第一存储模块6的物理地址和PCIe RC2侧的物理地址进行关联，且对PCIe RC2侧的物理地址和第二存储模块7的物理地址进行关联。
在本实施例中，在直接存储器访问单元4被触发时，中央处理器1处于等待模式，在通过PCIe RC2和PCIe EP3传输事务层数据包时，直接存储器访问单元4处于等待模块。
根据本实施例的中央处理器基于PCIe读写数据系统，通过在中央处理器对第一存储模块进行读写操作满足预设条件时触发直接存储器访问单元，以使直接存储器访问单元通过PCIe RC和PCIe EP将有效数据从第二存储模块转存至第一存储模块或将有效数据从第一存储模块转存至第二存储模块，由此可以减少产生多个有效数据较小的事务层数据包，提高PCIe总线利用率，并且提高有效数据的访问效率。
根据本实施例的中央处理器基于PCIe读写数据系统，通过在中央处理器对第一存储模块进行最后一个字节的读写操作时触发直接存储器访问单元，由此可以进一步提高PCIe总线利用率和有效数据的访问效率。
根据本实施例的中央处理器基于PCIe读写数据系统，通过使第一存储模块、PCIeRC的PCIe寄存器和第二存储模块的地址进行关联，由此可以进一步提高有效数据的访问效率。
实施例2
（中央处理器基于PCIe读写数据方法）
图2为根据本申请的中央处理器基于PCIe读取数据方法流程图，图3为根据本申请的中央处理器基于PCIe写入数据方法流程图，下面将参考图2及图3，对本申请的中央处理器基于PCIe读写数据方法进行详细描述。实施例2的中央处理器基于PCIe读写数据方法适用于实施例1的中央处理器基于PCIe读写数据系统，因此省略系统的具体说明。
实施方式3
（中央处理器基于PCIe的数据读取操作）
对中央处理器基于PCIe的数据读取操作的情况进行说明。
在步骤101，中央处理器从第一存储模块读取数据。此时，监控模块对中央处理器的数据读取操作进行监控。
在本实施例中，中央处理器在每次读写操作中读或写8个字节。
在步骤102，当中央处理器的数据读取操作满足预设条件时触发直接存储器访问单元。此时，中央处理器暂停对第一存储模块的数据读取操作，等待直接存储器访问单元通过PCIe RC、PCIe总线和PCIe EP将第二存储模块中存储的需要读取的数据传输到第一存储模块。在本实施例中，事务层数据包的大小为32个字节或64个字节，但不限于此，只要是32个字节的整数倍即可。在本实施例中，预设条件可以是当中央处理器读取第一个字节时，触发直接存储器访问单元；也可以是当中央处理器读取最后一个字节时，触发直接存储器访问单元（例如，当事务层数据包的大小为32个字节时为第32个字节或当事务层数据包的大小为64个字节时为第64个字节）；还可以是当中央处理器读取第一个字节到最后一个字节中的任一字节时（例如，第11个字节或第56个字节等）。
在步骤103，监控模块监控读取操作的第一存储模块的物理地址（以下，称之为第一物理地址），并且监控模块将第一物理地址与PCIe RC的一段物理地址（以下，称之为第二物理地址）进行关联，并将第一物理地址和第二物理地址发送给直接存储器访问单元。
在步骤104，直接存储器访问单元将第二存储模块中需要读取的数据通过PCIeEP、PCIe总线和PCIe RC存储至第一存储模块，供中央处理器读取数据。
在本实施例中，步骤102和步骤103可以同时进行。
实施方式4
（中央处理器基于PCIe的数据写入操作）
接着，对中央处理器基于PCIe的数据写入操作的情况进行说明。
在步骤201，中央处理器向第一存储模块写入数据。此时，监控模块5对中央处理器1的数据写入操作进行监控。
在步骤202，当中央处理器的数据写入操作满足预设条件时触发直接存储器访问单元。此时，中央处理器暂停对第一存储模块的数据写入操作，等待直接存储器访问单元将数据转存到第二存储模块。在本实施例中，预设条件是当中央处理器写入最后一个字节时，触发直接存储器访问单元（例如，当事务层数据包的大小为32个字节时为第32个字节或当事务层数据包的大小为64个字节时为第64个字节）。
在步骤203，监控模块监控写入操作的第一存储模块的物理地址（以下，称之为第三物理地址），并且监控模块将第三物理地址与PCIe RC的一段物理地址（以下，称之为第四物理地址）进行关联，并将第三物理地址和第四物理地址发送给直接存储器访问单元。
在步骤204，直接存储器访问单元将第一存储模块中由中央处理器写入的数据经由PCIe RC、PCIe总线和PCIe EP存储至第二存储模块。
在本实施例中，步骤202和步骤203可以同时进行。
在本实施例中，对第一存储模块的物理地址和PCIe RC侧的物理地址进行关联，且对PCIe RC侧的物理地址和第二存储模块的物理地址进行关联。
在本实施例中，在直接存储器访问单元被触发时，中央处理器处于等待模式，在通过PCIe RC和PCIe EP传输事务层数据包时，直接存储器访问单元处于等待模块。
根据本实施例的中央处理器基于PCIe读写数据方法，通过在中央处理器对第一存储模块进行读写操作满足预设条件时触发直接存储器访问单元，以使直接存储器访问单元通过PCIe RC和PCIe EP将有效数据从第二存储模块转存至第一存储模块或将有效数据从第一存储模块转存至第二存储模块，由此可以减少产生多个有效数据较小的事务层数据包，提高PCIe总线利用率，并且提高有效数据的访问效率。
根据本实施例的中央处理器基于PCIe读写数据方法，通过在中央处理器对第一存储模块进行最后一个字节的读写操作时触发直接存储器访问单元，由此可以进一步提高PCIe总线利用率和有效数据的访问效率。
根据本实施例的中央处理器基于PCIe读写数据方法，通过使第一存储模块、PCIeRC的PCIe寄存器和第二存储模块的地址进行关联，由此可以进一步提高有效数据的访问效率。
实施例3
本实施例中，还提供一种车规芯片，包括，上述实施例的中央处理器基于PCIe读写数据系统。
实施例4
本实施例中，还提供一种电子设备，包括上述实施例中的车规芯片。
实施例5
本实施例中，还提供一种计算机可读存储介质，其上存储有计算机指令，当计算机指令运行时执行上述实施例的中央处理器基于PCIe读写数据方法的步骤。
本领域普通技术人员可以理解：以上所述仅为本申请的优选实施例而已，并不用于限制本申请，尽管参照前述实施例对本申请进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (21)

1.一种中央处理器基于PCIe读写数据系统，包括：
中央处理器，其被配置为从第一存储模块读取数据，其中，所述中央处理器读取的数据存储于与所述第一存储模块物理隔离的第二存储模块；
PCIe RC，其与所述中央处理器和所述第一存储模块分别连接；以及
PCIe EP，其与所述第二存储模块连接，且经由PCIe总线与所述PCIe RC连接，以传输数据，其包括直接存储器访问单元；
所述直接存储器访问单元，其被配置为在所述中央处理器对所述第一存储模块进行数据读取操作且所述数据读取操作满足预设条件时被触发，以使所述直接存储器访问单元通过所述PCIe RC、所述PCIe总线和所述PCIe EP将存储于所述第二存储模块的数据存储至所述第一存储模块，以供所述中央处理器读取。
2.根据权利要求1所述的中央处理器基于PCIe读写数据系统，其中，
所述中央处理器进行所述数据读取操作时，在开始读第一个字节、或在读完最后一个字节、或在读从第一个字节至最后一个字节中的任一字节的时刻，触发所述直接存储器访问单元。
3.根据权利要求1所述的中央处理器基于PCIe读写数据系统，其中，
所述中央处理器在一次读取操作中读8字节，所述中央处理器读取的数据为32字节或64字节。
4.根据权利要求1至3中任一项所述的中央处理器基于PCIe读写数据系统，还包括，
监控模块，其对所述中央处理器对所述第一存储模块的所述数据读取操作进行监控，在所述数据读取操作满足预设条件时，触发所述直接存储器访问单元。
5.根据权利要求4所述的中央处理器基于PCIe读写数据系统，其中，所述监控模块对所述第一存储模块的由所述中央处理器进行所述数据读取操作的物理地址和所述PCIe RC侧的物理地址进行关联。
6.一种中央处理器基于PCIe读写数据系统，包括：
中央处理器，其被配置为通过向第一存储模块写入数据，并将数据同步存储于与所述第一存储模块物理隔离的第二存储模块；
PCIe RC，其与所述中央处理器和所述第一存储模块分别连接；以及
PCIe EP，其与所述第二存储模块连接，且经由PCIe总线与所述PCIe RC连接，以传输数据，其包括直接存储器访问单元；
所述直接存储器访问单元，其被配置为在所述中央处理器对所述第一存储模块进行数据写入操作且所述数据写入操作满足预设条件时被触发，以所述直接存储器访问单元通过所述PCIe RC、所述PCIe总线和所述PCIe EP将写入所述第一存储模块的数据存储至所述第二存储模块。
7.根据权利要求6所述的中央处理器基于PCIe读写数据系统，其中，
所述中央处理器进行所述数据写入操作时，在写完最后一个字节的时刻触发所述直接存储器访问单元。
8.根据权利要求6所述的中央处理器基于PCIe读写数据系统，其中，
所述中央处理器在一次读取操作中读8字节，所述中央处理器读取的数据为32字节或64字节。
9.根据权利要求6至8中任一项所述的中央处理器基于PCIe读写数据系统，还包括，
监控模块，其对所述中央处理器对所述第一存储模块的所述数据写入操作进行监控，在所述数据写入操作满足预设条件时，触发所述直接存储器访问单元。
10.根据权利要求9所述的中央处理器基于PCIe读写数据系统，其中，所述监控模块对所述第一存储模块的由所述中央处理器进行所述数据写入操作的物理地址和所述PCIe RC侧的物理地址进行关联。
11.一种中央处理器基于PCIe读写数据方法，包括以下步骤：
中央处理器从第一存储模块读取数据，其中，所述中央处理器读取的数据存储于与所述第一存储模块物理隔离的第二存储模块；
当所述中央处理器的数据读取操作满足预设条件时触发PCIe EP的直接存储器访问单元；
所述直接存储器访问单元从所述第二存储模块读取数据，并将其通过所述PCIe EP、PCIe总线和与所述PCIe EP连接的PCIe RC存储到所述第一存储模块。
12.根据权利要求11所述的中央处理器基于PCIe读写数据方法，其中，
所述中央处理器进行所述数据读取操作时，在开始读第一个字节、或在读完最后一个字节、或在读从第一个字节至最后一个字节中的任一字节的时刻，触发所述直接存储器访问单元。
13.根据权利要求11或12所述的中央处理器基于PCIe读写数据方法，其中，
所述中央处理器在一次读取操作中读8字节，所述中央处理器读取的数据为32字节或64字节。
14.根据权利要求11所述的中央处理器基于PCIe读写数据方法，其中，对所述第一存储模块的由所述中央处理器进行所述数据读取操作的物理地址和所述PCIe RC侧的物理地址进行关联。
15.一种中央处理器基于PCIe读写数据方法，包括以下步骤：
中央处理器向第一存储模块写入用于向与所述第一存储模块物理隔离的第二存储模块存储的数据；
当所述中央处理器的数据写入操作满足预设条件时触发PCIe EP的直接存储器访问单元；
所述直接存储器访问单元从所述第一存储模块读取数据，并将其通过与所述PCIe RC、PCIe总线和所述PCIe EP存储到所述第二存储模块。
16.根据权利要求15所述的中央处理器基于PCIe读写数据方法，其中，
所述中央处理器进行所述数据写入操作时，在写完最后一个字节的时刻触发所述直接存储器访问单元。
17.根据权利要求15或16所述的中央处理器基于PCIe读写数据方法，其中，
所述中央处理器在一次读取操作中读8字节，所述中央处理器读取的数据为32字节或64字节。
18.根据权利要求15所述的中央处理器基于PCIe读写数据方法，其中，对所述第一存储模块的由所述中央处理器进行所述数据读取操作的物理地址和所述PCIe RC侧的物理地址进行关联。
19.一种车规芯片，其特征在于，所述车规芯片，包括，权利要求1至10中任一项所述的中央处理器基于PCIe读写数据系统。
20.一种电子设备，其特征在于，所述电子设备，包括权利要求19所述的车规芯片。
21.一种计算机可读存储介质，其特征在于，其上存储有计算机指令，当计算机指令运行时执行权利要求11至18中任一项所述的中央处理器基于PCIe读写数据方法的步骤。
CN202211594654.2A 2022-12-13 2022-12-13 一种中央处理器基于PCIe读写数据系统及方法 Active CN115599729B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211594654.2A CN115599729B (zh) 2022-12-13 2022-12-13 一种中央处理器基于PCIe读写数据系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211594654.2A CN115599729B (zh) 2022-12-13 2022-12-13 一种中央处理器基于PCIe读写数据系统及方法

Publications (2)

Publication Number Publication Date
CN115599729A CN115599729A (zh) 2023-01-13
CN115599729B true CN115599729B (zh) 2023-04-25

Family

ID=84853926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211594654.2A Active CN115599729B (zh) 2022-12-13 2022-12-13 一种中央处理器基于PCIe读写数据系统及方法

Country Status (1)

Country Link
CN (1) CN115599729B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106844245A (zh) * 2017-02-17 2017-06-13 北京腾凌科技有限公司 数据传输方法及装置
CN112199040A (zh) * 2020-09-18 2021-01-08 厦门星宸科技有限公司 存储访问方法及智能处理装置
CN115102780A (zh) * 2022-07-15 2022-09-23 飞腾信息技术有限公司 数据传输方法、相关装置、系统及计算机可读存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103885900B (zh) * 2012-12-20 2017-03-08 北京华为数字技术有限公司 数据访问处理方法、PCIe设备和用户设备
JP6843508B2 (ja) * 2016-03-01 2021-03-17 キヤノン株式会社 情報処理装置及び情報処理装置の制御方法
CN111897751A (zh) * 2017-01-26 2020-11-06 华为技术有限公司 一种数据传输的方法、装置、设备和系统
KR102367359B1 (ko) * 2017-04-17 2022-02-25 에스케이하이닉스 주식회사 직렬 시스템 버스 인터페이스 및 직접메모리액세스 컨트롤러를 갖는 전자 시스템 및 그 동작 방법
CN109710548A (zh) * 2018-12-21 2019-05-03 荆门博谦信息科技有限公司 一种dma控制数据传输方法、系统及设备
CN113934674B (zh) * 2021-12-17 2022-03-01 飞腾信息技术有限公司 基于pcie总线的命令传输方法及片上系统
CN114546913B (zh) * 2022-01-21 2024-05-28 山东云海国创云计算装备产业创新中心有限公司 一种基于pcie接口的多主机之间数据高速交互的方法和装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106844245A (zh) * 2017-02-17 2017-06-13 北京腾凌科技有限公司 数据传输方法及装置
CN112199040A (zh) * 2020-09-18 2021-01-08 厦门星宸科技有限公司 存储访问方法及智能处理装置
CN115102780A (zh) * 2022-07-15 2022-09-23 飞腾信息技术有限公司 数据传输方法、相关装置、系统及计算机可读存储介质

Also Published As

Publication number Publication date
CN115599729A (zh) 2023-01-13

Similar Documents

Publication Publication Date Title
US6571319B2 (en) Methods and apparatus for combining a plurality of memory access transactions
JP2579435B2 (ja) マルチプル・バス・システムにおけるエラー検知及び回復機構とその方法
US9280290B2 (en) Method for steering DMA write requests to cache memory
US20040107265A1 (en) Shared memory data transfer apparatus
US5966728A (en) Computer system and method for snooping date writes to cacheable memory locations in an expansion memory device
CN113297112A (zh) PCIe总线的数据传输方法、系统及电子设备
JP3748308B2 (ja) 周辺装置とコンピュータ・ネットワークとをインタフェースする装置
CN111078597B (zh) 一种中断消息生成装置、方法以及端设备
JP2006113689A (ja) バスブリッジ装置およびデータ転送方法
JP2001229115A (ja) Ａｔａｐｉコマンド処理方式
CN115599729B (zh) 一种中央处理器基于PCIe读写数据系统及方法
US6985974B1 (en) Memory interface controller for a network device
US20060271714A1 (en) Data retrieving methods
JP2001184225A (ja) エミュレータ及びエミュレート方法
US20050091458A1 (en) Storage control apparatus, control system capable of DMA transfer, and method of controlling DMA transfer
JP4566976B2 (ja) メディアカードにインタフェースするためのシステム及び方法
EP3907624A1 (en) Memory and storage controller with integrated memory coherency interconnect
JPH0830546A (ja) バス制御装置
CN210155650U (zh) 一种固态硬盘控制器
CN111694777B (zh) 基于PCIe接口的DMA传输方法
US20020188771A1 (en) Direct memory access controller for carrying out data transfer by determining whether or not burst access can be utilized in an external bus and access control method thereof
US7089387B2 (en) Methods and apparatus for maintaining coherency in a multi-processor system
JPH11312138A (ja) 割込み制御システム及びその制御方法
US20080077745A1 (en) Data processing device
US7823028B2 (en) Low-level console interface

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant