CN115598493A - 集成电路装置的检测系统、信号源及电源供应装置 - Google Patents

集成电路装置的检测系统、信号源及电源供应装置 Download PDF

Info

Publication number
CN115598493A
CN115598493A CN202210592777.6A CN202210592777A CN115598493A CN 115598493 A CN115598493 A CN 115598493A CN 202210592777 A CN202210592777 A CN 202210592777A CN 115598493 A CN115598493 A CN 115598493A
Authority
CN
China
Prior art keywords
power supply
chip
switches
switch
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210592777.6A
Other languages
English (en)
Inventor
黄崇玮
沈惟德
廖家平
刘凯莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN115598493A publication Critical patent/CN115598493A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/28—Provision in measuring instruments for reference values, e.g. standard voltage, standard waveform
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本公开提供一种集成电路装置的检测系统、信号源及电源供应装置。该信号源提供多个供应电压和一编程电压予多个半导体芯片群组。该信号源包括一电源供应装置和一开关集合。该电源供应装置经配置以产生一附加电压、多个基础电压及该编程电压；该开关集合配置在该电源供应装置与该等半导体芯片群组之间，并将该附加电压和该等基础电压转换成为该等供应电压。

Description

集成电路装置的检测系统、信号源及电源供应装置
技术领域
本公开涉及一种集成电路装置的检测系统、信号源及电源供应装置，特别涉及一种通过电源分配而提高测试能力的集成电路装置的检测系统、信号源及电源供应装置。。
背景技术
在集成电路装置制造过程中，测试程序为确保装置功能正常的重要步骤。在典型的测试程序中，利用自动测试机(automated test equipment；ATE)产生测试信号。自动测试机耦接晶圆探针测试机台(wafer prober station)。晶圆探针测试机台通过探针头(probe head)及探针卡(probe card)提供测试信号至待测装置(device-under-test，DUT)；通过测量受测物件对测试信号的响应(例如，通过测量及/或量化所得到的信号)，可以得知受测物件的操作及/或性能是否正常。
上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明揭示本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本案的任一部分。
发明内容
本公开的一实施例提供一种信号源，包括：一电源供应装置，经配置以产生一附加电压、多个基础电压及一编程电压；以及一开关集合，配置在该电源供应装置与该等半导体芯片群组之间，将该附加电压和该等基础电压转换成多个供应电压。
在本公开的实施例中，该开关集合包括一第一开关，耦接于该电源供应装置与该等半导体芯片群组之间，并位在该附加电压的传递路径上。
在本公开的实施例中，该开关集合包括多个第二开关，电性耦接于该电源供应装置与该等半导体芯片群组之间，并位在该等基础电压的传递路径上。
在本公开的实施例中，该等附加电压通过该等第二开关传递至该等半导体芯片群组。
在本公开的实施例中，当该等第二开关进入该导通状态时，该电源供应装置提供一基础电流予各该半导体芯片群组，当该第一开关进入一导通状态时，该电源供应装置提供一附加电流予各该半导体芯片群组，该附加电流小于该基础电流。
在本公开的实施例中，该开关集合还包括多个第三开关，耦接于该电源供应装置与该复半导体芯片群组之间，并位在该编程电压的传递路径。
在本公开的实施例中，当该等第三开关进入一导通状态时，该电源供应装置提供一编程电流予各该半导体芯片群组，该编程电流小于该附加电流。
在本公开的实施例中，该编程电流等于该基础电流。
在本公开的实施例中，该信号源还包括一控制器，电性连接于该第一开关、该等第二开关及该等第三开关，该第一开关、该等第二开关及该等第三开关接受该控制器的控制而于该导通状态和一断路状态中切换。
在本公开的实施例中，该电源供应装置包括：一第一电源供应器，经配置以产生该附加电压；一第二电源供应器，经配置以产生该等基础电压；以及一第三电源供应器，经配置以产生该编程电压。
本公开的另一实施例提供一种检测系统，包括：一第一芯片；一第二芯片；以及一电源供应装置；其中该电源供应装置包括一第一电源供应器，经配置以产生一附加电流；以及一第二电源供应器，经配置以产生一第一基础电流及一第二基础电流；其中该附加电流和该第一基础电流中之一者提供予该第一芯片，该附加电流和该第二基础电流提供予该第二芯片。
在本公开的实施例中，该检测系统还包括一第一开关，其中该第一电源供应器的该附加电压经该第一开关传递至该第一芯片和该第二芯片。
在本公开的实施例中，该检测系统还包括多个第二开关，其中该第一电源供应器的该附加电压和该第二电源供应器的第一基础电流及第二基础电流经该等第二开关分别传递至该第一芯片和该第二芯片。
在本公开的实施例中，该检测系统还包括一第三电源供应器，经配置以产生一编程电压予该第一芯片和该第二芯片。
在本公开的实施例中，该第一芯片还包括一第一接触垫，该第二芯片还包括一第二接触垫，以及该编程电压经该第一接触垫进入该第一芯片，该编程电压经该第二接触垫进入该第二芯片。
在本公开的实施例中，该检测系统还包括多个第三开关，该第三电源供应器的该编程电压经该等第三开关传递至该第一芯片和该第二芯片。
本公开的另一实施例提供一种电源供应装置，包括：一第一电源供应器，提供一附加电压；一第二电源供应器，提供一基础电压；以及一第三电源供应器，经配置以提供一编程电压；其中，该第一电源供应器电性耦接于该第二电源供应器以配合产生一组合电流。
在本公开的实施例中，该电源供应装置还包括一第一开关，其中该第一电源供应器的该附加电压经该第一开关传递至该第一芯片和该第二芯片。
在本公开的实施例中，该电源供应装置还包括多个第二开关，其中该第一电源供应器的该附加电压和该第二电源供应器的该第一基础电流及该第二基础电流经该等第二开关分别传递至该第一芯片和该第二芯片。
在本公开的实施例中，该第一芯片还包括一第一接触垫，该第二芯片还包括一第二接触垫，以及该编程电压经该第一接触垫进入该第一芯片，该编程电压经该第二接触垫进入该第二芯片。
在本公开的实施例中，该电源供应装置还包括多个第三开关，该第三电源供应器的该编程电压经该等第三开关分别传递至该第一芯片和该第二芯片。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
参阅实施方式与权利要求合并考量附图时，可得以更全面了解本申请案的揭示内容，附图中相同的元件符号指相同的元件。
图1为示意图，例示本公开实施例的检测系统。
图2是俯视图，例示本公开实施例的受测物件。
图3是示意图，例示本公开实施例的探针组和半导体芯片。
图4是电路方块，例示本公开实施例的电信号与反应信号在检测系统与受测物件之间的传递。
图5是电路方框图，例示本公开实施例的信号源和受测物件。
图6是电路图，例示本公开实施例的信号源和受测物件。
图7是电路方框图，例示本公开实施例的信号源和受测物件。
图8是电路图，例示本公开实施例的信号源和受测物件。
图9是电路方框图，例示本公开实施例的信号源和受测物件。
图10是电路图，例示本公开实施例的信号源和受测物件。
【附图标记列表】
10：检测系统
20：受测物件
30：检测系统
40：控制器
100：平台
102：承载表面
200_1：半导体芯片群组
210_2：半导体芯片群组
210：半导体芯片
210_1：半导体芯片
210_2：半导体芯片
212：接触垫
212A：接触垫
212B：接触垫
220：半导体晶圆
230：分割预定线
310：本体
312：测试卡
314：探针组
316：探针
320：信号源
325：信号分析器
330：电源供应装置
320a：信号源
325：信号分析器
330a：电源供应装置
330_1：第一电源供应器
330_2：第二电源供应器
330_3：第三电源供应器
340：开关集合
350：控制元件
3102：安装面
D1：第一距离
D2：第二距离
I1：附加电流
I2：基础电流
I3：编程电流
S1：第一开关
S2：第二开关
S3：第三开关
V1：附加电压
V2_1：基础电压
V2_2：附加电压
VDD：供应电压
VPP：编程电压
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。
“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的较佳实施例详述如下。然而，除了详细说明之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于详细说明的内容，而是由权利要求定义。
此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对关系用语来阐述图中所示的一个元件或特征与另一(其他(元件或特征的关系。所述空间相对关系用语旨在除图中所示出本公开的的取向外亦囊括元件在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关系描述语可同样相应地进行解释。
图1例示本公开的检测系统10的示意图。参照图1，检测系统10包括一受测物件20和一检测系统30；检测系统30经配置以对受测物件20中的多个半导体芯片210的动作及/或性能进行检验，进而判断每个半导体芯片210的效能是否符合设计规格。
图2示出本公开的受测物件20的俯视图。参照图2，受测物件20可包括一半导体晶圆220(例如硅晶圆)，半导体晶圆220的表面以相互交叉的多个分割预定线230划成多个功能区域，半导体芯片210分别位在功能区域内；换言之，相邻的半导体芯片210由分割预定线230隔开。每个半导体芯片210可包括一或多个主动元件(例如二极管、晶体管)、一或多个无源元件(例如电阻器、电容器)，以及用于电性耦接主动元件和无源元件的多个图案化互连构件；主动元件、无源元件和互连构件是通过包括掺杂、沉积、光刻、蚀刻和平坦化等一系列的集成电路装置制作程序而形成在半导体晶圆220中及/或半导体晶圆220的表面上。典型地，受测物件20的半导体芯片210具有相同的结构。于此，半导体芯片210为存储器，例如是包括金属氧化物半导体晶体管和电容器的动态随机存取存储器。
半导体芯片210上设有多个接触垫212，可以电性连接于半导体芯片210中的不同的主动元件、无源元件，或者主动元件和无源元件的组合；借此，受测元件20接受测试时，检测系统30可通过接触垫212对主动元件、无源元件，以及由主动元件和无源元件构成的电路的电性进行测量，从而可确保每个半导体芯片210的品质。接触垫212主要以金属材料(例如铜、铝)制作而成。在图2中，每个半导体芯片210的接触垫212呈直线排列，且相邻的两个接触垫212间隔一第一距离D1。在一些实施方式中，接触垫212可排列为矩阵状或其它利于检测系统30进行检测的形状。
参照图1，在半导体芯片210制作完成但未进行单体化之前，检测系统30会对受测物件20进行检验，以识别出不满足制作程序要求的半导体芯片210；其中，半导体芯片210的单体化是以机械锯或激光沿着分割预定线230切分半导体晶圆220，以形成多个独立的芯片，每个芯片至少包括一个半导体芯片210。申言之，检测系统30主要是用于对受测物件20执行晶圆层级测试(wafer level test)。
参照图1及图3，检测系统30包括一本体310及一测试卡312；本体310可具有一安装面3102，测试卡312固定在本体310的安装面3102上。在一些实施方式中，测试卡312可利用螺丝(未图示)锁固在本体310上。当本体310受到控制器40的驱动而进行平移(即在XY方向移动)或升降(即在Z轴方向移动)时，测试卡312的位置将跟着改变。测试卡312设有多个探针组314，每个探针组314包括多个探针316(如图3所示)。探针316主要以导电材料制作而成，例如可选自铂、铑、钯、银、铜、铱或其合金。测试卡312的表面可以布设有导电线路(未图示)，导电线路用于让探针组314中相对应的探针316形成电性连接。举例来说，导电线路可以让位在每个探针组314最左侧的探针316形成电性连接。申言之，测试卡312除了供安装探针316，还能够用于传递电信号。在一些实施方式中，测试卡312包含电路板。
参照图3，探针316可为垂直式(Vertical)探针或旋臂式(Cantilever)探针；垂直式探针主要以挫曲提供弹性力，具有小体积、易于组装和更换等特点；悬臂式探针的尖端距离小，适用于对具有窄间距接触垫212的半导体芯片210进行电性检测。在一些实施方式中，探针组314的数量等于受测物件20上半导体芯片210的数量，且探针316的数量可等于接触垫212的数量，借此可以有效地降低检测时间。其次，在每个探针组312中，相邻二探针316的尖端间隔的一第二距离D2不小于相邻二接触垫212间隔的第一距离D1，借此避免传递错误测试信号给半导体芯片210内的元件或电路，而导致检测结果不正确的问题，甚至是毁坏半导体芯片210内元件的状况。
参照图1，检测系统10还可包括平台100，其具有一承载表面102；承载表面102面对探针卡312。在进行检测之前，探针316的尖端与平台100的承载表面102之间的间距大于受测物件20的高度，以利于摆放待测物件20。平台100和检测系统30可分别电性连接于控制器40。在半导体芯片210制作完成之后，受测物件20会被装载在平台100的支持表面102上以准备接受测试。当进行受测物件20的测试时，首先控制器40会水平移动平台100或检测系统30，以让探针卡312的探针316对准半导体芯片210的接触垫212。接着，控制器40可通过将检测系统30的探针卡312下降，而使探针316接触对应的接触垫212。在一些实施方式中，在探针316和接触垫212对准之后，控制器40可以通过使平台100的垂直上升，而让探针316接触接触垫212。控制器40经配置可具有高度检测功能，以使探针316和接触垫212相互接触，但探针316不压迫接触垫212的位置，借此避免半导体芯片210毁坏或探针316断裂。
参照图3和图4，在探针316与对应的接触垫212接触之后，检测系统30产生多个电信号S就能够通过探针316传递至半导体芯片210，以对半导体芯片210中的元件及/或由多个元件构成的电路进行电性检测；其中，半导体芯片210中元件或电路检测的参数及内容可以依据设计或使用上的需求而进行调整。
参照图4，检测系统30包括至少一信号源320，产生至少一个电信号S。例如，信号源320可放置在检测系统30的本体310中，并通过导线(未图示)而与测试卡312形成电性连接；传递到测试卡312的电信号S，可以通过在其表面及其中的导电线路而传递至探针316。当半导体芯片210为半导体存储器(例如动态随机存取存储器)时，信号源320产生的电信号可包括适于对半导体芯片210进行写入测试和读取测试的指令。
参照图4，检测系统30另包括一信号分析器325，接收由半导体芯片210提供的反应信号Sr，其中反应信号Sr可以呈现半导体芯片210内的元件或电路对检测系统30提供的电信号S作出的响应。检测系统30可通过分析反应信号以确定每个半导体芯片210的基本电性。在完成半导体芯片210的基本电性的测试之后，检测系统10还能够在不良的半导体芯片210处标记，以节省封装和成本测试的成本。在一些实施方式中，探针组314中的部分探针316除了用于将电信号S传递至半导体芯片210，还能够将半导体芯片210提供的反应信号Sr传递至检测系统30。
参照图4，信号源320产生的电信号可以进一步包括用于驱动半导体芯片210的电力信号；具体言之，检测系统30信号源可包括一或多个电源供应装置330，产生半导体芯片210执行写入测试和读取测试时需求的电压和电流。
图5例示本公开实施例的信号源320和受测物件20的功能方框图；图6例示本公开实施例的信号源320和受测物件20的电路图。参照图5和图6，受测物件20包括两个半导体芯片群组200_1和200_2，每个半导体芯片群组200_1和200_2可包括多个半导体芯片210；在一些实施方式中，所有的半导体芯片群组200_1和200_2具有相同数量的半导体芯片210。
参照图5及图6，信号源320经配置可产生二供应电压VDD_1、VDD_2和一编程电压VPP。当半导体芯片210为动态随机存取存储器时，供应电压VDD_1、VDD_2用于启动/驱动半导体芯片210，编程电压VPP用于为半导体芯片210的字元线提供电压；进一步地，当半导体芯片210为第四代双倍数据率同步动态随机存取存储器(Double-Data-Rate FourthGeneration Synchronous Dynamic Random Access Memory，简称为DDR4 SDRAM)时，供应电压VDD_1、VDD_2为1.2伏特，编程电压VPP为2.5伏特。
参照图5及图6，信号源320可包括一个电源供应装置330、一开关集合340及一控制元件350。电源供应装置330经配置可以产生一附加电压V1和多个基础电压V2_1、V2_2，开关集合340配置在电源供应装置330和半导体芯片群组200_1和200_2之间，并接受控制元件350的控制而将电源供应装置330产生的附加电压V1和基础电压V2_1、V2_2转换成为供应电压VDD_1、VDD_2。
参照图6，开关集合340包括一第一开关S1及多个第二开关S2；其中，第二开关S2的数量等于半导体芯片210的数量。第二开关S2耦接于电源供应装置330和半导体芯片210之间。具体言之，每个第二开关S2与一个半导体芯片210串联连接以形成一个开关电路；由多个第二开关S2与多个半导体芯片210组成的多个开关开路呈并联连接。当第二开关S2接受控制元件350产生的一控制信号而进入导通状态时，基础电流I2进入每个半导体芯片210，进行电性测试；此外，第一开关S1耦接于电源供应装置330和半导体芯片210之间，当第一开关S1接受控制元件350提供的一控制信号而进入导通状态时，半导体装置210呈并联连接，第一开关S1串接在电源供应器330和并联连接的多个半导体装置210之间。
进一步地，参照图6，当第一开关S1和第二开关S2同时进入导通状态时，附加电流I1和基础电流I2一并流经第二开关S2进入半导体芯片210，进行电性测试；其中，基础电流I2大于附加电流I1。举例来说，附加电流I1可为100毫安培，基础电流I2为200毫安培；换言之，电源供应装置330可提供300毫安培的电流予半导体芯片210，借此启动半导体芯片210。
此外，参照图6，信号源320还可以产生编程电压VPP予每个半导体芯片210；当施加编程电压VPP予半导体芯片210，一编程电流I3进入半导体芯片210。编程电流I3可例如为100毫安培。
通过前述电路配置，控制元件350能够通过改变第一开关S1和每个第二开关S2的状态，而判断每个半导体芯片210是否能够正常操作。举例来说，在电源供应装置330不提供编程电压VPP予半导体芯片210的情况下，若半导体芯片210依然能够执行写入测试和读取测试，则可判定这个半导体芯片210中的元件和电路毁坏。
图7例示本公开实施施的信号源320和受测物件20的功能方框图；图8例示本公开实施施的信号源320和受测物件20的电路图。参照图7和图8，受测物件20包括二半导体芯片群组200_1和200_2，每个半导体芯片群组200_1和200_2可包括多个半导体芯片210；在一些实施方式中，半导体芯片群组200_1和200_2具有相同数量的半导体芯片210。
参照图7和图8，信号源320可包括一个电源供应装置330、一开关集合340及一控制元件350。电源供应装置330经配置以产生一附加电压V1、多个基础电压V2_1、V2_2，以及一编程电压VPP；其中编程电压VPP、附加电压V1和基础电压V2_1、V2_2由电源供应装置330的不同输出端传递至开关集合340。
参照图7和图8，开关集合340配置在电源供应装置330和半导体芯片群组200_1和200_2之间，并根据控制元件350产生的控制信号而传递编程电压VPP、附加电压V1和基础电压V2_1、V2_2中的至少一者至半导体芯片群组200_1和200_2。具体言之，开关集合340包括一第一开关S1、多个第二开关S2和多个第三开关S3，当第二开关S2进入导通状态时，基础电流I2通过第一接触垫212A进入半导体芯片210；此外，当第一开关S1进入导通状态时，附加电流I1通过第一接触垫212A进入半导体芯片210。
进一步地，当第一开关S1和第二开关S2同时进入导通状态时，附加电流I1和基础电流I2一并流经第二开关S2并经第一接触垫212A进入半导体芯片210，借此启动半导体芯片210。此外，当第三开关S3进入导通状态时，编程电流I3通过一第二接触垫212B进入半导体芯片210。
通过前述电路配置，通过改变第一开关S1和每个第二开关S2的状态，而判断每个半导体芯片210是否能够正常操作。举例来说，在电源供应装置320不提供编程电压VPP予半导体芯片210的情况下，若半导体芯片210依然能够执行写入测试和读取测试，则可判定这个半导体芯片210中的元件和电路毁坏。
图9例示本公开实施施的信号源320a和受测物件20的功能方框图；图10例示本公开实施施的信号源320a和受测物件20的电路图。参照图9和图10，受测物件20包括二半导体芯片210_1和210_2。
信号源320a可包括一个电源供应装置330a、一开关集合340及一控制元件350。电源供应装置330a包括一第一电源供应器330_1、一第二电源供应器330_2及一第三电源供应器330_3，第一电源供应器330_1经配置可以产生一附加电压V1，第二电源供应器330_2经配置以产生二基础器V2_1、V2_2，第三电源供应器330_3经配置以产生一编程电压VPP；开关集合340配置在电源供应装置330a和半导体芯片群组200_1和200_2之间，并接受控制元件350的控制而将电源供应装置330a产生的附加电压V1和基础电压V2_1、V2_2转换成为供应电压VDD_1、VDD_2。
参照图9及图10，开关集合340包括一第一开关S1及多个第二开关S2；其中，第二开关S2的数量等于半导体芯片群组200_1和200_2的数量。第二开关S2耦接于电源供应装置330a和半导体芯片210_1和210_2之间。具体言之，每个第二开关S2与一个半导体芯片210_1和210_2串联连接以形成一个开关电路；由多个第二开关S2与多个半导体芯片210_1和210_2组成的多个开关开路呈并联连接。当第二开关S2接受控制元件350产生的一控制信号而进入导通状态时，基础电流I2进入每个半导体芯片210_1和210_2，进行电性测试；此外，第一开关S1耦接于电源供应器340和半导体芯片210_1和210_2之间，当第一开关S1接受控制元件350提供的一控制信号而进入导通状态时，半导体芯片210_1和210_2呈并联连接，第一开关S1串接在电源供应器330a和并联连接的多个半导体芯片210_1和210_2之间。
进一步地，当第一开关S1和第二开关S2同时进入导通状态时，附加电流I1和基础电流I2形成一组合电流，一并流经第二开关S2进入半导体芯片210_1和210_2，进行电性测试；其中，基础电流I2大于附加电流I1。举例来说，附加电流I1可为100毫安培，基础电流I2为200毫安培。换言之，电源供应装置330a可提供300毫安培的电流予半导体芯片210，借此启动半导体芯片210。
此外，信号源320的第三电源供应器330_3产生编程电压VPP予半导体芯片210_1和210_2；当第三开关S3进入导通状态时，第三电源供应器330_3施加编程电压VPP予半导体芯片210_1和210_2，编程电流I3进入每个半导体芯片群组200_1和200_2，其中编程电流I3可例如为100毫安培。
通过前述电路配置，控制元件350能够通过改变第一开关S1和每个第二开关S2的状态，而判断每个半导体芯片210是否能够正常操作。举例来说，在电源供应装置330a不提供编程电压VPP予半导体芯片210_1和210_2的情况下，若半导体芯片210_1和210_2依然能够执行写入测试和读取测试，则可判定这个半导体芯片210_1和210_2中的元件和电路毁坏。
本公开提供一种信号源，用于提供多个供应电压和一编程电压予多个半导体芯片群组。该信号源包括一电源供应装置和一开关集合。电源供应装置经配置以产生一附加电压、多个基础电压及该编程电压；开关集合配置在该电源供应装置与该等半导体芯片群组之间，并用于将该附加电压和该等基础电压转换成为该等供应电压。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本申请案的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本申请案的权利要求内。

Claims (21)

1.一种信号源，包括：
一电源供应装置，经配置以产生一附加电压、多个基础电压及一编程电压；以及
一开关集合，配置在该电源供应装置与该等半导体芯片群组之间，将该附加电压和该等基础电压转换成多个供应电压。
2.如权利要求1所述的信号源，其中该开关集合包括一第一开关，耦接于该电源供应装置与该等半导体芯片群组之间，并位在该附加电压的传递路径上。
3.如权利要求2所述的信号源，其中该开关集合包括多个第二开关，电性耦接于该电源供应装置与该等半导体芯片群组之间，并位在该等基础电压的传递路径上。
4.如权利要求3所述的信号源，其中该等附加电压通过该等第二开关传递至该等半导体芯片群组。
5.如权利要求4所述的信号源，其中当该等第二开关进入该导通状态时，该电源供应装置提供一基础电流予各该半导体芯片群组，当该第一开关进入一导通状态时，该电源供应装置提供一附加电流予各该半导体芯片群组，该附加电流小于该基础电流。
6.如权利要求5所述的信号源，其中该开关集合还包括多个第三开关，耦接于该电源供应装置与该复半导体芯片群组之间，并位在该编程电压的传递路径。
7.如权利要求6所述的信号源，其中当该等第三开关进入一导通状态时，该电源供应装置提供一编程电流予各该半导体芯片群组，该编程电流小于该附加电流。
8.如权利要求7所述的信号源，其中该编程电流等于该基础电流。
9.如权利要求6所述的信号源，还包括一控制器，电性连接于该第一开关、该等第二开关及该等第三开关，该第一开关、该等第二开关及该等第三开关接受该控制器的控制而于该导通状态和一断路状态中切换。
10.如权利要求1所述的信号源，其中该电源供应装置包括：
一第一电源供应器，经配置以产生该附加电压；
一第二电源供应器，经配置以产生该等基础电压；以及
一第三电源供应器，经配置以产生该编程电压。
11.一种检测系统，包括：
一第一芯片；
一第二芯片；以及
一电源供应装置，包括；
一第一电源供应器，经配置以产生一附加电流；以及
一第二电源供应器，经配置以产生一第一基础电流及一第二基础电流；
其中，该附加电流和该第一基础电流中之一者提供予该第一芯片，该附加电流和该第二基础电流提供予该第二芯片。
12.如权利要求11所述的检测系统，还包括一第一开关，其中该第一电源供应器的该附加电压经该第一开关传递至该第一芯片和该第二芯片。
13.如权利要求12所述的检测系统，还包括多个第二开关，其中该第一电源供应器的该附加电压和该第二电源供应器的第一基础电流及第二基础电流经该等第二开关分别传递至该第一芯片和该第二芯片。
14.如权利要求11所述的检测系统，还包括一第三电源供应器，经配置以产生一编程电压予该第一芯片和该第二芯片。
15.如权利要求14所述的检测系统，其中该第一芯片还包括一第一接触垫，该第二芯片还包括一第二接触垫，以及该编程电压经该第一接触垫进入该第一芯片，该编程电压经该第二接触垫进入该第二芯片。
16.如权利要求15所述的检测系统，还包括多个第三开关，该第三电源供应器的该编程电压经该等第三开关传递至该第一芯片和该第二芯片。
17.一种电源供应装置，包括：
一第一电源供应器，提供一附加电压；
一第二电源供应器，提供一基础电压；以及
一第三电源供应器，经配置以提供一编程电压；
其中，该第一电源供应器电性耦接于该第二电源供应器以配合产生一组合电流。
18.如权利要求17所述的电源供应装置，还包括一第一开关，其中该第一电源供应器的该附加电压经该第一开关传递至该第一芯片和该第二芯片。
19.如权利要求18所述的电源供应装置，还包括多个第二开关，其中该第一电源供应器的该附加电压和该第二电源供应器的该第一基础电流及该第二基础电流经该等第二开关分别传递至该第一芯片和该第二芯片。
20.如权利要求17所述的电源供应装置，其中该第一芯片还包括一第一接触垫，该第二芯片还包括一第二接触垫，以及该编程电压经该第一接触垫进入该第一芯片，该编程电压经该第二接触垫进入该第二芯片。
21.如权利要求17所述的电源供应装置，还包括多个第三开关，该第三电源供应器的该编程电压经该等第三开关分别传递至该第一芯片和该第二芯片。
CN202210592777.6A 2021-06-28 2022-05-27 集成电路装置的检测系统、信号源及电源供应装置 Pending CN115598493A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110123609A TWI786702B (zh) 2021-06-28 2021-06-28 積體電路裝置之檢測系統、訊號源及電源供應裝置
TW110123609 2021-06-28

Publications (1)

Publication Number Publication Date
CN115598493A true CN115598493A (zh) 2023-01-13

Family

ID=84543051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210592777.6A Pending CN115598493A (zh) 2021-06-28 2022-05-27 集成电路装置的检测系统、信号源及电源供应装置

Country Status (3)

Country Link
US (1) US20220413043A1 (zh)
CN (1) CN115598493A (zh)
TW (1) TWI786702B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7639540B2 (en) * 2007-02-16 2009-12-29 Mosaid Technologies Incorporated Non-volatile semiconductor memory having multiple external power supplies
US8867278B2 (en) * 2011-02-28 2014-10-21 Samsung Electronics Co., Ltd. Nonvolatile memory device, memory system including the same, and method of operating nonvolatile memory device
KR101772582B1 (ko) * 2011-07-06 2017-08-30 삼성전자주식회사 음전압을 제공하는 비휘발성 메모리 장치
KR102442215B1 (ko) * 2015-09-25 2022-09-08 에스케이하이닉스 주식회사 반도체 메모리 장치
JP6592126B2 (ja) * 2018-02-09 2019-10-16 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． ビット線電源供給装置

Also Published As

Publication number Publication date
TW202300933A (zh) 2023-01-01
US20220413043A1 (en) 2022-12-29
TWI786702B (zh) 2022-12-11

Similar Documents

Publication Publication Date Title
JP3135378B2 (ja) 半導体試験装置
US6597187B2 (en) Special contact points for accessing internal circuitry of an integrated circuit
US8237462B2 (en) Method for wafer-level testing of integrated circuits
US8310253B1 (en) Hybrid probe card
KR101822980B1 (ko) 웨이퍼 레벨 컨택터
US7924035B2 (en) Probe card assembly for electronic device testing with DC test resource sharing
US9448285B2 (en) Method and apparatus of wafer testing
KR100580405B1 (ko) 반도체 제품 다이 테스트용 테스트 다이를 포함하는 테스트장치
KR100787829B1 (ko) 프로브 카드 테스트 장치 및 테스트 방법
US7319341B1 (en) Method of maintaining signal integrity across a capacitive coupled solder bump
CN115598493A (zh) 集成电路装置的检测系统、信号源及电源供应装置
US20150168482A1 (en) Configurable test equipment
TWI735915B (zh) 與面向受測裝置側之光源整合的晶圓探針卡及製造方法
KR100744232B1 (ko) 반도체 검사장치
JP2007012709A (ja) 半導体検査装置および半導体装置の検査方法
KR100718457B1 (ko) 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법
KR20050067759A (ko) 반도체 검사장치
KR20050067760A (ko) 반도체 검사장치
JP2006261391A (ja) 半導体装置およびその検査方法
KR100701374B1 (ko) 반도체 소자의 아이디디큐 불량분석 방법
JP2002100658A (ja) 半導体装置の検査装置
JPH04320044A (ja) 半導体装置，その製造方法，その試験方法及びその試験装置
CN115565900A (zh) 测试电路及其操作方法
JP2011029512A (ja) 半導体集積回路の試験方法及び試験装置
JPH0376136A (ja) 検査装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination