CN1155892C - 控制存储器存取分配的方法 - Google Patents

Abstract

借助于分配功能(ZF)，在至少一个中央控制器(ST)之内，此中央控制器在经各自一个总线接口与控制单元连接的这样有源单元，尤其是至少一个微处理机(CPU)和至少一个输入/输出单元(AE1，AE2)，和与控制单元连接的一个存储器之间，控制通信和数据交换，从有源单元收回这样的存储器存取(ZG1，ZG2)，并且最迟在由与存储器连接的控制单元向存储器发送现行存储器存取循环的最后指令(PRECHARGE1)的时刻，给另外的有源单元分配这样的存储器存取。

Description

控制存储器存取分配的方法

技术领域

本发明涉及一种用于控制分配组件的多个有源单元、尤其是至少一个中央处理单元和至少一个输入/输出单元所请求的存储器存取的方法。

背景技术

在当今的通信系统中为了控制目的采用控制器组件，按图1中所示的已知诺埃曼(Neumann)体系结构这些控制器组件的体系结构具有存在于组件上的单元共同存取的中央总线。

图1中示范性地表示了一种中央总线BUS，在此中央总线上连接了中央处理单元CPU、多个可能的有源输入/输出单元AE1、AE2中的两个和多个可能的无源输入/输出单元PE1、PE2中的两个。此外存储单元SP是直接和同时经预置的控制单元ST与总线连接的。这样的有源输入/输出单元，例如像ATM协议模块拥有有效地向共同存储器发送和/或从共同存储器接收控制信号，地址和/或数据的自己的控制。相反地在无源输入/输出单元和共同存储器之间，经中央处理单元来控制控制信号的、地址的和/或数据的交换。这样的无源输入/输出单元例如可以是例如服务于操作终端的连接的一个串行V.24接口。

为了在组件的多个有源单元之间，也就是例如在中央处理单元CPU和输入/输出单元AE2之间控制存储器存取的分配，迄今应用图2中在流程图中表示的以下方法。

图2借助于垂直线表示有源单元CPU和AE2、控制单元ST、集成在控制单元中的分配功能ZF和共同存储器SP。应从上向下观察本方法的时间走向。

有源单元CPU示范性地借助于请求指令REQ1从分配功能请求存储器存取。分配功能给有源单元CPU分配对存储器的存储器存取ZG1。现在有源单元CPU可以向存储器发送指令序列。有源单元AE2现在借助于请求指令REQ2从分配功能请求存储器存取。控制单元ST在几乎相同的时间停止向存储器的，由有源单元CPU在控制单元方向上发送的指令序列的最后指令PRECHARGE1。为了分配功能现在可以给有源单元AE2分配存储器存取，分配功能借助于锁定信号(Holdsignal)设置有源单元CPU在存储器存取方面为无功效的。在有源单元CPU可以向分配功能发送确认信号ACK之前，由以前停止的指令序列请求的，在指令序列到达之后才能由存储器延迟发送的数据D1必须是到达有源单元CPU处的。在接收确认信号ACK之后分配功能可以给有源单元AE2分配对存储器SP的存储器存取ZG2。有源单元AE2现在停止发向存储器的指令序列，有源单元AE2随即在延迟时间之后收到所请求的数据D2。

只要在变换存储器存取的分配时产生至少一个节拍的时间损失，此方式是不利的。在实例中在确认信号ACK之后直到将对存储器的存储器存取ZG2分配到有源单元AE2上时为止，不利用至少一个节拍。在控制器组件上中央处理单元和有源输入/输出单元始终存取共同的存储器，以至于在变换存储器存取的分配时，所述的时间损失决定性地影响控制器组件的功能。

此外在经常变换存储器存取的分配时不能充分利用存储器的根本上存在的管道状的结构，即可以时间上重叠地实施相继的指令循环。首先通过图3显示此缺点。

图3中表示了控制单元ST的管道式处理。对于存储器存取是现行分配给有源单元CPU的情况，有源单元CPU在存储器存取循环之内停止发向存储器的指令序列B1。对存储器存取循环的每个节拍实施指令序列的一个指令。图3展示例如具有6个指令11至16的一种这样的指令序列。由控制单元以在指令实施之后的至少一个节拍的延迟，接收用21至26所标志数据序列D1的，与指令对应的日期。此外表示了，在有源单元CPU的确认信号ACK之后才可以进行发向有源单元AE2的存储器存取的分配。与此相应地，在分配存储器存取之后的一个节拍才可以实施有源单元AE2的指令序列31至36。像对于具有数据21至26的数据序列D1那样的相应的情况适用于具有数据41至46的数据序列D2。

如图3中所示的那样，因此不能充分利用服务于快速指令实施的控制单元的管道状结构。再加上，如以上已提及的那样，在每次变换存储器存取的分配时总是产生时间损失，因为必须结束第一有源单元例如CPU的存储器存取循环，然后必须给第二有源单元例如AE2分配存储器存取，并且然后第二有源单元才可以起动存储器存取循环。

基于所述的缺点决定性地影响了这种控制器组件的效率。

在欧洲专利申请EP 0 321 628 A1的图1中展示了一种类似的体系结构。在此体系结构上，＂存储用户装置＂1和2具有引向＂存储控制器＂单元的共同的控制、地址和数据总线导线。为了使发向存储器的指令的管道式处理成为可能，在各自的＂用户装置＂和＂存储控制器＂单元之间附加地存在着专门的分开的控制、地址和数据导线。这种体系结构中的缺点可见于，在执行发向存储器的指令序列时，必须保持考虑在共同的控制，地址和数据总线导线上的无中断地址或数据电流，以至于指令序列处理中的优化是受到限制的。

发明内容

所以本发明的任务在于，如下地改进用于控制存储器存取分配的一种方法，使得实现在上述关联中所说明组件的效率的另外的提高。

根据本发明的一种用于控制分配组件的多个有源单元所请求的存储器存取的方法，其中，借助于分配功能，在至少一个控制单元之内，此控制单元在经各自一个总线接口与一个和所述控制单元连接的有源单元和经总线接口与至少一个和所述控制单元连接的一个存储器之间控制通信和数据交换，从给其现行分配了存储器存取的有源单元收回所述存储器存取，并且最迟同时将所述存储器存取分配给请求存储器存取的一个另外的有源单元，同时由与存储器连接的控制单元向存储器发送现行存储器存取循环的最后指令，并且同时每个有源单元从控制单元获得涉及现行存储器存取循环的发给存储器的最后指令的一个消息，并且通过在存储器存取循环开始时已向其分配了存储器存取的有源单元获得用于从存储器接收数据的一个独有消息的方式来结束存储器存取循环。

基于本发明的原理在于，至少如此程度地提前这个时刻，在此时刻中集成到中央控制单元中的分配功能，从现行分配了存储器存取的有源单元收回这样的存储器存取和分配给请求存储器存取的一个另外的有源单元，使得由与存储器连接的控制单元已经停止了现行存储器存取循环的发向存储器的最后指令。并且每个有源单元已获得涉及现行存储器存取循环的发向存储器的最后指令的消息。按本发明的方法却以这种方式以组件上的单元布置为前提，使得在经每次一个总线接口与控制单元连接的这样有源单元和与控制单元连接的存储器之间，至少一个中央控制单元控制通信和数据交换。这样的有源单元尤其是至少一个中央处理单元和至少一个输入/输出单元。

基于最迟在发向存储器的最后指令的时刻已经启动变换存储器存取的分配的情况，实现存储器存取顺畅而无时间损失地从一个有源单元过渡到一个另外的有源单元上。

本发明还包括基于上述方法的其它发展。

按本发明的一个有利的进一步发展，在涉及现行存储器存取循环的发向存储器的最后指令的消息到达有源单元处之后的时刻，允许从其收回现行分配的存储器存取的有源单元，发送相应的消息到控制单元上。因此实现，不是控制单元单独地对存储器存取的分配作决定，而是附加的信息可以从有源单元流入控制单元的决定中。

按本发明的一个其它的发展，在控制单元中存储有源单元对存储器存取分配的所有请求，并且请求的有源单元相继获得存储器存取的随后的分配。

按本发明的一个进一步发展也可以按请求的优先权来实施存储器存取向请求的有源单元的分配。

通过存储有源单元的所有请求和存储器存取的分配顺序，以存储器存取的管道式处理，即时间上重叠地实施相继的存储器存取循环来支持控制单元。

本发明的下一个进一步发展考虑如此来结束存储器存取循环，在存储器存取循环开始时已给其分配了存储器存取的有源单元，获得用于从存储器接收数据的独有消息。因此有利于这种情况，当控制单元已向存储器发送最后的指令时，则在所请求的数据可供已给其最后分配了存储器存取的有源单元支配之前，分配功能已经可以给一个另外的有源单元分配存储器存取。所以在数据可供支配的时刻，有源单元获得用于从存储器接收数据的独有消息。另言之独有地向请求数据的有源单元发送这样的消息。因此数据到达事前已请求数据的有源单元上，尽管有可能已从此有源单元收回了存储器存取。

附图说明

以下根据图详述本发明的实施例。

在图中展示的：

图1、图2和图3为开始时所述的现有技术，

图4为布置在组件上的单元的体系结构，

图5为用于分配存储器存取的流程图，

图6为控制单元的管道式处理。

具体实施方式

图4展示了在其上示范性地布置了中央控制单元ST的这种组件的体系结构。中央处理单元CPU、存储器SP、有源输入/输出单元例如AE1和AE2以及无源输入/输出单元例如PE1和PE2是经分开的总线连接到中央控制单元上的。单元CPU、SP、AE1、AE2、PE1、PE2的功能性相当于图1的开始时所提及单元的功能性。

另可选择地可以设想的是，在这样的组件上单元CPU、SP、AE1、AE2、PE1、PE2是连接到各一个自己的控制单元上的。分配给单元的这些控制单元相互间是连接的。这些控制单元相互间达成关于给哪个有源单元已分配了存储器存取的协议。在此将分配功能的功能性分布到各自的控制单元上。然后通过控制消息的交换实现协调。

图5的流程图的表示方式主要相当于图2的表示方式。有源单元CPU用请求指令REQ1从分配功能ZF请求存储器存取的分配。分配功能随即给有源单元CPU分配存储器存取ZG1。现在有源单元例如AE2借助于请求指令REQ2同样地从分配功能请求存储器存取的分配。在控制单元ST停止发向存储器的最后指令PRECHARGE 1的时刻，控制单元向有源单元CPU和AE2发送相应的消息INFO1或INFO2。对于允许中断有源单元CPU的情况，此有源单元将获得的消息，与作为传送完毕消息EOT的其它信息相结合地转送到分配功能上。随后有源单元AE2无延迟地获得对存储器SP的存储器存取ZG2，尽管有源单元AE1还未曾获得与存储器存取ZG1对应的数据D1。在数据D1可供支配的时刻，控制单元经图中未表示的独有控制线路发送准备就绪信号READY1到有源单元CPU上。存储器时间相同地发送数据D1到有源单元CPU上。如果在此之后数据D2可供支配的话，控制单元经未表示的独有控制线路发送准备就绪信号READY2到有源单元AE2上。然后存储器时间相同地传送数据D2到有源单元AE2上。以此方式保证数据D1和D2到达正确的被访地址上。

在控制单元中存储由有源单元CPU和AE2发送到分配功能上的请求指令REQ1、REQ2，并且这些请求指令相继安排分配功能相应地按请求指令REQ1、REQ2的优先权，实施向有源单元CPU和AE2的存储器存取的分配。

在对存储器的写入存取之前，以上述方式首先从存储器中读出要处理的数据。然后由有源单元例如CPU处理数据，并且最终返回写入存储器中。因此在写入存储器存取循环开始时数据可供支配。

图6中所选择的表示方式在很大程度上相当于图3的方式。在这里也画入了控制单元ST的管道式处理。与图3不同，在图6中在停止最后的指令16(PRECHARGE1)之后的后继的节拍中，有源单元AE2的存储器存取循环立即开始。通过在由控制单元在其中实施第一指令31的相同节拍中，向有源单元CPU发送数据序列D1的最后日期26的办法表明了这一点。因此可以顺畅而无时间损失地彼此排列地实施指令序列B1和B2。

Claims (4)

1.一种用于控制分配组件的多个有源单元所请求的存储器存取的方法，其中，借助于分配功能(ZF)，在至少一个控制单元(ST)之内，比控制单元在经各自一个总线接口与一个和所述控制单元连接的有源单元和经总线接口与至少一个和所述控制单元连接的一个存储器(SP)之间控制通信和数据交换，从给其现行分配了存储器存取的有源单元收回所述存储器存取(ZG1，ZG2)，并且最迟同时将所述存储器存取分配给请求存储器存取的一个另外的有源单元，同时由与存储器连接的控制单元向存储器发送现行存储器存取循环的最后指令(PRECHARGE1)，并且同时每个有源单元从控制单元获得涉及现行存储器存取循环的发给存储器的最后指令的一个消息(INFO1，INFO2)，并且通过在存储器存取循环开始时已向其分配了存储器存取的有源单元获得用于从存储器接收数据的一个独有消息(READY1，READY2)的方式来结束存储器存取循环。

2.按权利要求1所述的方法，其特征在于，在涉及现行存储器存取循环的发向存储器的最后指令的一个消息到达有源单元处之后的时刻，允许从其收回现行分配的存储器存取的有源单元发送一个相应的消息(EOT)到控制单元上。

3.按权利要求1或2所述的方法，其特征在于，在控制单元中存储有源单元对存储器存取分配的所有请求(REQ1，REQ2)，并且请求的有源单元相继获得存储器存取的分配。

4.按权利要求3所述的方法，其特征在于，按请求的优先权实施向请求的有源单元分配存储器存取。

Images