CN115579434B - 半导体光电子器件的外延片及其制作方法和应用 - Google Patents

半导体光电子器件的外延片及其制作方法和应用 Download PDF

Info

Publication number
CN115579434B
CN115579434B CN202211575860.9A CN202211575860A CN115579434B CN 115579434 B CN115579434 B CN 115579434B CN 202211575860 A CN202211575860 A CN 202211575860A CN 115579434 B CN115579434 B CN 115579434B
Authority
CN
China
Prior art keywords
growth
layer
nucleation
aln
sublayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211575860.9A
Other languages
English (en)
Other versions
CN115579434A (zh
Inventor
陶章峰
薛聪
王庶民
董建荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aitman Suzhou Semiconductor Technology Co ltd
Original Assignee
Aitman Suzhou Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aitman Suzhou Semiconductor Technology Co ltd filed Critical Aitman Suzhou Semiconductor Technology Co ltd
Priority to CN202211575860.9A priority Critical patent/CN115579434B/zh
Publication of CN115579434A publication Critical patent/CN115579434A/zh
Application granted granted Critical
Publication of CN115579434B publication Critical patent/CN115579434B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明公开了一种半导体光电子器件的外延片及其制作方法和应用。所述制作方法包括:在衬底上进行AlN材料的三维生长,以形成间隔分布的多个第一柱状结构,从而形成第一成核子层;改变AlN材料的生长条件,使AlN材料由三维生长向二维生长过渡,以在第一成核子层上形成间隔分布的多个第二柱状结构,从而形成第二成核子层;再次改变AlN材料的生长条件,在第二成核子层上进行AlN材料的二维生长,以使AlN材料在多个第二柱状结构的顶部沿选定方向连续生长并逐渐合并,从而形成第三成核子层,最终获得AlN成核层;之后在AlN成核层生长其它功能层。本发明能够有效降低外延片中的线位错缺陷密度,改善衬底与AlN模板层之间的应力。

Description

半导体光电子器件的外延片及其制作方法和应用
技术领域
本发明特别涉及一种半导体光电子器件的外延片及其制作方法和应用,属于半导体光电子器件技术领域。
背景技术
紫外LED光源在高效节能,体积小,安全耐用,无汞环保,低工作电压低功耗等优点,目前被广泛应用于荧光激发,水净化,光治疗,植物生长照明,紫外固化等领域。
现有的紫外LED外延片通常包括衬底和在衬底上的AlN成核层、AlN模板层、n型AlGaN层、MQW发光层和p型层,0≤x≤0.1。LED通电后,载流子(包括n型AlGaN层的电子和p型层的空穴)会向发光层迁移,并在发光层中复合发光。
针对现有的紫外LED外延片,本案发明人发现其至少存在以下问题:首先,常规AlN模板层与蓝宝石衬底(Al2O3)之间因晶格失配和热失配的存在,导致外延片中具有较高的线位错和堆垛位错的密度以及较大的应力;其次,在MOCVD中化学气相反应中,Al和NH3存在较大的预反应,降低了AlN成核层的晶体质量和生长效率;最后,相较于Ga原子,Al原子的表面黏附系数高,表面迁移率低,更倾向于以三维岛状模式生长,很难形成二维生长模式,会沿着三维岛状界面形成线位错向上延伸,进而降低材料的质量。
发明内容
本发明的主要目的在于提供一种半导体光电子器件的外延片及其制作方法和应用,从而克服现有技术中的不足。
为实现前述发明目的,本发明采用的技术方案包括:
本发明一方面提供了一种半导体光电子器件的外延片的制作方法,包括制作AlN成核层的步骤:
在第一生长条件下,于衬底表面进行AlN材料的三维生长,以形成沿选定方向间隔分布的多个第一柱状结构,从而形成第一成核子层,所述第一柱状结构具有第一高径比,相邻第一柱状结构之间具有第一间隙,所述选定方向为与衬底表面平行的方向;
将第一生长条件改变为第二生长条件,使AlN材料由三维生长向二维生长过渡,以在第一成核子层上形成沿选定方向间隔分布的多个第二柱状结构,每一第二柱状结构形成在一第一柱状结构顶部,从而形成第二成核子层,所述第二柱状结构具有第二高径比,相邻第二柱状结构之间具有第二间隙,并且所述第二高径比小于第一高径比,所述第二间隙小于第一间隙;
将第二生长条件改变为第三生长条件,在第二成核子层上进行AlN材料的二维生长,以使AlN材料在多个第二柱状结构的顶部沿选定方向连续生长并逐渐合并,从而形成第三成核子层,且使所述第三成核子层、衬底与所述第一间隙、第二间隙围合形成纳米空洞结构;
以及,在AlN成核层上依次生长AlN模板层、第一半导体层、发光层和第二半导体层的步骤。
本发明另一方面还提供了一种半导体光电子器件的外延片,所述外延片是由所述的制作方法制得。
本发明另一方面还提供了一种半导体光电子器件,包括外延片以及与外延片配合的电极,所述外延片采用所述的半导体光电子器件的外延片。
与现有技术相比,本发明的优点包括:
1)本发明提供的一种半导体光电子器件的外延片的制作方法,通过改变AlN成核层的生长模式,一方面,抑制了AlN成核层过长时间的三维岛状生长,促进了AlN层由3D岛状生长快速向2D台阶流生长的转变,有效抑制了高密度晶面和位错等缺陷的产生,减少位错向量子阱有源区方向延伸;
2)本发明提供的一种半导体光电子器件的外延片的制作方法,能够降低外延片中的线位错缺陷密度和改善衬底与AlN模板层之间的应力。
附图说明
图1是本发明实施例1中提供的一种半导体光电子器件的外延片的结构示意图;
图2a是本发明实施例1中提供的一种半导体光电子器件的外延片中成核层的结构示意图;
图2b是本发明实施例1中提供的一种半导体光电子器件的外延片中成核层的结构示意图;
图3是本发明实施例1中提供的一种半导体光电子器件的外延片中部分结构的结构示意图;
图4是本发明实施例2中提供的一种半导体光电子器件的外延片的制作流程图;
图5是本发明实施例2中提供的一种半导体光电子器件的外延片的制作流程图。
具体实施方式
鉴于现有技术中的不足,本案发明人经长期研究和大量实践,得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明一方面提供了一种半导体光电子器件的外延片的制作方法,包括制作AlN成核层的步骤:
在第一生长条件下,于衬底表面进行AlN材料的三维生长,以形成沿选定方向间隔分布的多个第一柱状结构,从而形成第一成核子层,所述第一柱状结构具有第一高径比,相邻第一柱状结构之间具有第一间隙,所述选定方向为与衬底表面平行的方向;
将第一生长条件改变为第二生长条件,使AlN材料由三维生长向二维生长过渡,以在第一成核子层上形成沿选定方向间隔分布的多个第二柱状结构,每一第二柱状结构形成在一第一柱状结构顶部,从而形成第二成核子层,所述第二柱状结构具有第二高径比,相邻第二柱状结构之间具有第二间隙,并且所述第二高径比小于第一高径比,所述第二间隙小于第一间隙;
将第二生长条件改变为第三生长条件,在第二成核子层上进行AlN材料的二维生长,以使AlN材料在多个第二柱状结构的顶部沿选定方向连续生长并逐渐合并,从而形成第三成核子层,且使所述第三成核子层、衬底与所述第一间隙、第二间隙围合形成纳米空洞结构;
以及,在AlN成核层上依次生长AlN模板层、第一半导体层、发光层和第二半导体层的步骤。
进一步的,所述第一生长条件包括第一生长温度、第一生长压力和第一V/III比,所述第二生长条件包括第二生长温度、第二生长压力和第二V/III比,所述第三生长条件包括第三生长温度、第三生长压力和第三V/III比,其中第一生长温度<第二生长温度<第三生长温度,第一生长压力>第二生长压力>第三生长压力,第一V/III比>第二V/III比>第三V/III比。
进一步的,所述第一生长温度为500-1000℃,第一生长压力为500-600torr,第一V/III比为1500-2000;所述第二生长温度为1000-1200℃,第二生长压力为300-400torr,第二V/III比为500-1000;所述第三生长温度为1300-1400℃,第三生长压力为200-300torr,第三V/III比为100-200。
进一步的,所述的制作方法具体包括:在生长所述第一成核子层、第二成核子层的过程中,均使生长温度逐渐升高;而在生长所述第三成核子层的过程中,使生长温度保持恒定。
进一步的,所述的制作方法具体包括:在生长所述第一成核子层的过程中,使生长温度以50-80℃/min的升温速度由500℃逐渐升高至1000℃;在生长所述第二成核子层的过程中,使生长温度以80-100℃/min的升温速度由1000℃逐渐升高至1200℃。
进一步的,所述的制作方法具体包括:在生长所述第一成核子层、第二成核子层、第三成核子层的过程中,向生长室内连续通入铝源而周期性地间断通入氮源,从而生长形成AlN材料;
其中,在生长第一成核子层时,每一周期内的氮源的间断时间为2s,通入时间为3s,周期次数为10-15次;
在生长第二成核子层时,每一周期内的氮源的间断时间为3s,通入时间为2s,周期次数为5-10次;
在生长第三成核子层时,每一周期内的氮源的间断时间为3s,通入时间为2s,周期次数为150-200次。
进一步的,所述第一高径比为5:1,第二高径比为2:1。
进一步的,所述第一间隙的宽度为50-100nm,第二间隙的宽度为30-50nm。
进一步的,所述第一成核子层的厚度为15-25nm,所述第二成核子层的厚度为10-20nm,所述第三成核子层的厚度为70-80nm。
本发明另一方面还提供了一种半导体光电子器件的外延片,所述外延片是由所述的制作方法制得。
本发明另一方面还提供了一种半导体光电子器件,包括外延片以及与外延片配合的电极,所述外延片采用所述的半导体光电子器件的外延片。
如下将结合附图以及具体实施案例对该技术方案、其实施过程及原理等作进一步的解释说明,除非特别说明的之外,本发明实施例中所采用的PVD、CVD、MOCVD等工艺/设备等均是本领域技术人员已知的,在此不对所使用的设备的结构等进行赘述。
实施例1
请参阅图1,一种半导体光电子器件的外延片包括衬底10以及依次层叠设置在衬底10上的AlN成核层20、AlN模板层30、第一半导体层40、发光层50和第二半导体层60。
具体的,所述衬底10可以为图形化的蓝宝石衬底,蓝宝石衬底为一种常用衬底,蓝宝石衬底的制备技术成熟,成本低;当然,所述衬底也可以为Si衬底和SiC衬底等。
具体的,请一并参阅图2a和图2b,所述AlN成核层20包括依次层叠设置在衬底10表面上的第一成核子层(也可以称之为AlN成核第一子层,下同)21、第二成核子层(也可以称之为AlN成核第二子层,下同)22和第三成核子层(也可以称之为AlN成核第三子层,下同)23,
其中,所述第一成核子层21包括多个沿选定方向间隔分布的第一柱状结构(也可以称之为第一AlN晶柱)210,所述第一柱状结构210的高径比为5:1,相邻第一柱状结构210之间的第一间隙211的宽度为50-100nm,所述选定方向为与衬底表面平行的方向;
所述第二成核子层22包括多个沿选定方向间隔分布的第二柱状结构(也可以称之为第二AlN晶柱)220,每一所述第二柱状结构220对应设置在一第一柱状结构210的顶部,所述第二柱状结构220的高径比为2:1,相邻第二柱状结构220之间的第二间隙221的宽度为30-50nm;所述第三成核子层23沿选定方向连续覆设在多个第二柱状结构220的顶部,其中,每一所述第二间隙221与第一间隙211相互连通,并共同形成纳米空洞结构。
需要说明的是,图2b中示出的AlN成核层20的结构仅仅是用于示意说明,其中的第三成核子层23并非是平整的,这是由于第三成核子层对应于第二间隙211的区域会向下凹陷。
具体的,所述AlN成核层20中的第一成核子层21的厚度为15-25nm,例如,第一成核子层21的厚度可以为20nm;若第一成核子层21的厚度过薄,则无法实现深而窄的AlN晶柱,若第一成核子层21厚度过厚,则在生长时不容易控制AlN晶柱的大小和密度。
具体的,所述AlN成核层20中的第二成核子层22的厚度为10-20nm,例如,第二成核子层22的厚度可以为15nm;若第二成核子层22厚度过薄,则无法实现增大Al原子的扩散长度,提高Al原子表面迁移率,使柱状AlN结构尽快的由三维生长向二维生长过渡的目的;若第二成核子层22厚度过厚,则会影响后续第三成核子层的合并过程。
具体的,所述AlN成核层20中的第三成核子层23的厚度为70-80nm;例如,第二成核子层22的厚度可以为75nm;若第三成核子层23厚度过薄,则无法实现AlN晶柱之间的合并过程,若第三成核子层23厚度过厚,则会影响生长周期,浪费MO源并增加时间成本。
具体的,所述AlN模板层30的厚度为2000-3000nm;通过生长AlN模板层30,可以继续填平图形化蓝宝石衬底(图形化衬底是具有一定底宽和高度以及坡度的,需要进行二维生长的AlN模板层填平)以及AlN成核层20,利于后续结构的生长,示例性的,所述AlN模板层30的厚度可以为2500nm。
具体的,所述第一半导体层40为n型半导体层,具体的,所述第一半导体层40可以包括层叠设置的第一n型半导体层41和第二n型半导体层42。
具体的,所述n型半导体层可以是n型AlGaN层,具体的,所述第一n型半导体层41可以是n型AlxGa1-xN层,所述第二n型半导体层42可以是n型AlyGa1-yN层,(1>x>y>0),相应的,所述第一n型半导体层41也可以称之为n型AlGaN第一子层,下同,所述第二n型半导体层42也可以称之为n型AlGaN第二子层,下同。
具体的,所述n型AlxGa1-xN层的厚度为500-1000nm,示例性的,所述n型AlxGa1-xN层的厚度为800nm;所述n型AlyGa1-yN层的厚度可以为1500-2500nm,示例性的,n型AlyGa1-yN层的厚度为2000nm。
具体的,所述n型AlxGa1-xN层和 n型AlyGa1-yN层的Si的掺杂浓度可以为10 18 -1019 cm -3;示例性的,所述n型AlxGa1-xN层和 n型AlyGa1-yN层的Si掺杂浓度分别为5*10 18 cm-3和8*10 18 cm -3
具体的,所述n型AlxGa1-xN层的Al组分含量为50%~70%,示例性的,所述n型AlxGa1-xN层的Al组分含量为60%;所述n型AlyGa1-yN层的Al组分含量为40%~60%,示例性的,所述n型AlyGa1-yN层的Al组分含量为50%。
具体的,请一并参阅图3,所述发光层50可以包括阱、垒相互交替层叠的4-6个周期的AlaGa1-aN阱层51和AlbGa1-bN垒层52,0.3≤a≤0.5,0.5≤b≤0.8;其中,AlaGa1-aN阱层51的厚度可以为2-4nm,AlbGa1-bN垒层52的厚度可以为10-15nm,示例性的,所述AlaGa1-aN阱层51的厚度为3nm,AlbGa1-bN层52的厚度为13nm。
需要说明的是,图3中所示出的AlaGa1-aN阱层51和AlbGa1-bN垒层52的层数仅为示意,并不用以限制其各自的层数。
具体的,所述第二半导体层60为p型半导体层,具体的,所述第二半导体层60可以包括依次层叠的p型AlGaN电子阻挡层61、p型AlGaN空穴提供层62和p型AlGaN欧姆接触层63。
具体的,所述p型AlGaN电子阻挡层61的厚度可以为50nm-100nm,p型AlGaN电子阻挡层61的Al组分含量由生长方向(沿器件的纵向方向远离发光层50的方向)从80%渐变至30%,本实施例中,P型AlGaN电子阻挡层61的平均Al组分含量为65%。
具体的,所述p型AlGaN空穴提供层62的厚度可以为200nm-300nm,Al组分含量为20%~40%,示例性的,所述p型AlGaN空穴提供层62的Al组分含量为30%,p型AlGaN空穴提供层62中Mg的掺杂浓度可以为1019 -1020 cm-3 ,本实施例中,p型AlGaN空穴提供层62中Mg的掺杂浓度为5*1019 cm-3
具体的,所述p型AlGaN欧姆接触层63的厚度可以为20nm-50nm,Al组分含量为10%~20%,示例性的,所述p型AlGaN欧姆接触层63的Al组分含量为15%,具体的,所述p型AlGaN欧姆接触层63中Mg的掺杂浓度可以为3*1020 -8*1020 cm-3,示例性的,所述p型AlGaN欧姆接触层63中Mg的掺杂浓度为5*1020 cm-3
具体的,所述半导体光电子器件可以是紫外发光二极管等。
实施例2
请参阅图4和图5,一种紫外发光二极管的外延片的制作方法,可以包括如下步骤:
S21:提供衬底10。
具体的,该衬底可以是蓝宝石衬底,蓝宝石衬底是一种常见的衬底,技术成熟,成本低,本实施例选用图形化蓝宝石衬底。
具体的,在步骤S21中,将蓝宝石衬底放置在PVD反应腔内,将PVD设备的反应腔内温度调整至400-700℃,调整溅射功率为3000-5000W,调整压力为1-10torr,在蓝宝石衬底上生长厚底为15-35nm的AlN缓冲层称为AlN衬底;将生长的AlN衬底传入MOCVD设备的反应腔内,然后在氢气气氛中退火处理10分钟,清洁衬底表面,以去除衬底上的水气及表面附着物(脱氧过程),退火温度在1000℃与1100℃之间,压力在200torr-500torr之间,然后进行预铺Al处理10-20S,从而形成AlN缓冲层;需要说明的是,在其他实施例中,蓝宝石衬底也可以替换为Si衬底或SiC衬底。
S22:在预铺Al处理后的衬底10上进行AlN成核层20的生长。
在本实施例中,所述AlN成核层20层叠设置在AlN缓冲层上。
本实施例中,所述AlN成核层20包括第一成核子层21和第二成核子层22以及第三成核子层23,所述第一成核子层、第二成核子层、第三成核子层为逐层向上层叠设置,每个所述第一成核子层为低温AlN层(LT-AlN),每个所述第二成核子层为中温AlN层(MT-AlN),每个所述第三成核子层为高温AlN层(HT-AlN)。
在本实施例中,所述生长AlN成核层的第一成核子层和第二成核子层以及第三成核子层的生长温度不一样,所述AlN成核层的第一成核子层(LT-AlN)的生长温度较低且其生长温度在生长过程中由500℃渐变升高(升温速度为50-80℃/min)至1000℃;所述AlN成核层的第二成核子层(MT-AlN)生长温度较高且其生长温度在生长过程中由1000℃渐变升高(升温速度为80-100℃/min)至1200℃;所述AlN成核层的第三成核子层(HT-AlN)生长温度最高且其生长温度保持在1300℃-1400℃。
在本实施例中, AlN成核层20中的第一成核子层21的生长温度是从衬底10一侧向第二成核子层22一侧逐渐升高的,将温度设置成逐渐升高的形式,这样可以使AlN晶核尽快的长成深度较深,宽度较窄的AlN柱状结构;AlN成核层20中的第二成核子层22的生长温度是从第一成核子层21一侧向第三成核子层23一侧逐渐升高的,将温度设置成逐渐升高的形式,这样可以增大Al原子的扩散长度,提高Al原子表面迁移率,使柱状AlN结构尽快的由三维生长向二维生长过渡。
在本实施例中,所述生长AlN成核层的第一成核子层和第二成核子层以及第三成核子层均采用氮源脉冲生长方法,即:TMAl源一直保持通入,氮源采用间断通入的方法,所述氮源可以是NH3等;具体的,在生长第一成核子层时的NH3不通入(即间断,下同)/通入时间分别为2S/3S,反复循环10-15次;生长第二成核子层的NH3不通入/通入时间分别为3S/2S,反复循环5-10次;生长第三成核子层的NH3不通入/通入时间分别为3S/2S,反复循环150-200次。
在本实施例中,AlN成核层20中的第一成核子层21、第二成核子层22、第三成核子层23中的氮源均采用脉冲流方式提供,氮源设置脉冲流的形式,有利于Al原子在衬底表面的吸附,减少Al原子的预反应,减少反应副产物的产生。
在本实施例中,所述生长AlN成核层的第一成核子层和第二成核子层以及第三成核子层生长压力不一样,所述AlN成核层的第一成核子层(LT-AlN)生长压力最高,其生长压力为500-600torr;所述AlN成核层的第二成核子层(MT-AlN)生长压力为300-400torr;所述AlN成核层的第三成核子层(HT-AlN)生长压力为200-300torr。
在本实施例中,生长AlN成核层的第一成核子层和第二成核子层以及第三成核子层的生长原料的V/III比例(NH3/Al)不一样,生长所述AlN成核层的第一成核子层(LT-AlN)的V/III比最高,其V/III比为1500-2000;生长所述AlN成核层的第二成核子层(MT-AlN)的V/III比为500-1000;生长所述AlN成核层的第三成核子层(HT-AlN)的V/III比为100-200。
在本实施例中,AlN成核层20中的第一成核子层21、第二成核子层22、第三成核子层23中的V/III比和生长压力是从衬底10一侧向AlN模板层30一侧逐层降低的,这样设置逐层降低的形式,有利于AlN晶核成核初期形成深而窄的柱状结构,AlN成核中期有利于AlN柱状结构快速的从三维生长向二维生长过渡,进而在AlN成核中后期开始AlN柱状结构的提前合并。
在本实施例中,所述生长AlN成核层的第一成核子层和第二成核子层以及第三成核子层生长厚度不一样,所述AlN成核层的第一成核子层(LT-AlN)的厚度为15-25nm;所述AlN成核层的第二成核子层(MT-AlN)的厚度为10-20nm;所述AlN成核层的第三成核子层(HT-AlN)的厚度为70-80nm。
本发明中的AlN成核层的第一成核子层采用低温、高V/III比、高压的生长条件生长形成,在此生长条件下,AlN材料的纵向生长速率大于横向生长速率,这有利于AlN晶种纵向(3D)长大成核,从而形成深度较深、宽度较窄、具有较高深度和宽度比的柱状结构,并创建倾向于(0001)面的侧面,同时,三维(3D)生长有利于释放AlN晶核与蓝宝石衬底之间的张应力。
本发明中的AlN成核层的第二成核子层的生长温度、生长压力以及生长原料中的V/III比介于第一成核子层和第三成核子层的生长条件之间,在此条件下,AlN晶柱的纵向(3D)生长的速率降低,但第二成核子层的纵向生长速率仍大于横向生长速率,可以将AlN晶核的密度和大小控制在一定范围内,AlN材料由三维生长向二维生长过渡;同时,三维(3D)岛状结构的侧向面横向拓展,在镜像力的驱动下(侧面具有最低的表面自由能),位错倾向于向三维岛状结构的侧面倾斜,并通过合并和形成半环相互作用,此外,也为之后的AlN快速合并做准备。
本发明中的AlN成核层的第三成核子层采用高温、低V/III比、低压的生长条件获得,在此生长条件下促进了Al原子的横向(2D)迁移,利于AlN材料的横向(2D)生长并快速合并以增大位错弯曲角,增加位错相互湮灭的可能性。同时,由于在成核层的第二成核子层和第三成核子层中间自组织了高密度的纳米空洞,一方面,纳米孔洞处促进了位错在孔洞处终止并在宏观台阶处弯曲,进而有利于线位错密度的降低,另一方面,通过减小成核层的第二成核子层和第三成核子层之间的接触面积,有效地破坏了成核层的第二成核子层和第三成核子层之间的相干性提前释放因晶格失配带来的张应变,消除了后续外延层裂纹的形成;此外,AlN成核层的第三成核子层的生长条件利于Al原子的扩散长度增大且大于台阶束流宽度,将有利于获得平滑的台阶流表面形貌。
S23:在AlN成核层20上生长AlN模板层30。
在本实施例中,所述AlN模板层30 的厚度可以为2000-3000nm,示例性的,所述AlN模板层30的厚度为2500nm。
在本实施例中,所述AlN模板层30的生长温度可以为1200℃-1300℃,生长压力为100-200torr,示例性的,所述AlN模板层30的生长温度为1250℃,生长压力为150torr。生长时间可以为30-60分钟。
S24:在AlN模板层30上生长第一半导体层40。
在本实施例中,所述第一半导体层40为n型半导体层,具体的,所述第一半导体层40可以包括层叠设置的第一n型半导体层41和第二n型半导体层42。
在本实施例中,所述n型半导体层可以是n型AlGaN层,具体的,所述第一n型半导体层41可以是n型AlxGa1-xN层,所述第二n型半导体层42可以是n型AlyGa1-yN层,(1>x>y>0),相应的,所述第一n型半导体层41也可以称之为n型AlGaN第一子层,下同,所述第二n型半导体层42也可以称之为n型AlGaN第二子层,下同。
在本实施例中,所述n型AlxGa1-xN层的厚度为500-1000nm,示例性的,所述n型AlxGa1-xN层的厚度为800nm;所述n型AlyGa1-yN层的厚度可以为1500-2500nm,示例性的,n型AlyGa1-yN层的厚度为2000nm。
在本实施例中,所述n型AlxGa1-xN层和 n型AlyGa1-yN层的Si的掺杂浓度可以为1018-10 19 cm-3;示例性的,所述n型AlxGa1-xN层和 n型AlyGa1-yN层的Si掺杂浓度分别为5*1018和8*1018 cm -3。需要说明的是,n型AlxGa1-xN层和 n型AlyGa1-yN层还可以采用其他掺杂,例如Ge。
在本实施例中,所述n型AlxGa1-xN层的Al组分含量为50%~70%,示例性的,所述n型AlxGa1-xN层的Al组分含量为60%;所述n型AlyGa1-yN层的Al组分含量为40%~60%,示例性的,所述n型AlyGa1-yN层的Al组分含量为50%。
S25:在第一半导体层40上生长MQW发光层50。
在本实施例中,所述发光层50可以包括阱、垒相互交替层叠的4-6个周期的AlaGa1-aN阱层51和AlbGa1-bN垒层52,0.3≤a≤0.5,0.5≤b≤0.8;其中,AlaGa1-aN阱层51的厚度可以为2-4nm,AlbGa1-bN垒层52的厚度可以为10-15nm,示例性的,所述AlaGa1-aN阱层51的厚度为3nm,AlbGa1-bN层52的厚度为13nm。
在本实施例中,所述AlaGa1-aN阱层51的生长温度可以为1100-1150℃,生长压力可以为100-200torr,所述AlbGa1-bN垒层52的生长温度可以为1150-1200℃,生长压力可以为100-200torr;示例性的,所述AlaGa1-aN阱层51的生长温度为1130℃,AlbGa1-bN垒层52的生长温度为1170℃,AlaGa1-aN阱层51和AlbGa1-bN垒层52的生长压力均为150torr。
S26:在MQW发光层50上生长第二半导体层60。
在本实施例中,所述第二半导体层60为p型半导体层,具体的,所述第二半导体层60可以包括依次层叠的p型AlGaN电子阻挡层61、p型AlGaN空穴提供层62和p型AlGaN欧姆接触层63。
在本实施例中,所述p型AlGaN电子阻挡层61的厚度可以为50nm-100nm,p型AlGaN电子阻挡层61的Al组分含量由生长方向(沿器件的纵向方向远离发光层50的方向)从80%渐变至30%,本实施例中,P型AlGaN电子阻挡层61的平均Al组分含量为65%。
在本实施例中,所述p型AlGaN空穴提供层62的厚度可以为200nm-300nm,Al组分含量为20%~40%,示例性的,所述p型AlGaN空穴提供层62的Al组分含量为30%,p型AlGaN空穴提供层62中Mg的掺杂浓度可以为10 19 -10 20 cm -3 ,本实施例中,p型AlGaN空穴提供层62中Mg的掺杂浓度为5*10 19 cm -3
在本实施例中,所述p型AlGaN欧姆接触层63的厚度可以为20nm-50nm,Al组分含量为10%~20%,示例性的,所述p型AlGaN欧姆接触层63的Al组分含量为15%,具体的,所述p型AlGaN欧姆接触层63中Mg的掺杂浓度可以为3*1020 -8*1020 cm-3,示例性的,所述p型AlGaN欧姆接触层63中Mg的掺杂浓度为5*1020 cm-3
在本实施例中,在完成第二半导体层60的生长后,可以在氮气气氛中进行退火处理,退火温度为750-800℃,退火处理时间为20-30分钟。
在完成步骤S26后可以对外延片进行后续加工,以完成LED芯片的制作。
在具体实现时,本发明实施例中MOCVD采用高纯H2作为载气,分别采用TEGa或TMGa、TMAl、TMIn和NH3分别作为Ga源、Al源、In源和N源,并可以分别采用SiH4和Cp2Mg作为n型和p型掺杂剂,还可以采用TeESi(四乙基硅)和Si2H6作为Si源,可以采用金属有机化学气相沉积设备或者其他设备完成外延片的生长。
本发明提供的一种半导体光电子器件的外延片的制作方法,通过改变AlN成核层的生长模式,一方面,抑制了AlN成核层过长时间的三维岛状生长,促进了AlN层由3D岛状生长快速向2D台阶流生长的转变,有效抑制了高密度晶面和位错等缺陷的产生,减少位错向量子阱有源区方向延伸;另一方面,通过在AlN成核层和AlN模板层之间形成空气孔隙(主要是基于前述的AlN成核层制作方法实现的,在此不做具体的解释),提前释放了衬底与AlN模板层之间较大的张应力,降低了后续外延层裂纹的形成,进而减少表面的划痕和凹坑,从而在形成所述AlN模板层后可以获得更加平滑的台阶流表面形貌。
本发明提供的一种半导体光电子器件的外延片的制作方法,能够降低外延片中的线位错缺陷密度和改善衬底与AlN模板层之间的应力。
应当理解,上述实施例仅为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种半导体光电子器件的外延片的制作方法,其特征在于包括,制作AlN成核层的步骤:
在第一生长条件下,于衬底表面进行AlN材料的三维生长,以形成沿选定方向间隔分布的多个第一柱状结构,从而形成第一成核子层,所述第一柱状结构具有第一高径比,相邻第一柱状结构之间具有第一间隙,所述选定方向为与衬底表面平行的方向;
将第一生长条件改变为第二生长条件,使AlN材料由三维生长向二维生长过渡,以在第一成核子层上形成沿选定方向间隔分布的多个第二柱状结构,每一第二柱状结构形成在一第一柱状结构顶部,从而形成第二成核子层,所述第二柱状结构具有第二高径比,相邻第二柱状结构之间具有第二间隙,并且所述第二高径比小于第一高径比,所述第二间隙小于第一间隙;
将第二生长条件改变为第三生长条件,在第二成核子层上进行AlN材料的二维生长,以使AlN材料在多个第二柱状结构的顶部沿选定方向连续生长并逐渐合并,从而形成第三成核子层,且使所述第三成核子层、衬底与所述第一间隙、第二间隙围合形成纳米空洞结构;
以及,在AlN成核层上依次生长AlN模板层、第一半导体层、发光层和第二半导体层的步骤。
2.根据权利要求1所述的制作方法,其特征在于:所述第一生长条件包括第一生长温度、第一生长压力和第一V/III比,所述第二生长条件包括第二生长温度、第二生长压力和第二V/III比,所述第三生长条件包括第三生长温度、第三生长压力和第三V/III比,
其中,第一生长温度<第二生长温度<第三生长温度,第一生长压力>第二生长压力>第三生长压力,第一V/III比>第二V/III比>第三V/III比。
3.根据权利要求2所述的制作方法,其特征在于:所述第一生长温度为500-1000℃,第一生长压力为500-600torr,第一V/III比为1500-2000;所述第二生长温度为1000-1200℃,第二生长压力为300-400torr,第二V/III比为500-1000;所述第三生长温度为1300-1400℃,第三生长压力为200-300torr,第三V/III比为100-200。
4.根据权利要求2所述的制作方法,其特征在于,具体包括:在生长所述第一成核子层、第二成核子层的过程中,均使生长温度逐渐升高;而在生长所述第三成核子层的过程中,使生长温度保持恒定。
5.根据权利要求4所述的制作方法,其特征在于,具体包括:在生长所述第一成核子层的过程中,使生长温度以50-80℃/min的升温速度由500℃逐渐升高至1000℃;在生长所述第二成核子层的过程中,使生长温度以80-100℃/min的升温速度由1000℃逐渐升高至1200℃。
6.根据权利要求1-5中任一项所述的制作方法,其特征在于,具体包括:在生长所述第一成核子层、第二成核子层、第三成核子层的过程中,向生长室内连续通入铝源而周期性地间断通入氮源,从而生长形成AlN材料;
其中,在生长第一成核子层时,每一周期内的氮源的间断时间为2s,通入时间为3s,周期次数为10-15次;
在生长第二成核子层时,每一周期内的氮源的间断时间为3s,通入时间为2s,周期次数为5-10次;
在生长第三成核子层时,每一周期内的氮源的间断时间为3s,通入时间为2s,周期次数为150-200次。
7.根据权利要求1所述的制作方法,其特征在于:所述第一高径比为5:1,第二高径比为2:1;
和/或,所述第一间隙的宽度为50-100nm,第二间隙的宽度为30-50nm。
8.根据权利要求1或7所述的制作方法,其特征在于:所述第一成核子层的厚度为15-25nm,所述第二成核子层的厚度为10-20nm,所述第三成核子层的厚度为70-80nm。
9.一种半导体光电子器件的外延片,其特征在于:所述外延片是由权利要求1-8中任一项所述的制作方法制得。
10.一种半导体光电子器件,包括外延片以及与外延片配合的电极,其特征在于:所述外延片采用权利要求9所述的半导体光电子器件的外延片。
CN202211575860.9A 2022-12-09 2022-12-09 半导体光电子器件的外延片及其制作方法和应用 Active CN115579434B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211575860.9A CN115579434B (zh) 2022-12-09 2022-12-09 半导体光电子器件的外延片及其制作方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211575860.9A CN115579434B (zh) 2022-12-09 2022-12-09 半导体光电子器件的外延片及其制作方法和应用

Publications (2)

Publication Number Publication Date
CN115579434A CN115579434A (zh) 2023-01-06
CN115579434B true CN115579434B (zh) 2023-02-07

Family

ID=84590597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211575860.9A Active CN115579434B (zh) 2022-12-09 2022-12-09 半导体光电子器件的外延片及其制作方法和应用

Country Status (1)

Country Link
CN (1) CN115579434B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192829B (zh) * 2018-07-09 2020-12-01 华灿光电(浙江)有限公司 一种氮化镓基发光二极管外延片及其生长方法
CN109065438B (zh) * 2018-07-23 2020-07-07 中国科学院半导体研究所 AlN薄膜的制备方法
CN109786513B (zh) * 2018-12-27 2020-08-18 华灿光电(浙江)有限公司 发光二极管的外延片及其制作方法
CN113707776B (zh) * 2021-08-31 2024-04-19 材料科学姑苏实验室 AlN基紫外发光二极管的外延片及其制作方法

Also Published As

Publication number Publication date
CN115579434A (zh) 2023-01-06

Similar Documents

Publication Publication Date Title
CN102368519B (zh) 一种提高半导体二极管多量子阱发光效率的方法
CN105070805B (zh) 一种硅基氮化物紫外led外延结构及其实现方法
CN104538521B (zh) 一种高亮度近紫外led及其制备方法
CN104485400B (zh) 一种iii‑v族氮化物的外延结构及其生长方法
CN115714155A (zh) 深紫外发光二极管外延片及其制备方法、深紫外发光二极管
CN102820395A (zh) 一种采用势垒高度渐变量子垒的led结构及其制备方法
CN109103303B (zh) 一种发光二极管外延片的制备方法及发光二极管外延片
CN112599648B (zh) 基于h-BN的V型隧穿结LED外延结构及其制备方法
CN103337573A (zh) 半导体发光二极管的外延片及其制造方法
CN102916096A (zh) 一种提高发光效率的外延结构及其制备方法
CN112289900B (zh) 紫外发光二极管外延片及其制备方法
CN106848011B (zh) 氮化镓基发光二极管及其制作方法
CN105449051A (zh) 一种采用MOCVD技术在GaN衬底或GaN/Al2O3复合衬底上制备高亮度同质LED的方法
CN114256395A (zh) 一种led外延片、外延生长方法及led芯片
CN209104183U (zh) 一种高性能的绿光二极管多量子阱结构
CN109473516B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN115588723B (zh) 发光二极管的外延片及其制作方法
CN113644172A (zh) 具有插入层的发光二极管外延片及其制备方法
CN115579434B (zh) 半导体光电子器件的外延片及其制作方法和应用
CN117613156A (zh) 发光二极管外延片及其制备方法、led
CN112802929A (zh) 发光二极管的外延片及其制备方法
CN204257685U (zh) 一种生长在蓝宝石衬底上的InGaN/GaN多量子阱结构
CN115810697A (zh) 硅基紫外led外延结构及其制备方法、紫外led
CN212257438U (zh) 一种有效提高紫外led内量子效率的外延结构
CN210110827U (zh) 一种高性能GaN基发光二极管结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant