CN115577675B - 时序违例修复方法、装置、服务器及可读存储介质 - Google Patents

时序违例修复方法、装置、服务器及可读存储介质 Download PDF

Info

Publication number
CN115577675B
CN115577675B CN202211473472.XA CN202211473472A CN115577675B CN 115577675 B CN115577675 B CN 115577675B CN 202211473472 A CN202211473472 A CN 202211473472A CN 115577675 B CN115577675 B CN 115577675B
Authority
CN
China
Prior art keywords
fan
unit
target
violation
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211473472.XA
Other languages
English (en)
Other versions
CN115577675A (zh
Inventor
文明宇
栾晓琨
黄轩昂
杨磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phytium Technology Co Ltd
Original Assignee
Phytium Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phytium Technology Co Ltd filed Critical Phytium Technology Co Ltd
Priority to CN202211473472.XA priority Critical patent/CN115577675B/zh
Publication of CN115577675A publication Critical patent/CN115577675A/zh
Application granted granted Critical
Publication of CN115577675B publication Critical patent/CN115577675B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本申请提供一种时序违例修复方法、装置、服务器及可读存储介质,应用于计算机技术领域,该方法在获取芯片电路中的目标违例单元之后,确定目标违例单元包括的扇出单元,并将至少一个驱动单元连接于各扇出单元与各扇出单元的前级单元之间。本方法在扇出单元与扇出单元的前级单元之间增加驱动单元,通过驱动单元分担前级单元的负载,能够有效缩短电路工作过程中的传输延时,从而修复转换时间违例,与现有技术中采用人工方式修复转换时间违例的方法相比,能够有效降低修复过程的人力物力消耗,提高修复效率,避免影响芯片的整体设计周期。

Description

时序违例修复方法、装置、服务器及可读存储介质
技术领域
本申请涉及计算机技术领域,具体涉及一种时序违例修复方法、装置、服务器及可读存储介质。
背景技术
在芯片物理设计阶段,特别是高性能芯片的设计,为了得到更优的PPA(功耗、性能、面积)指标,往往在进行芯片布局布线的过程中对一些相关参数设定约束值,比如转换时间阈值、最大扇出单元数量等,通过这些约束值量化评估芯片的设计参数,优化芯片性能。
在实际的设计过程中,不可避免的会出现部分参数超出相应阈值的情况。以转换时间,由于软件设计工具的差异以及芯片时序设计偏差等多种因素的影响,在芯片物理设计过程中经常会出现转换时间违例,由于转换时间违例严重影响芯片设计的整体进程以及芯片性能,因此,在静态时序分析阶段,必须对芯片电路的转换时间违例进行修复。
现有技术中,通常使用XTOP工具修复转换时间违例,结合实际修复效果来看,时间裕量充足的转换时间违例可以通过该工具修复,但是,仍然会存在大量包括多个扇出单元的违例点难以通过XTOP工具予以修复,只能依赖设计人员手动修复,不仅需要耗费大量的人力物力,而且修复效率低下,甚至影响芯片的整体设计周期。
发明内容
有鉴于此,本申请致力于提供一种时序违例修复方法、装置、服务器及可读存储介质,对于现有技术中需要人工修复的转换时间违例,提供一种自动化修复方法,有效降低修复过程的人力物力消耗,提高修复效率,避免影响芯片的整体设计周期。
第一方面,本申请提供一种时序违例修复方法,包括:获取芯片电路中的目标违例单元,所述目标违例单元为所述芯片电路的至少一个转换时间违例单元中的任意一个;确定所述目标违例单元包括的扇出单元;将至少一个驱动单元连接于各所述扇出单元与各所述扇出单元的前级单元之间。
在一种可能的实施方式中,所述将至少一个驱动单元连接于各所述扇出单元与各所述扇出单元的前级单元之间,包括:将各所述扇出单元划分为至少一个扇出单元组,所述扇出单元组包括多个扇出单元;确定目标扇出单元组对应的目标驱动单元,所述目标扇出单元组为各所述扇出单元组中的任意一个;将所述目标驱动单元连接于所述目标扇出单元组的各扇出单元以及所述前级单元之间。
在一种可能的实施方式中,将各所述扇出单元划分为至少一个扇出单元组,包括:确定各所述扇出单元中时间裕量充足的扇出单元为候选扇出单元;基于各所述候选扇出单元之间的相对距离,确定集中分布的目标扇出单元;将各所述目标扇出单元划分为至少一个扇出单元组。
在一种可能的实施方式中,将各所述目标扇出单元划分为至少一个扇出单元组,包括:获取各所述目标扇出单元在预设坐标系中的位置坐标;基于各所述目标扇出单元的位置坐标以及预设扇出数量,将各所述目标扇出单元划分为至少一个扇出单元组;其中,所述预设扇出数量为任一所述扇出单元组中包括的目标扇出单元的最大数量。
在一种可能的实施方式中,将所述目标驱动单元连接于所述目标扇出单元组的各扇出单元以及所述前级单元之间,包括:基于所述目标扇出单元组中各目标扇出单元的位置坐标,确定所述目标驱动单元的插入位置;将所述目标驱动单元设置于所述插入位置,并分别与所述目标扇出单元组中的各目标扇出单元以及所述前级单元相连。
在一种可能的实施方式中,所述目标扇出单元的位置坐标包括横坐标和纵坐标;基于所述目标扇出单元组中各目标扇出单元的位置坐标,确定所述目标驱动单元的插入位置,包括:确定所述目标扇出单元组中各目标扇出单元的横坐标的平均值为基准横坐标;确定所述目标扇出单元组中各目标扇出单元的纵坐标的平均值为基准纵坐标;基于所述基准横坐标、所述基准纵坐标以及所述前级单元的位置坐标,确定所述目标驱动单元的插入位置。
在一种可能的实施方式中,所述目标扇出单元的位置坐标包括横坐标和纵坐标;所述基于各所述目标扇出单元的位置坐标以及预设扇出数量,将各所述目标扇出单元划分为至少一个扇出单元组,包括:按照各所述目标扇出单元的参考坐标排列各所述目标扇出单元,得到排列结果,所述参考坐标包括横坐标或纵坐标;基于所述排列结果以及所述预设扇出数量,将各所述目标扇出单元划分为至少一个扇出单元组,所述扇出单元组中目标扇出单元的数量小于等于所述预设扇出数量。
在一种可能的实施方式中,所述确定目标扇出单元组对应的目标驱动单元,包括:若所述目标违例单元为输入侧违例,基于所述目标违例单元的上一级单元的驱动标识确定目标扇出单元组对应的目标驱动单元;若所述目标违例单元为输出侧违例,基于所述目标违例单元的驱动标识确定目标扇出单元组对应的目标驱动单元。
在一种可能的实施方式中,本发明第一方面提供的时序违例修复方法,还包括:分别为各离散扇出单元分配驱动单元;其中,所述离散扇出单元为各所述候选扇出单元中目标扇出单元以外的扇出单元;分别将各离散扇出单元的驱动单元,连接于相应的离散驱动单元以及所述前级单元之间。
在一种可能的实施方式中,所述获取芯片电路中的目标违例单元,包括:获取芯片电路的转换时间分析报告,所述转换时间分析报告中包括至少一个转换时间违例单元;基于各所述转换时间违例单元的时序信息,将各所述转换时间违例单元划分为第一集合和第二集合;其中,所述第一集合包括至少一个时间裕量充足的转换时间违例单元,所述第二集合包括至少一个时间裕量不足的转换时间违例单元;分别将所述第一集合以及所述第二集合中的转换时间违例单元作为目标违例单元。
在一种可能的实施方式中,确定所述目标违例单元包括的扇出单元,包括:若所述目标违例单元为输入侧违例,基于所述目标违例单元所属的上一级单元的驱动标识确定所述目标违例单元包括的扇出单元;若所述目标违例单元为输出侧违例,基于所述目标违例单元的驱动标识确定所述目标违例单元包括的扇出单元。
第二方面,本发明提供一种时序违例修复装置,包括:获取单元,用于获取芯片电路中的目标违例单元,所述目标违例单元为所述芯片电路的至少一个转换时间违例单元中的任意一个;确定单元,用于确定所述目标违例单元包括的扇出单元;修复单元,用于将至少一个驱动单元连接于各所述扇出单元与各所述扇出单元的前级单元之间。
第三方面,本发明提供一种服务器,包括:存储器,用于存储指令;处理器,用于根据所述存储器中存储的指令,执行如本发明第一方面任一项所述的时序违例修复方法。
第四方面,本发明提供一种计算机可读存储介质,存储有计算机程序,所述计算机程序被执行时实现本发明第一方面任一项所述的时序违例修复方法。
基于上述内容,本申请提供的时序违例修复方法,在获取芯片电路中的目标违例单元之后,确定目标违例单元包括的扇出单元,并将至少一个驱动单元连接于各扇出单元与各扇出单元的前级单元之间。本方法在扇出单元与扇出单元的前级单元之间增加驱动单元,通过驱动单元分担前级单元的负载,能够有效缩短电路工作过程中的传输延时,从而修复转换时间违例,与现有技术中采用人工方式修复转换时间违例的方法相比,能够有效降低修复过程的人力物力消耗,提高修复效率,避免影响芯片的整体设计周期。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种时序修复方法的流程图。
图2是本发明实施例提供的一种驱动单元插入方法的流程图。
图3是本发明实施例提供的一种扇出单元组划分方法的流程图。
图4a-图4b是本发明实施例提供的时序修复方法的一种应用场景示意图。
图5a-图5b是本发明实施例提供的时序修复方法的另一种应用场景示意图。
图6是本发明实施例提供的一种时序修复方法的结构框图。
图7是本发明实施例提供的一种服务器的结构框图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
XTOP是集成电路物理设计阶段常用的一款辅助设计工具,主要用于修复集成电路在经过静态时序分析后出现的时序违例,比如,可以使用XTOP修复转换时间(transition)违例,结合实际修复效果来看,时间裕量重组的转换时间违例可以通过XTOP完成修复,但是,在存在大量转换时间违例的情况下,往往会存在大量包括多个扇出单元的违例点难以通过XTOP工具完成修复,对于这些通过辅助设计工具无法完成修复的时序违例,只能依赖设计人员手动修复,不仅需要耗费大量的人力物力,而且修复效率低下,甚至影响芯片的整体设计周期。
为解决这一技术问题,本发明提供一种时序违例修复方法,针对违例点包括的扇出单元,在扇出单元与扇出单元的前级单元之间增加驱动单元,通过驱动单元分担前级单元的负载,能够有效缩短电路工作过程中的传输延时,从而修复转换时间违例,与现有技术中采用人工方式修复转换时间违例的方法相比,能够有效降低修复过程的人力物力消耗,提高修复效率,避免影响芯片的整体设计周期。
本发明提供的时序违例修复方法,应用于电子设备,该电子设备可以是个人电脑(PC机),或笔记本电脑,又或具备数据处理功能的其它电子设备,当然,在某些情况下,还可以是网络侧的服务器。参见图1,图1是本发明实施例提供的时序违例修复方法的流程图,本实施例提供的时序违例修复方法的流程,可以包括如下步骤。
S100、获取芯片电路中的目标违例单元。
在芯片电路的物理设计过程中,静态时序分析是不可或缺的关键一步,通过静态时序分析可以获知芯片电路在运行中是否能够满足设计阶段的时序要求,以及能否实现预期的设计功能。时序分析报告是静态时序分析的重要输出,基于时序违例的类型不同,时序分析报告同样可以分为多种类型,由于本申请提供的时序修复方法主要用于修复转换时间违例,因此,在后续内容中,有关芯片电路的时序违例信息均从转换时间分析报告中获得,并且,本发明实施例中述及的转换时间分析报告中包括至少一个转换时间违例单元,当然,结合实际设计经验来看,转换时间分析报告中通常包括数量较多的转换时间违例单元,而对于不包括转换时间违例单元的转换时间分析报告,不在本申请考虑的范围内。
进一步的,转换时间分析报告中记录有各转换时间违例单元的时序信息,比如违例大小、违例单元的位置以及违例单元的时间裕量等信息,当然,转换时间分析报告中还记录有转换时间违例单元相关的其它信息,此处不再展开,本发明对于转换时间分析报告中记载的时序信息不做限定。
基于各转换时间违例单元的时序信息,可以将芯片电路的各转换时间违例单元划分为第一集合和第二集合,其中,第一集合包括至少一个时间裕量充足的转换时间违例单元,第二集合包括至少一个时间裕量不足的转换时间违例单元。
具体的,对转换时间分析报告进行整理分析,提取报告中记录的各转换时间违例单元的输入/输出端口,得到相应的端口集合,然后对所得端口集合进行时序分析,基于转换时间违例单元的时间裕量情况将各转换时间违例单元划分为前述第一集合和第二集合。
需要说明的是,对端口集合进行时序分析的具体实现过程,可参照相关技术实现,本发明对此不做限定。而对于时间裕量是否充足的判断,在一种可选的实现方式中,可以通过预设裕量阈值的方式实现,如果任一转换时间违例单元的时间裕量大于等于第一预设裕量阈值,则可以判定该转换时间违例单元属于时间裕量充足的转换时间违例单元;相反的,如果任一转换时间违例单元的时间裕量小于第一预设裕量阈值,则判定该转换时间违例单元属于时间裕量不足的转换时间违例单元。在实际应用中,第一预设裕量阈值可以基于芯片电路的具体设计要求确定,本发明对此同样不做限定。
基于上述内容,由于时序修复的最终目的是修复芯片电路中所有的违例单元,在进行时序修复时,可分别将第一集合以及第二集合中的转换时间违例单元作为目标违例单元,在遍历所有的转换时间违例单元之后,即完成对芯片电路的转换时间违例的修复,换言之,本实施例中述及的目标违例单元,可以为芯片电路的至少一个转换时间违例单元中的任意一个。
当然,由于第一集合和第二集合中的转换时间违例单元的时间裕量不同,在具体修复时修复方法会存在一定差异,在后续内容中将分别展开,此处暂不详述。
S110、确定目标违例单元包括的扇出单元。
通常,转换时间违例单元分为两种类型,其一是输入侧违例,其二是输出侧违例,依据转换时间违例单元的类型不同,需要采用不同的方式确定转换时间违例单元所包括的扇出单元。
具体的,如果目标违例单元属于输入侧违例,则从转换时间分析报告中提取目标违例单元所属的上一级单元的驱动标识,然后进一步基于芯片电路的设计网表以及所得上一级单元的驱动标识,即可确定目标违例单元所包括的扇出单元。相应的,如果目标违例单元为输出侧违例,则从转换时间分析报告中提取目标违例单元的驱动标识,进一步基于芯片电路的设计网表以及目标违例单元的驱动标识,确定目标违例单元包括的扇出单元。
需要说明的是,本实施例中述及的驱动标识,在实际应用中,可以是芯片电路划分的不同单元的单元名称,可以单元的编号,或者其他任何可以唯一的表示某一单元的信息,本发明对于驱动标识的具体选择不做限定。
S120、将至少一个驱动单元连接于各扇出单元与各扇出单元的前级单元之间。
驱动单元,又称缓冲器(buffer),是芯片电路物理设计阶段中使用的具有负载驱动能力的标准单元,在扇出单元与扇出单元的前级单元之间插入驱动单元,可以将原本由前级单元驱动的全部扇出单元,分散到不同的驱动单元,即通过驱动单元分担前级单元的负载,进而有效缩短电路工作过程中的传输延时,达到修复转换时间违例的目的。
驱动单元的驱动能力、插入数量以及插入位置等设置,对时序违例修复效果均有着直接的影响,为进一步提高转换时间违例修复效果,本发明还提供一种在扇出单元以及扇出单元的前级单元之间插入驱动单元的方法,具体的,参见图2,本发明实施例提供的驱动单元插入方法的流程,可以包括如下步骤。
S200、将各扇出单元划分为至少一个扇出单元组。
如前所述,本实施例提供的时序违例修复方法,主要用于修复包括多个扇出单元的转换时间违例单元,可以理解的是,驱动单元的驱动能力是有限的,在目标驱动单元对应的扇出单元数量较少的情况下,可以由一个驱动单元分担,而在目标驱动单元对应的扇出单元数量较多的情况下(这也是本方法的主要应用场景),如果将目标违例单元中的全部扇出单元全部由一个驱动单元驱动,修复效果往往难以满足要求,因此,在插入驱动单元之前,需要将目标违例单元中的各扇出单元划分为至少一个扇出单元组,且任一扇出单元组包括多个扇出单元。
可选的,本发明提供一种划分扇出单元组的实现方法,参见图3,本发明提供的划分扇出单元组的方法的流程,可以包括如下步骤。
S2001、确定各扇出单元中时间裕量充足的扇出单元为候选扇出单元。
基于前述内容可知,目标违例单元可以是第一集合中时间裕量充足的转换时间违例单元,也可以是第二集合中转换时间不足的转换时间违例单元,因此,在划分扇出单元组的过程中需要区分对待。
具体的,转换时间违例单元包括多个扇出单元,而每个扇出单元对应有各自的时间裕量,通常,可以将转换时间违例单元的各个扇出单元中,时间裕量最小的扇出单元的时间裕量作为转换时间违例单元的时间裕量。
基于此,在目标违例单元属于时间裕量充足的转换时间违例单元的情况下,说明目标违例单元包括的各个扇出单元的时间裕量基本都可以满足修复需求,因此,可以将来自于第一集合的目标违例单元包括全部扇出单元均作为候选扇出单元。
进一步的,基于前述内容,转换时间违例单元的时间裕量为其所包括的各个扇出单元对应的最小时间裕量,换言之,转换时间违例单元包括的扇出单元中,有可能包括仍然可以进行时序修复的时间裕量相对充足的扇出单元,因此,在目标违例单元来自于第二集合的情况下,对于目标违例单元中各扇出单元进行时序分析,并按照时间裕量排序,最终将各扇出单元中时间裕量大于等于第二预设裕量阈值的扇出单元作为候选扇出单元。
可以理解的是,在目标违例单元来自于第二集合的情况下,通过前述操作,可以将目标违例单元中时间裕量不足的扇出单元排除,将时间裕量充足的扇出单元作为后续插入驱动单元的候选扇出单元,对于目标违例单元而言,其负载情况必然有所改善,不仅可以达到修复违例的目的,而且不会引起其他时序违例。
需要说明的是,对于第二预设裕量阈值的具体取值,在实际应用中同样需要根据芯片电路的具体设计要求确定,本发明对此不做限定。
S2002、基于各候选扇出单元之间的相对距离,确定集中分布的目标扇出单元。
为便于扇出单元组的划分,首先基于芯片电路的电路布局构建预设坐标系,创建预设坐标系的目的在于可以定量的表示任一扇出单元在芯片电路中的位置,基于此,在创建预设坐标系之后,即可获取目标违例单元中各候选扇出单元在预设坐标系中的位置坐标,并基于各候选扇出单元之间的相对距离,确定集中分布的目标扇出单元。
可以理解的是,对于目标违例单元而言,其包括的多个候选扇出单元绝大部分会集中分布在一定的区域范围内,偶尔会有少量的候选扇出单元远离绝大部分候选扇出单元集中分布的区域,这些离散扇出单元通常对时序违例的修复影响不大,同时,将离散扇出单元排除,还可以避免对驱动单元插入位置确定过程的影响,因此,需要重点处理集中分布在一定区域范围内的目标扇出单元。
在实际应用中,基于各候选扇出单元之间的相对距离确定集中分布的目标扇出单元以及离散分布的离散扇出单元的具体实现过程,可以通过多种方式实现,比如利用聚类算法实现,利用扇出单元相互之间的距离方差实现等,这些方法都是可行的,本发明对于划分目标扇出单元以及离散扇出单元的具体实现过程不做限定。
S2003、将各目标扇出单元划分为至少一个扇出单元组。
在采用预设坐标系表示目标违例单元中各扇出单元的位置的情况下,首先获取前述步骤中确定的各目标扇出单元在预设坐标系中的位置坐标,然后基于各目标扇出单元的位置坐标以及预设扇出数量,将各目标扇出单元划分为至少一个扇出单元组,其中,预设扇出数量为任一扇出单元组中包括的目标扇出单元的最大数量。
例如,经过前述步骤处理,目标违例单元包括15个目标扇出单元,并且,任一目标扇出单元的位置坐标均有横坐标和纵坐标构成,在此前提下,以目标扇出单元的横坐标或纵坐标为参考坐标,将各扇出单元按照参考坐标排列,比如,可以按照参考坐标由小到大的顺序进行排列,得到相应的排列结果。
进一步的,预设扇出数量为8个,即任一扇出单元组中目标扇出单元的数量不超过8个,根据预设扇出数量的限值,15个目标扇出单元将会被划分为两个扇出单元组。具体的,可以将前述所得排列结果中的前8个目标扇出单元作为一个扇出单元组,相应的,将后7个目标扇出单元作为另外一个扇出单元组。
至此,已经完成扇出单元组的划分,在后续步骤中,将为每一个扇出单元组分配一个对应的驱动单元,通过该驱动单元驱动扇出单元组内的各个目标扇出单元。
S210、确定目标扇出单元组对应的目标驱动单元。
在实际应用中,驱动单元驱动能力的大小与芯片电路中其他单元的表示方式是相同的,即采用不同的驱动标识表示,进一步的,根据目标违例单元的类型不同,驱动单元驱动能力的选择方式也有所不同。具体的,如果目标违例单元属于输入侧违例,则选择与目标违例单元所属的上一级单元驱动标识相同的驱动单元作为目标扇出单元组对应的目标驱动单元;相应的,如果目标违例单元属于输出侧违例,则可以选择与目标违例单元相同驱动标识的驱动单元作为目标驱动单元。
分别将各扇出单元组作为目标扇出单元组,即遍历所有的扇出单元组之后,即可分别确定各个扇出单元组对应的目标驱动单元。
S220、将目标驱动单元连接于目标扇出单元组的各扇出单元以及前级单元之间。
结合芯片电路的设计经验可知,芯片电路中不同单元之间连接线路的长短以及分布对芯片电路的时序分析结果有直接的影响,因此,在芯片电路中插入驱动单元,也应综合考虑插入驱动单元后芯片电路整体时序特性的影响,避免由于插入驱动电路而引入新的时序违例。
作为一种可选的实施方式,在扇出单元采用预设坐标系下的位置坐标表示的情况下,针对任一目标扇出单元组,首先基于目标扇出单元组中各目标扇出单元的位置坐标,确定目标驱动单元的插入位置,具体的,计算目标扇出单元组中各目标扇出单元的横坐标的平均值,得到基准横坐标,计算目标扇出单元组中各目标扇出单元的纵坐标的平均值,得到基准纵坐标,进一步基于所得基准横坐标、基准纵坐标以及前级单元的位置坐标确定目标驱动单元的插入位置。具体的,计算所得基准横坐标与前级单元的横坐标的平均值,得到目标横坐标,计算所得基准纵坐标与前级单元的纵坐标的平均值,得到目标纵坐标,将目标横坐标与目标纵坐标对应的位置作为目标驱动单元的插入位置。
在确定目标驱动单元的插入位置之后,将目标驱动单元设置于所得插入位置,并分别与目标扇出单元组中的各目标扇出单元以及各目标扇出单元对应的前级单元相连,分别对各扇出单元组执行如上操作,即可完成针对目标违例单元的修复,相应的,遍历芯片电路中的所有转换时间违例单元,即完成对芯片电路的时序修复。
作为一种可选的实施方式,在前述步骤中,不论是对第一集合中的转换时间违例单元的修复,还是对第二集合中的转换时间违例单元的修复,都没有考虑离散扇出单元,即各候选扇出单元中目标扇出单元以外的扇出单元,对于转换时间违例单元时序修复效果的影响,为进一步提高时序修复效果,还可以分别为各离散扇出单元分配驱动单元,并分别将各离散扇出单元的驱动单元,连接于相应的离散驱动单元以及前级单元之间。
需要说明的是,在目标违例单元来自于前述第一集合的情况下,可以分别为每一个离散单元分配一个驱动单元,驱动单元驱动能力的选取,可以参照前述内容实现,此处不再复述,进一步的,可以将离散扇出单元与前级单元之间的中点位置作为驱动单元的插入位置。相应的,在目标违例单元来自于前述第二集合的情况下,将已经插入的、距离离散扇出单元最近的驱动单元作为离散扇出单元的驱动单元,并将离散扇出单元与相应的驱动单元相连。
需要说明的是,经过前述步骤,来自于第二集合的目标违例单元中,还有可能包括至少一个时间裕量不足的扇出单元,对于此类扇出单元,维持其与前级单元的原有连接关系即可,不做任何其他处理。
综上所述,本实施例提供的违例修复方法,在扇出单元与扇出单元的前级单元之间增加驱动单元,通过驱动单元分担前级单元的负载,能够有效缩短电路工作过程中的传输延时,从而修复转换时间违例,与现有技术中采用人工方式修复转换时间违例的方法相比,能够有效降低修复过程的人力物力消耗,提高修复效率,避免影响芯片的整体设计周期。
需要说明的是,在按照上述方法完成芯片电路中各转换时间违例单元的修复之后,需要再次对芯片电路进行静态时序分析,如果所得结果满足设计要求,则可以继续开展后续的设计工作,如果所得结果仍然不满足设计要求,特别是仍然存在转换时间违例,则需要再次按照前述实施例提供的时序违例修复方法进行修复,直至所得分析结果满足设计要求。
下面结合具体应用场景对本发明提供的时序违例修复方法进行介绍。
在图4a所示应用场景中,目标违例单元为输出侧违例,且属于时间裕量充足的转换时间违例单元,其对应的扇出单元共17个,各扇出单元的前级单元W,经过按照前述内容可知,全部扇出单元均可作为候选扇出单元,基于各扇出单元相互之间的距离,将全部候选扇出单元进一步划分为2个离散单元L和15个目标扇出单元M。
按照前述实施例提供的时序违例修复方法,将15个目标扇出单元M划分为两个扇出单元组,其中一个扇出单元组包括8个目标扇出单元,另外一个扇出单元组包括7个目标扇出单元,分别为各扇出单元组和离散扇出单元分配驱动单元Q,将驱动单元Q连接于扇出单元与前级单元W之间之后的效果示意图可以参见图4b所示。
进一步的,在图5所示应用场景中,目标违例单元为输出侧违例,且属于时间裕量不足的转换时间违例单元,其对应的扇出单元共17个,前级单元标记为W,通过对目标违例单元内各扇出单元的时序分析,确定在全部17个扇出单元中,包括2个时间裕量不足的扇出单元S,15个时间裕量充足的候选扇出单元,而这15个时间裕量充足的候选扇出单元中,进一步划分为2个离散扇出单元L和13个集中分布的目标扇出单元M。
按照前述实施例提供的时序违例修复方法,将13个目标扇出单元M划分为两个扇出单元组,其中一个扇出单元组包括7个目标扇出单元,另外一个扇出单元组包括6个目标扇出单元,分别为各扇出单元组和离散扇出单元分配驱动单元Q,将驱动单元Q连接于前级单元W以及各扇出单元之间后的效果示意图可以参见图5b所示。如图5b所示,如果离散扇出单元L距离驱动单元Q距离较远,为避免引入新的违例,也可以维持离散扇出单元L与前级单元W之间的连接不变,此外,对于时间裕量不足的扇出单元S,同样维持其与前级单元W之间的原有连接关系不变。
下面对本发明提供的时序违例修复装置进行介绍,本发明提供的时序违例修复装置,与本申请实施例所提供的时序违例修复方法属于同一申请构思,可执行本申请任意实施例所提供的时序违例修复方法,具备执行时序违例修复方法相应的功能模块和有益效果。未在本实施例中详尽描述的技术细节,可参见本申请实施例提供的时序违例修复方法,此处不再加以赘述。
参见图6,图6所示为本发明实施例提供一种时序修复装置的结构框图,本实施例提供的时序违例修复装置,包括如下构成单元。
获取单元10,用于获取芯片电路中的目标违例单元,目标违例单元为芯片电路的至少一个转换时间违例单元中的任意一个;确定单元20,用于确定目标违例单元包括的扇出单元;修复单元30,用于将至少一个驱动单元连接于各扇出单元与各扇出单元的前级单元之间。
可选的,修复单元30,用于将至少一个驱动单元连接于各扇出单元与各扇出单元的前级单元之间,包括:将各扇出单元划分为至少一个扇出单元组,扇出单元组包括多个扇出单元;确定目标扇出单元组对应的目标驱动单元,目标扇出单元组为各扇出单元组中的任意一个;将目标驱动单元连接于目标扇出单元组的各扇出单元以及前级单元之间。
可选的,修复单元30,用于将各扇出单元划分为至少一个扇出单元组,包括:确定各扇出单元中时间裕量充足的扇出单元为候选扇出单元;基于各候选扇出单元之间的相对距离,确定集中分布的目标扇出单元;将各目标扇出单元划分为至少一个扇出单元组。
可选的,修复单元30,用于将各目标扇出单元划分为至少一个扇出单元组,包括:获取各目标扇出单元在预设坐标系中的位置坐标;基于各目标扇出单元的位置坐标以及预设扇出数量,将各目标扇出单元划分为至少一个扇出单元组;其中,预设扇出数量为任一扇出单元组中包括的目标扇出单元的最大数量。
可选的,修复单元30,用于将目标驱动单元连接于目标扇出单元组的各扇出单元以及前级单元之间,包括:基于目标扇出单元组中各目标扇出单元的位置坐标,确定目标驱动单元的插入位置;将目标驱动单元设置于插入位置,并分别与目标扇出单元组中的各目标扇出单元以及前级单元相连。
可选的,目标扇出单元的位置坐标包括横坐标和纵坐标;修复单元30,用于基于目标扇出单元组中各目标扇出单元的位置坐标,确定目标驱动单元的插入位置,包括:确定目标扇出单元组中各目标扇出单元的横坐标的平均值为基准横坐标;确定目标扇出单元组中各目标扇出单元的纵坐标的平均值为基准纵坐标;基于基准横坐标、基准纵坐标以及前级单元的位置坐标,确定目标驱动单元的插入位置。
可选的,目标扇出单元的位置坐标包括横坐标和纵坐标;修复单元30,用于基于各目标扇出单元的位置坐标以及预设扇出数量,将各目标扇出单元划分为至少一个扇出单元组,包括:按照各目标扇出单元的参考坐标排列各目标扇出单元,得到排列结果,参考坐标包括横坐标或纵坐标;基于排列结果以及预设扇出数量,将各目标扇出单元划分为至少一个扇出单元组,扇出单元组中目标扇出单元的数量小于等于预设扇出数量。
修复单元30,用于确定目标扇出单元组对应的目标驱动单元,包括:若目标违例单元为输入侧违例,基于目标违例单元的上一级单元的驱动标识确定目标扇出单元组对应的目标驱动单元;若目标违例单元为输出侧违例,基于目标违例单元的驱动标识确定目标扇出单元组对应的目标驱动单元。
修复单元30,还用于分别为各离散扇出单元分配驱动单元,并分别将各离散扇出单元的驱动单元,连接于相应的离散驱动单元以及前级单元之间;其中,离散扇出单元为各候选扇出单元中目标扇出单元以外的扇出单元。
可选的,获取单元10用于获取芯片电路中的目标违例单元,包括:获取芯片电路的转换时间分析报告,转换时间分析报告中包括至少一个转换时间违例单元;基于各转换时间违例单元的时序信息,将各转换时间违例单元划分为第一集合和第二集合;其中,第一集合包括至少一个时间裕量充足的转换时间违例单元,第二集合包括至少一个时间裕量不足的转换时间违例单元;分别将第一集合以及第二集合中的转换时间违例单元作为目标违例单元。
可选的,确定单元20,用于确定目标违例单元包括的扇出单元,包括:若目标违例单元为输入侧违例,基于目标违例单元所属的上一级单元的驱动标识确定目标违例单元包括的扇出单元;若目标违例单元为输出侧违例,基于目标违例单元的驱动标识确定目标违例单元包括的扇出单元。
可选的,参见图7,图7为本发明实施例提供的服务器的结构框图,如图7所示,可以包括:至少一个处理器100,至少一个通信接口200,至少一个存储器300和至少一个通信总线400。
在本发明实施例中,处理器100、通信接口200、存储器300、通信总线400的数量为至少一个,且处理器100、通信接口200、存储器300通过通信总线400完成相互间的通信;显然,图7所示的处理器100、通信接口200、存储器300和通信总线400所示的通信连接示意仅是可选的。
可选的,通信接口200可以为通信模块的接口,如GSM模块的接口;处理器100可能是一个中央处理器CPU,或者是特定集成电路ASIC(Application Specific IntegratedCircuit),或者是被配置成实施本发明实施例的一个或多个集成电路。
存储器300,存储有应用程序,可能包含高速RAM存储器,也可能还包括非易失性存储器(non-volatile memory),例如至少一个磁盘存储器。
其中,处理器100具体用于执行存储器内的应用程序,以实现上述时序违例修复方法的任一实施例。
在一些实施例中,本实施例还提供了一种计算机可读存储介质,如软盘、光盘、硬盘、闪存、U盘、SD(Secure Digital Memory Card,安全数码卡)卡、MMC(Multimedia Card,多媒体卡)卡等,在该计算机可读存储介质中存储有实现上述各个步骤的一个或者多个指令,这一个或者多个指令被一个或者多个处理器执行时,使得所述处理器执行前文描述的时序违例修复方法。相关具体实现请参考前述描述,此处不过多赘述。
除了上述方法和设备以外,本申请的实施例还可以是计算机程序产品,其包括计算机程序指令,计算机程序指令在被处理器运行时使得处理器执行本说明书上述内容中描述的根据本申请各种实施例的时序违例修复方法中的步骤。
计算机程序产品可以以一种或多种程序设计语言的任意组合来编写用于执行本申请实施例操作的程序代码,程序设计语言包括面向对象的程序设计语言,诸如Java、C++等,还包括常规的过程式程序设计语言,诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。
本领域技术人员能够理解,本公开所披露的内容可以出现多种变型和改进。例如,以上所描述的各种设备或组件可以通过硬件实现,也可以通过软件、固件、或者三者中的一些或全部的组合实现。
此外,虽然本公开对根据本公开的实施例的系统中的某些单元做出了各种引用,然而,任何数量的不同单元可以被使用并运行在客户端和/或服务器上。单元仅是说明性的,并且系统和方法的不同方面可以使用不同单元。
本公开中使用了流程图用来说明根据本公开的实施例的方法的步骤。应当理解的是,前面或后面的步骤不一定按照顺序来精确的进行。相反,可以按照倒序或同时处理各种步骤。同时,也可以将其他操作添加到这些过程中。
本领域普通技术人员可以理解上述方法中的全部或部分的步骤可通过计算机程序来指令相关硬件完成,程序可以存储于计算机可读存储介质中,如只读存储器等。可选地,上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地,上述实施例中的各模块/单元可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。本公开并不限制于任何特定形式的硬件和软件的结合。
除非另有定义,这里使用的所有术语具有与本公开所属领域的普通技术人员共同理解的相同含义。还应当理解,诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义,而不应用理想化或极度形式化的意义来解释,除非这里明确地这样定义。
以上是对本公开的说明,而不应被认为是对其的限制。尽管描述了本公开的若干示例性实施例,但本领域技术人员将容易地理解,在不背离本公开的新颖教学和优点的前提下可以对示例性实施例进行许多修改。因此,所有这些修改都意图包含在权利要求书所限定的本公开范围内。应当理解,上面是对本公开的说明,而不应被认为是限于所公开的特定实施例,并且对所公开的实施例以及其他实施例的修改意图包含在所附权利要求书的范围内。本公开由权利要求书及其等效物限定。

Claims (12)

1.一种时序违例修复方法,其特征在于,包括:
获取芯片电路中的目标违例单元,所述目标违例单元为所述芯片电路的至少一个转换时间违例单元中的任意一个;
确定所述目标违例单元包括的扇出单元;
将各所述扇出单元划分为至少一个扇出单元组,所述扇出单元组包括多个扇出单元;
确定目标扇出单元组对应的目标驱动单元,所述目标扇出单元组为各所述扇出单元组中的任意一个,且所述目标扇出单元组中的各目标扇出单元在预设坐标系中对应相应的位置坐标;
基于所述目标扇出单元组中各目标扇出单元的位置坐标,确定所述目标驱动单元的插入位置;
将所述目标驱动单元设置于所述插入位置,并分别与所述目标扇出单元组中的各目标扇出单元以及各目标扇出单元的前级单元相连。
2.根据权利要求1所述的方法,其特征在于,将各所述扇出单元划分为至少一个扇出单元组,包括:
确定各所述扇出单元中时间裕量充足的扇出单元为候选扇出单元;
基于各所述候选扇出单元之间的相对距离,确定集中分布的目标扇出单元;
将各所述目标扇出单元划分为至少一个扇出单元组。
3.根据权利要求2所述的方法,其特征在于,将各所述目标扇出单元划分为至少一个扇出单元组,包括:
获取各所述目标扇出单元在预设坐标系中的位置坐标;
基于各所述目标扇出单元的位置坐标以及预设扇出数量,将各所述目标扇出单元划分为至少一个扇出单元组;
其中,所述预设扇出数量为任一所述扇出单元组中包括的目标扇出单元的最大数量。
4.根据权利要求1所述的方法,其特征在于,所述目标扇出单元的位置坐标包括横坐标和纵坐标;
基于所述目标扇出单元组中各目标扇出单元的位置坐标,确定所述目标驱动单元的插入位置,包括:
确定所述目标扇出单元组中各目标扇出单元的横坐标的平均值为基准横坐标;
确定所述目标扇出单元组中各目标扇出单元的纵坐标的平均值为基准纵坐标;
基于所述基准横坐标、所述基准纵坐标以及所述前级单元的位置坐标,确定所述目标驱动单元的插入位置。
5.根据权利要求3所述的方法,其特征在于,所述目标扇出单元的位置坐标包括横坐标和纵坐标;
所述基于各所述目标扇出单元的位置坐标以及预设扇出数量,将各所述目标扇出单元划分为至少一个扇出单元组,包括:
按照各所述目标扇出单元的参考坐标排列各所述目标扇出单元,得到排列结果,所述参考坐标包括横坐标或纵坐标;
基于所述排列结果以及所述预设扇出数量,将各所述目标扇出单元划分为至少一个扇出单元组,所述扇出单元组中目标扇出单元的数量小于等于所述预设扇出数量。
6.根据权利要求1所述的方法,其特征在于,所述确定目标扇出单元组对应的目标驱动单元,包括:
若所述目标违例单元为输入侧违例,基于所述目标违例单元的上一级单元的驱动标识确定目标扇出单元组对应的目标驱动单元;
若所述目标违例单元为输出侧违例,基于所述目标违例单元的驱动标识确定目标扇出单元组对应的目标驱动单元。
7.根据权利要求2所述的方法,其特征在于,还包括:分别为各离散扇出单元分配驱动单元;
其中,所述离散扇出单元为各所述候选扇出单元中目标扇出单元以外的扇出单元;
分别将各离散扇出单元的驱动单元,连接于相应的离散驱动单元以及所述前级单元之间。
8.根据权利要求1所述的方法,其特征在于,所述获取芯片电路中的目标违例单元,包括:
获取芯片电路的转换时间分析报告,所述转换时间分析报告中包括至少一个转换时间违例单元;
基于各所述转换时间违例单元的时序信息,将各所述转换时间违例单元划分为第一集合和第二集合;
其中,所述第一集合包括至少一个时间裕量充足的转换时间违例单元,所述第二集合包括至少一个时间裕量不足的转换时间违例单元;
分别将所述第一集合以及所述第二集合中的转换时间违例单元作为目标违例单元。
9.根据权利要求1所述的方法,其特征在于,确定所述目标违例单元包括的扇出单元,包括:
若所述目标违例单元为输入侧违例,基于所述目标违例单元所属的上一级单元的驱动标识确定所述目标违例单元包括的扇出单元;
若所述目标违例单元为输出侧违例,基于所述目标违例单元的驱动标识确定所述目标违例单元包括的扇出单元。
10.一种时序违例修复装置,其特征在于,包括:
获取单元,用于获取芯片电路中的目标违例单元,所述目标违例单元为所述芯片电路的至少一个转换时间违例单元中的任意一个;
确定单元,用于确定所述目标违例单元包括的扇出单元;
修复单元,用于将各所述扇出单元划分为至少一个扇出单元组,所述扇出单元组包括多个扇出单元;确定目标扇出单元组对应的目标驱动单元,所述目标扇出单元组为各所述扇出单元组中的任意一个,且所述目标扇出单元组中的各目标扇出单元在预设坐标系中对应相应的位置坐标;基于所述目标扇出单元组中各目标扇出单元的位置坐标,确定所述目标驱动单元的插入位置;将所述目标驱动单元设置于所述插入位置,并分别与所述目标扇出单元组中的各目标扇出单元以及各目标扇出单元的前级单元相连。
11.一种服务器,其特征在于,包括:
存储器,用于存储指令;
处理器,用于根据所述存储器中存储的指令,执行如权利要求1-9任一项所述的时序违例修复方法。
12.一种计算机可读存储介质,其特征在于,存储有计算机程序,所述计算机程序被执行时实现权利要求1-9任一项所述的时序违例修复方法。
CN202211473472.XA 2022-11-23 2022-11-23 时序违例修复方法、装置、服务器及可读存储介质 Active CN115577675B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211473472.XA CN115577675B (zh) 2022-11-23 2022-11-23 时序违例修复方法、装置、服务器及可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211473472.XA CN115577675B (zh) 2022-11-23 2022-11-23 时序违例修复方法、装置、服务器及可读存储介质

Publications (2)

Publication Number Publication Date
CN115577675A CN115577675A (zh) 2023-01-06
CN115577675B true CN115577675B (zh) 2023-03-07

Family

ID=84590056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211473472.XA Active CN115577675B (zh) 2022-11-23 2022-11-23 时序违例修复方法、装置、服务器及可读存储介质

Country Status (1)

Country Link
CN (1) CN115577675B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116702664B (zh) * 2023-08-03 2024-01-26 飞腾信息技术有限公司 时间违例修复方法、装置、计算机设备及存储介质
CN117688893B (zh) * 2024-02-01 2024-04-26 成都电科星拓科技有限公司 芯片转换时间违例修复方法、装置、电子设备及存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332048A (zh) * 2011-10-27 2012-01-25 山东华芯半导体有限公司 集成电路设计过程中单节点并行自动修复保持时间违例的方法
CN109583103A (zh) * 2018-12-04 2019-04-05 珠海市微半导体有限公司 一种基于时间余量的时序修复方法
CN109783956A (zh) * 2019-01-23 2019-05-21 中国人民解放军国防科技大学 基于区域划分的最大跳变时间违例修复方法及系统
CN110083942A (zh) * 2019-04-28 2019-08-02 天津飞腾信息技术有限公司 基于物理信息的信号电迁移批量修复方法、系统及介质
CN111931448A (zh) * 2020-08-07 2020-11-13 山东云海国创云计算装备产业创新中心有限公司 芯片电路的时序修复方法、系统、电子设备及存储介质
CN113177380A (zh) * 2021-04-29 2021-07-27 飞腾信息技术有限公司 一种基于dummy的时序优化方法
CN113609626A (zh) * 2021-05-20 2021-11-05 山东云海国创云计算装备产业创新中心有限公司 一种电压降违例修复方法及相关装置
CN114676658A (zh) * 2022-05-20 2022-06-28 飞腾信息技术有限公司 一种时序违例修复方法、装置、存储介质及电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103164585B (zh) * 2013-03-29 2016-02-10 龙芯中科技术有限公司 缓冲器的插入方法及装置
CN110377922B (zh) * 2018-04-12 2023-06-30 龙芯中科技术股份有限公司 保持时间违例修复方法、装置及设备
US11616735B2 (en) * 2020-08-23 2023-03-28 Maged E. Beshai Deep fusing of clos star networks to form a global contiguous web
CN112597739B (zh) * 2020-12-30 2023-04-07 瓴盛科技有限公司 修复电路中的保持时间违例的方法和装置
CN115017846B (zh) * 2022-07-15 2022-11-18 飞腾信息技术有限公司 基于接口的时序修复方法、设备及介质

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332048A (zh) * 2011-10-27 2012-01-25 山东华芯半导体有限公司 集成电路设计过程中单节点并行自动修复保持时间违例的方法
CN109583103A (zh) * 2018-12-04 2019-04-05 珠海市微半导体有限公司 一种基于时间余量的时序修复方法
CN109783956A (zh) * 2019-01-23 2019-05-21 中国人民解放军国防科技大学 基于区域划分的最大跳变时间违例修复方法及系统
CN110083942A (zh) * 2019-04-28 2019-08-02 天津飞腾信息技术有限公司 基于物理信息的信号电迁移批量修复方法、系统及介质
CN111931448A (zh) * 2020-08-07 2020-11-13 山东云海国创云计算装备产业创新中心有限公司 芯片电路的时序修复方法、系统、电子设备及存储介质
CN113177380A (zh) * 2021-04-29 2021-07-27 飞腾信息技术有限公司 一种基于dummy的时序优化方法
CN113609626A (zh) * 2021-05-20 2021-11-05 山东云海国创云计算装备产业创新中心有限公司 一种电压降违例修复方法及相关装置
CN114676658A (zh) * 2022-05-20 2022-06-28 飞腾信息技术有限公司 一种时序违例修复方法、装置、存储介质及电子设备

Also Published As

Publication number Publication date
CN115577675A (zh) 2023-01-06

Similar Documents

Publication Publication Date Title
CN115577675B (zh) 时序违例修复方法、装置、服务器及可读存储介质
CN110598235B (zh) 芯片设计中修复时序违例的方法及系统
CN108170956B (zh) 一种保持时间的时序签核方法及装置
CN114818553B (zh) 一种芯片集成设计方法
CN112257375B (zh) 用于集成电路设计的布局调整方法、装置和电子设备
CN110580393B (zh) 一种门级网表修改后的快速收敛建立时间的方法
CN113177380B (zh) 一种基于dummy的时序优化方法
CN112732636A (zh) 基于多fpga的芯片原型验证系统的配置方法、装置和设备
CN112597733A (zh) 一种存储单元的识别方法、设备及计算机可读存储介质
CN114861578A (zh) 保持时间违例修复方法、装置、设备及存储介质
US7380228B2 (en) Method of associating timing violations with critical structures in an integrated circuit design
CN110502799B (zh) 一种芯片引脚自动化配置方法与装置
US20040216069A1 (en) Method of designing low-power semiconductor integrated circuit
CN116702664B (zh) 时间违例修复方法、装置、计算机设备及存储介质
CN111046618A (zh) 一种用于集成电路的保持时间违反的修复方法和装置
CN110110463B (zh) 可改善时序的集成电路逻辑连接优化方法、系统及介质
CN109800511B (zh) 一种寻找最优公共点的保持时间违反修正方法及系统
US6499125B1 (en) Method for inserting test circuit and method for converting test data
US9965581B1 (en) Fanout optimization to facilitate timing improvement in circuit designs
CN116185387A (zh) 一种生成soc芯片引脚复用代码的方法及装置
CN110941931A (zh) 集成电路性能与其复杂网络特性关联性判定方法及系统
CN112131810B (zh) 建立时间违例修复方法、装置、电子设备及可读存储介质
CN107315863B (zh) 布局优化方法及装置、终端及存储介质
CN116167330A (zh) 时钟树综合方法、装置、电子设备及计算机可读存储介质
US6754878B1 (en) Recognizing structure information from a netlist

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant