CN115576761A - Bmc串口带宽测试的装置、方法、电子设备及介质 - Google Patents

Bmc串口带宽测试的装置、方法、电子设备及介质 Download PDF

Info

Publication number
CN115576761A
CN115576761A CN202211336887.2A CN202211336887A CN115576761A CN 115576761 A CN115576761 A CN 115576761A CN 202211336887 A CN202211336887 A CN 202211336887A CN 115576761 A CN115576761 A CN 115576761A
Authority
CN
China
Prior art keywords
test
cpu core
task
target
tested
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211336887.2A
Other languages
English (en)
Inventor
谢志勇
张闯
黄广奎
王敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202211336887.2A priority Critical patent/CN115576761A/zh
Publication of CN115576761A publication Critical patent/CN115576761A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明提供一种BMC串口带宽测试的装置、方法、电子设备及介质，该装置包括：FPGA板卡和终端设备；终端设备，用于将测试BMC串口的测试位流发送至FPGA板卡；FPGA板卡，用于在接收测试位流后，获得一个主控CPU核和多个测试CPU核；终端设备，还用于设置测试配置信息，并发送至主控CPU核；主控CPU核，用于解析测试配置信息，以确定其中的测试任务和执行测试任务的各个目标测试CPU核；各个目标测试CPU核，用于根据测试任务，控制各自对应的待测设备执行测试任务，以获得测试结果；主控CPU核，用于接收各个目标测试CPU核的测试结果，并发送至终端设备；终端设备，用于根据待测设备与测试结果的对应关系，显示测试结果。旨在准确测试多路BMC串口同时工作的极限性能。

Description

BMC串口带宽测试的装置、方法、电子设备及介质
技术领域
本发明涉及BMC串口带宽测试技术领域，尤其涉及一种BMC串口带宽测试的装置、方法、电子设备及介质。
背景技术
服务器的BMC芯片拥有多个串口(一般12路)，这些串口与服务器连接。多个串口共享系统资源，其同时进行工作时的通讯能力会相互影响。因此，确定BMC芯片的串口工作性能，将有利于设计出可靠的应用于服务器的BMC系统。
目前，测试BMC串口的性能一般采用一台计算机加上串口卡对BMC串口性能进行测试，这种测试方式对单路的BMC串口的带宽测试比较可靠。而对于多路BMC串口同时进行工作的性能的测试，由于这种测试方式中的测试设备本身性能的限制，在多路BMC串口同时工作时，会抢占系统资源，导致测试设备无法测试到多路BMC同时进行工作时的极限工作性能，从而导致测试结果准确性不足。
发明内容
有鉴于此，本发明提供一种BMC串口带宽测试的装置、方法、电子设备及介质。旨在准确测试多路BMC串口同时工作的极限性能。
在本发明实施例的第一方面，提供了一种BMC串口带宽测试的装置，所述装置包括：FPGA板卡和终端设备；
所述终端设备，用于将测试BMC串口的测试位流发送至所述FPGA板卡；
所述FPGA板卡，用于在接收所述测试位流后，获得一个主控CPU核和多个测试CPU核；所述主控CPU核分别与所述多个测试CPU核进行数据传输；所述多个测试CPU核中的每个测试CPU核分别与各自对应的待测设备进行数据传输；
所述终端设备，还用于设置测试配置信息，并将所述测试配置信息发送至所述主控CPU核；
所述主控CPU核，用于解析所述测试配置信息，以确定所述测试配置信息中的测试任务和执行所述测试任务的各个目标测试CPU核，并发送所述测试任务至所述各个目标测试CPU核；
所述多个测试CPU核中的所述各个目标测试CPU核，用于根据所述测试任务，控制所述各个目标测试CPU核各自对应的待测设备执行测试任务，以获得测试结果，所述待测设备为BMC串口；
所述主控CPU核，用于接收所述各个目标测试CPU核的测试结果，并发送至所述终端设备；
所述终端设备，用于根据待测设备与测试结果的对应关系，显示测试结果。
可选的，所述主控CPU核还包括启动测试指令发送单元；
所述启动测试指令发送单元，用于在所述各个目标测试CPU核将接收的所述测试任务发送至各自对应的待测设备后，发送启动测试指令；
所述各个目标测试CPU核，还用于根据所述测试任务，在接收到所述启动测试指令时控制所述各个目标测试CPU核各自对应的待测设备执行测试任务，以获得测试结果。
可选的，所述主控CPU核分别与所述多个测试CPU核进行数据传输的方式包括CAN数据传输和GPIO数据传输；
所述主控CPU核通过所述CAN数据传输将所述测试任务发送至所述各个目标测试CPU核；
在所述各个目标测试CPU核接收到所述测试任务后，所述启动测试指令发送单元通过所述GPIO数据传输发送所述启动测试指令。
可选的，在所述测试配置信息中的测试任务包括多个测试任务的情况下，所述主控CPU核，还用于解析所述测试配置信息，以确定所述测试配置信息中的各个测试任务和分别执行所述各个测试任务的目标测试CPU核，并发送所述各个测试任务至各自对应的目标测试CPU核；
所述分别执行所述各个测试任务的目标测试CPU核，用于根据自身接收的测试任务，控制自身对应的待测设备执行该测试任务，以获得测试结果。
可选的，所述GPIO数据传输配置为中断输入。
可选的，所述各个目标测试CPU核，用于将各自对应的待测设备执行所述测试任务获得的测试结果发送至所述主控CPU核；
所述主控CPU核，用于将接收的测试结果发送至生成所述测试位流的终端设备。
在本发明实施例的第二方面，提供了一种BMC串口带宽测试的方法，所述方法包括：
通过终端设备将测试BMC串口的测试位流发送至FPGA板卡；
所述FPGA板卡在接收到所述测试位流后，获得一个主控CPU核和多个测试CPU核；其中，所述主控CPU核分别与所述多个测试CPU核进行数据传输；所述多个测试CPU核中的每个测试CPU核分别与各自对应的待测设备进行数据传输；
通过所述终端设备设置配置信息，并将所述测试配置信息发送至所述主控CPU核；
所述主控CPU核通过解析所述测试配置信息，以确定所述测试配置信息中的测试任务和执行所述测试任务的各个目标测试CPU核，并发送所述测试任务至所述各个目标测试CPU核；
根据所述测试任务，所述各个目标测试CPU核控制与所述各个目标测试CPU核分别对应的待测设备执行测试任务，以获得测试结果，所述待测设备为BMC串口；
所述主控CPU核接收所述各个目标测试CPU核的测试结果，并发送至所述终端设备；
所述终端设备根据待测设备与测试结果的对应关系，显示测试结果。
可选地，所述方法还包括：
在所述各个目标测试CPU核将接收的所述测试任务发送至各自对应的待测设备后，所述主控CPU核发送启动测试指令；
所述根据所述测试任务，所述根据所述测试任务，所述各个目标测试CPU核控制与所述各个目标测试CPU核分别对应的待测设备执行测试任务，以获得测试结果，包括：
根据所述测试任务，在所述各个目标测试CPU核接收到所述启动测试指令时控制与所述各个目标测试CPU核分别对应的待测设备执行测试任务，以获得测试结果。
可选地，所述主控CPU核与所述多个测试CPU核之间进行数据连接传输的方式包括CAN数据传输和GPIO数据传输；所述主控CPU核通过所述CAN数据传输发送所述测试任务，以及，所述主控CPU核通过所述GPIO数据传输发送所述启动测试指令，其中所述GPIO数据传输配置为中断输入。
可选地，在所述测试配置信息中的测试任务包括多个测试任务的情况下，所述主控CPU核通过解析所述测试配置信息，以确定所述测试配置信息中的测试任务和执行所述测试任务的各个目标测试CPU核，并发送所述测试任务至所述各个目标测试CPU核；根据所述测试任务，所述各个目标测试CPU核控制与所述各个目标测试CPU核分别对应的待测设备执行测试任务，以获得测试结果，包括：
所述主控CPU核通过解析所述测试配置信息，以确定所述测试配置信息中的各个测试任务和分别执行所述各个测试任务的目标测试CPU核；所述分别执行所述各个测试任务的目标测试CPU核根据自身接收的测试任务，控制自身对应的待测设备执行该测试任务，以获得测试结果。
可选地，所述方法还包括：
所述各个目标测试CPU核将各自对应的待测设备执行所述测试任务获得的测试结果发送至所述主控CPU核；
所述主控CPU核将接收的测试结果发送至生成所述测试位流的终端设备。
在本发明实施例的第三方面，还提供了一种电子设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现如本发明第二方面所述的一种BMC串口带宽测试的方法的步骤。
在本发明实施例的第四方面，还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如本发明第二方面所述的一种BMC串口带宽测试的方法。
针对在先技术，本发明具备如下优点：
本发明实施例提供的一种BMC串口带宽测试的装置，终端设备的测试软件中设置有测试BMC串口的测试位流，通过终端设备的测试软件将该测试位流下发至FPGA板卡，在FPGA板卡下载到该测试位流后，FPGA板卡随即获得包括一个主控CPU核和多个测试CPU核的对BMC串口进行测试的测试框架，该测试位流中包括测试程序，在该测试框架构建成功后，其中的多个测试CPU核分别也获得了对BMC串口进行测试的测试程序。在FPGA板卡中构建好该测试框架后，通过终端设备的测试软件设置测试配置信息，并将该测试配置信息发送至主控CPU核。主控CPU核用于对接收到的测试配置信息进行解析，以确定到测试配置信息中的测试任务和执行该测试任务的各个目标测试CPU核，然后发送该测试任务至各个目标测试CPU核。各个目标测试CPU核在接收到测试任务后，控制与各自分别对应的BMC串口执行测试任务，以获得测试结果。在获得测试结果后将测试结果再发送至主控CPU核，由主控CPU核返回至终端设备，终端设备根据测试结果与BMC串口之间的对应关系对测试结果进行显示，并通过统计测试结果获得多个BMC串口同时进行工作时的极限工作性能。由此可避免当前的测试设备的性能对测试准确性的影响，使得能够准确测试出多路BMC串口同时工作的极限性能。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
图1为本发明实施例提供的一种BMC串口带宽测试的装置的结构示意图；
图2为本发明实施例提供的一种BMC串口带宽测试的装置的另一结构示意图；
图3为本发明实施例提供的一种BMC串口带宽测试的装置的示意图；
图4为本发明实施例提供的一种BMC串口带宽测试的方法中的测试CPU核的工作流程图；
图5为本发明实施例提供的一种BMC串口带宽测试的方法中的主控CPU核的工作流程图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。
在对本发明进行说明之前，先对本发明提出的背景进行说明，BMC是一种独立于服务器系统的小型监控系统，其作用是便于对服务器进行远程管理、监控、安装、重启等操作。BMC是一个集成在主板上的芯片(也有通过PCIE等各种形式插在主板上)，对外表现形式为一个标准RJ45网口，拥有独立IP。普通维护只需使用浏览器访问IP：PORT登录管理页面，服务器集群一般使用BMC指令进行大规模无人值守操作。
服务器的BMC芯片拥有多个串口(一般12路)，这些串口与服务器连接。多个串口共享系统资源，一起工作的通讯能力会相互影响。将BMC芯片的串口工作性能测试清楚，有利于设计出可靠的服务器的BMC系统方案。因此，掌握BMC芯片的串口的通讯能力显得尤为重要。目前对BMC串口的工作性能测试的方式为采用一台计算机加上串口卡对BMC串口性能进行测试，而这种测试方式，由于现在BMC串口的通信速率的不断增加，对系统资源的消耗也在增加，导致这种测试方式中的测试设备的性能已经无法满足对现有的多路BMC串口的同时工作的极限工作性能进行测试。有鉴于此，本发明提出一种新的BMC串口带宽测试的装置，以满足对现在通信速率不断增加的BMC串口的多串口同时工作的极限工作性能的测试。
图1为本发明实施例提供的一种BMC串口带宽测试的装置的结构示意图。如图1所示，所述装置包括：FPGA板卡和终端设备，图1中的PHY即为终端设备；所述终端设备，用于将测试BMC串口的测试位流发送至所述FPGA板卡；所述FPGA板卡，用于在接收所述测试位流后，获得一个主控CPU核和多个测试CPU核，图1中MB0即为主控CPU核，图1中的MB1-MB12即为测试CPU核；所述主控CPU核分别与所述多个测试CPU核进行数据传输；所述多个测试CPU核中的每个测试CPU核分别与各自对应的待测设备进行数据传输；所述终端设备，还用于设置测试配置信息，并将所述测试配置信息发送至所述主控CPU核；所述主控CPU核，用于解析所述测试配置信息，以确定所述测试配置信息中的测试任务和执行所述测试任务的各个目标测试CPU核，并发送所述测试任务至所述各个目标测试CPU核；所述多个测试CPU核中的所述各个目标测试CPU核，用于根据所述测试任务，控制所述各个目标测试CPU核各自对应的待测设备执行测试任务，以获得测试结果，所述待测设备为BMC串口；所述主控CPU核，用于接收所述各个目标测试CPU核的测试结果，并发送至所述终端设备；所述终端设备，用于根据待测设备与测试结果的对应关系，显示测试结果。如图1中所示的RS232即为BMC芯片的各个串口。
在本发明的实施例中，本发明实施例提供的一种BMC串口带宽测试的装置中FPGA板卡和终端设备。终端设备，用于将测试BMC串口的测试位流发送至所述FPGA板卡。
具体地，该BMC串口带宽测试的装置中的终端设备中设置有测试软件，测试软件中内置可对BMC串口进行测试的测试位流，通过终端设备将测试BMC串口的测试位流发送至FPGA板卡，FPGA板卡在下载完成该测试位流后，随即获得一个包括主控CPU核和多个测试CPU核的测试框架，该测试框架中每个测试CPU核同时也获得了测试程序。主控CPU核负责总体的协调工作，测试CPU核负责BMC的具体串口工作性能测试，一个测试CPU核对应一个BMC的一个串口。
优选地，由于BMC芯片拥有的串口数量多为12路，因此优选构建的该测试框架中的测试CPU核的数量为12个，应当理解的是这只是一种优选实施方式，测试CPU核的数量同样可以根据实际应用情况设置为其他数量，在此不做具体限定。同时，MicroBlaze CPU核为一种可嵌入在FPGA中的RISC处理器软核，其具有运行速度快、占用资源少、可配置性强等特点，因此本发明中的一个主控CPU核和多个测试CPU核均分别采用独立的MicroBlaze CPU核，应当理解的是这只是一种优选实施方式，本发明中的一个主控CPU核和多个测试CPU核同样可以采用其他的CPU核，在此不做具体限制。
在本发明实施例中，主控CPU核分别与多个测试CPU核进行连接，以进行数据传输，一种优选的连接方式为CAN连接，主控CPU核通过CAN连接方式分别与各个测试CPU核进行连接，以进行数据传输，或通过共享内存进行数据传输。由于各个测试CPU核相互之间是独立工作的，其外设串口相互之间并不影响。多个测试CPU核中的每个测试CPU核则分别与各自对应的待测设备进行数据传输，一种优选的连接方式为UART连接，测试CPU核与自身对应的待测设备通过UART连接方式进行连接。其中，待测设备为BMC芯片的串口，本发明中的一个测试CPU核与BMC芯片中的一个串口对应，测试CPU核与BMC芯片中的串口为一一对应关系。
在FPGA完成包括一个主控CPU核和多个测试CPU核的测试框架构建后，终端设备还用于设置测试配置信息，并将该测试配置信息发送至主控CPU核，主控CPU核基于该测试配置信息控制测试CPU核对待测设备执行测试任务。其中，测试配置信息中包括测试任务、执行测试任务的测试CPU核、测试时长和测试模式，测试模式包括收模式、发模式和收发模式。终端设备与FPGA板卡通过网络连接，也可以采用其他总线进行通信。
主控CPU核，用于解析测试配置信息，以确定该测试配置信息中的测试任务和与需要执行该测试任务的待测设备连接的各个目标测试CPU核，在解析获得测试任务和执行该测试任务的各个目标测试CPU核后，发送该测试任务至执行该测试任务的各个目标测试CPU核。多个测试CPU核中的该各个目标测试CPU核，用于根据接收到的该测试任务，通过测试程序控制与自身连接的待测设备执行测试任务，以获得测试结果，待测设备即为BMC串口。其中，测试配置信息包括测试任务、执行测试任务的BMC串口，测试任务至少包括测试时长和测试模式，测试模块包括收模式，发模式和收发模式。其中，由于BMC串口与测试CPU核一一对应，在执行测试任务的BMC串口确定的同时，执行测试任务的目标测试CPU核随之确定。
示例地，多个测试CPU核包括MB1至MB12，主控CPU核通过解析测试配置信息，确定到其中的测试任务为A，执行该测试任务A的各个目标测试CPU核为多个测试CPU核中的MB1、MB2、MB3、MB4、MB6。主控CPU核在解析获得上述解析结果后，将解析获得的测试任务A发送至测试CPU核MB1、MB2、MB3、MB4、MB6。测试CPU核MB1、MB2、MB3、MB4、MB6与各自连接的待测设备执行该测试任务，以获得各自的测试结果。
在本发明中，所述主控CPU核还包括启动测试指令发送单元；所述启动测试指令发送单元，用于在所述各个目标测试CPU核将接收的所述测试任务发送至各自对应的待测设备后，发送启动测试指令；所述各个目标测试CPU核，还用于根据所述测试任务，在接收到所述启动测试指令时控制所述各个目标测试CPU核各自对应的待测设备执行测试任务，以获得测试结果。
在本发明的实施例中，由于需要测试多路BMC串口同时工作的极限工作性能。因此，准确控制多路BMC串口同时进行工作的时刻则尤为重要，而由于各个目标测试CPU核在接收到测试任务后，需要将测试任务再发送至各自的待测设备。若直接在测试任务中添加启动测试指令，由于由主控CPU核将测试任务传输至各个待测设备的数据传输延迟存在，将导致不同的待测设备接收到测试任务的时间存在偏差，而这将使得各个BMC串口同时进行工作的开始时刻存在偏差，从而导致表征多个BMC串口同时进行工作的极限工作性能的最终测试结果的准确性受到一定程度影响。而本发明为解决这一问题，将测试任务和启动测试任务的启动测试指令分开发送，在各个目标测试CPU核将接收到的测试任务发送至各自对应的待测设备后，再由主控CPU核发送启动测试指令，以通过测试程序控制各个目标测试CPU核同时启动对各自待测设备的测试任务。
具体地，主控CPU核中还包括启动测试指令发送单元，该启动测试指令发送单元用于在各个目标测试CPU核将接收到测试任务发送至各自对应的待测设备，待测设备都准备好进行测试任务的执行后，再通过CAN连接向各个目标测试CPU核发送启动测试指令。各个目标测试CPU核接收到该启动测试指令后，通过测试程序控制各自的待测设备同时进行测试任务的执行，以此来提高同时开始执行测试任务的准确性，从而使得表征多个BMC串口同时进行工作的极限工作性能的最终测试结果的准确性更高。
在本发明中，所述主控CPU核分别与所述多个测试CPU核进行数据传输的方式包括CAN数据传输和GPIO数据传输；所述主控CPU核通过所述CAN数据传输将所述测试任务发送至所述各个目标测试CPU核；在所述各个目标测试CPU核接收到所述测试任务后，所述启动测试指令发送单元通过所述GPIO数据传输发送所述启动测试指令。
在本发明的实施例中，由于CAN连接在数据传输中需要带地址，而这将使得各个目标测试CPU核接收到的启动测试指令仍旧存在一定时间偏差，从而导致多个BMC串口同时进行工作的启动时间存在一定偏差，从而使得表征多个BMC串口同时进行工作的极限工作性能的最终测试结果的还是会受到不是同步启动测试而造成的准确性不足的问题。图2为本发明实施例提供的一种BMC串口带宽测试的装置的另一结构示意图，如图2所示，为进一步解决该问题，本发明通过两种数据传输方式进行数据传输，在主控CPU核分别与各个测试CPU核进行CAN连接的方式的基础上，再增加一个GPIO(General Purpose Input Output)连接，也就是主控CPU核分别与各个测试CPU核通过两种连接方式进行连接。GPIO类似于时间同步系统，通过该GPIO连接发送启动测试指令可以使得各个目标测试CPU核更加同步地接收到启动测试指令。因此，本发明通过CAN连接方式进行测试任务的发送，在各个目标测试CPU核将接收到测试任务发送至各自对应的待测设备，待测设备都准备好进行测试任务的执行后，再通过GPIO(General Purpose Input Output)连接向各个目标测试CPU核发送启动测试指令，以控制各个待测设备更加准确地同时启动测试任务，从而使得最终的测试结果能够更加准确地表征多个BMC串口同时工作的极限工作性能。
具体地，主控CPU核通过CAN数据传输将测试任务发送至执行该测试任务的各个目标测试CPU核。在各个目标测试CPU核接收到该测试任务，并将该测试任务发送至各自对应的待测设备，以使得待测设备准备好执行测试任务后，主控CPU核的启动测试指令发送单元再通过GPIO数据传输发送启动测试指令，以控制各个目标测试CPU核同时启动测试任务的执行。
在本发明中，在所述测试配置信息中的测试任务包括多个测试任务的情况下，所述主控CPU核，还用于解析所述测试配置信息，以确定所述测试配置信息中的各个测试任务和分别执行所述各个测试任务的目标测试CPU核，并发送所述各个测试任务至各自对应的目标测试CPU核；所述分别执行所述各个测试任务的目标测试CPU核，用于根据自身接收的测试任务，控制自身对应的待测设备执行该测试任务，以获得测试结果。
在本发明的实施例中，本发明为提高测试工作的多样性，以提高测试结果能够更加准确地反映多个BMC串口在实际应用过程中的同时进行工作的极限工作性能。本发明第一方面所提供的一种新的BMC串口带宽测试的装置不仅能实现多个BMC串口同时执行同一个测试任务的极限工作性能，还能够使多个BMC串口能够同时执行各自不同的测试任务，获得测试结果，以使得测试结果能够更加准确的反映多个BMC串口在实际应用过程中的同时进行工作的极限工作性能。
具体地，测试配置信息中内置多个不同的测试任务，而主控CPU核通过解析测试配置信息，获得测试配置信息中包括的多个不同的测试任务，并确定到执行各个不同的测试任务的对应目标测试CPU核，并将各个不同的测试任务发送至各自对应的目标测试CPU核。各个目标测试CPU核根据各自接收到的测试任务，通过测试程序控制与自身对应的待测设备执行该测试任务，以获得测试结果。
示例地，多个测试CPU核包括MB1至MB12，主控CPU核通过解析测试配置信息，以确定到其中包括的测试任务B、C、D，其中执行测试任务B的目标测试CPU核为MB1和MB2，执行测试任务C的目标测试CPU核为MB3和MB4，执行测试任务D的目标测试CPU核为MB5和MB6。
主控CPU核通过CAN连接将测试任务B发送至目标测试CPU核MB1和MB2，主控CPU核通过CAN连接将测试任务C发送至目标测试CPU核MB3和MB4，主控CPU核通过CAN连接将测试任务D发送至目标测试CPU核MB5和MB6。
目标测试CPU核MB1和MB2在接收到测试任务B后，将测试任务B发送至各自对应的待测设备，目标测试CPU核MB3和MB4在接收到测试任务C后，将测试任务C发送至各自对应的待测设备，目标测试CPU核MB5和MB6在接收到测试任务D后，将测试任务D发送至各自对应的待测设备。
在各个待测设备均接收到各自需要执行的测试任务后，主控CPU核中的启动测试指令发送单元通过GPIO连接向目标测试CPU核MB1至MB6发送启动测试指令，以控制目标测试CPU核MB1至MB6各自对应的待测设备执行各自的测试任务。
在本发明中，所述GPIO数据传输配置为中断输入。
在本发明的实施例中，为提高各个目标测试CPU同步接收到启动测试指令的准确性，本发明将GPIO数据传输配置为中断输入方式。
在本发明中，所述各个目标测试CPU核，用于将各自对应的待测设备执行所述测试任务获得的测试结果发送至所述主控CPU核；所述主控CPU核，用于将接收的测试结果发送至生成所述测试位流的终端设备。
在本发明的实施例中，在各个目标测试CPU核控制各自对应的待测设备执行完成测试任务后，获得各自的测试结果，在获得该各自的测试结果后，各个目标测试CPU核用于将获得的该各自的测试结果发送至主控CPU核。主控CPU核在接收到该各自的测试结果后，对其进行统计分析获得最终的测试结果，并将该最终的测试结果发送至生成测试位流的终端设备。
在本发明的实施例中，图3为本发明实施例提供的一种BMC串口带宽测试的装置的示意图。如图2和图3所示，本发明的实施例提供的一种BMC串口带宽测试的装置中包括终端设备和FPGA板卡。图3中的PHY即为终端设备，包括一台带有网络的PC机或一台服务器或者是嵌入式设备。该终端设备中设置有测试软件用于将测试BMC串口的测试位流发送给FPGA板卡。在FPGA下载好该测试位流后，该FPGA板卡随即获得一个包括一个主控CPU核和多个测试CPU核的测试框架。
具体地，工程人员通过终端设备的测试软件选择测试BMC串口的测试位流发送至FPGA板卡，FPGA板卡在下载完成该测试位流后，随即获得一个包括主控CPU核和多个测试CPU核的测试框架，该测试框架中每个测试CPU核同时也获得了测试程序。主控CPU核负责总体的协调工作，测试CPU核负责BMC的具体串口工作性能测试，一个测试CPU核对应BMC的一个串口。在完成测试框架的构建后，终端设备再通过测试软件将通过测试软件设置的测试配置信息发送给主控CPU核，主控CPU核通过解析测试配置信息，以获得测试配置信息中包括的测试任务和与需要执行该测试任务的待测设备连接的各个目标测试CPU核，并通过主控CPU核将该测试任务发送至各个目标测试CPU核。其中，目标测试CPU核表征的是测试CPU核中当前需要执行测试任务的测试CPU核。各个目标测试CPU核接收到测试任务，并根据各自接收到的测试任务，通过测试程序控制各自对应的待测设备执行测试任务，以获得测试结果，在本发明的实施例中所述待测设备为BMC串口。在各个目标测试CPU核完成测试任务后，将测试结果发送至主控CPU核，主控CPU核将接收到的测试结果进行解析统计，获得表征多个BMC串口同时工作的极限工作性能的最终的测试结果，将该最终的测试结果和各个目标测试CPU核的测试结果均发送至终端设备。终端设备根据待测设备与测试结果的对应关系，显示测试结果，并显示表征多个BMC串口同时工作的极限工作性能的最终的测试结果。
在本发明的实施例中，测试配置信息中包括测试任务、执行测试任务的测试CPU核，测试任务包括至少测试时长和测试模式，测试模式包括收模式、发模式和收发模式。终端设备与FPGA板卡通过网络连接，也可以采用其他总线进行通信。
在本发明的实施例中，最终测试框架中FPGA板卡主要作用采用13个独立的MicroBlaze CPU核，架构如图2所示，主控CPU核MB0(MicroBlaze)核负责总体协调，测试CPU核MB1-MB12负责具体的BMC串口的工作性能测试。MicroBlaze嵌入式软核是一个可嵌入在FPGA中的RISC处理器软核，具有运行速度快、占用资源少、可配置性强等优点。
本发明实施例所提供的一种BMC串口带宽测试的装置，用于测试BMC串口的测试位流是由工程人员根据BMC串口的配置提前开发的一种测试位流，其内置于所述终端设备的测试软件中，在需要对BMC串口这种类型的待测设备进行测试时，通过终端设备选择该测试位流并下发至本发明中的FPGA板卡，在FPGA板卡下载好该测试位流后，随即就构建好一个用于BMC串口测试的测试框架，然后通过该测试框架执行后续的测试操作，该后续的测试操作与上述实施方式中的实施过程相同，在此不再赘述。
同时，本发明实施例所提供的一种BMC串口带宽测试的装置不仅适用于对BMC串口进行测试，同时还适用于不同于BMC串口的其他待测设备。具体地，通过本发明提供的一种BMC串口带宽测试的装置，先通过工程人员根据该不同于BMC串口的其他待测设备的配置，提前开发一种对应的测试位流，将其内置于终端设备的测试软件中，在需要对该不同于BMC串口的其他待测设备执行测试任务时，通过终端设备从测试软件中选择用于对该不同于BMC串口的其他待测设备进行测试的测试位流，并将其发送至FPGA板卡，FPGA板卡接收到该测试位流后，随即构建一个对该不同于BMC串口的其他待测设备进行测试的测试框架。然后再通过终端设备的测试软件设置测试配置信息，并将其发送给FPGA板卡中的测试框架，使得测试框架基于该测试配置信息执行对应的测试任务。
本发明实施例提供的一种BMC串口带宽测试的装置，终端设备的测试软件中设置有测试BMC串口的测试位流，通过终端设备的测试软件将该测试位流下发至FPGA板卡，在FPGA板卡下载到该测试位流后，FPGA板卡随即获得包括一个主控CPU核和多个测试CPU核的对BMC串口进行测试的测试框架，该测试位流中包括测试程序，在该测试框架构建成功后，其中的多个测试CPU核分别也获得了对BMC串口进行测试的测试程序。在FPGA板卡中构建好该测试框架后，通过终端设备的测试软件设置测试配置信息，并将该测试配置信息发送至主控CPU核。主控CPU核用于对接收到的测试配置信息进行解析，以确定到测试配置信息中的测试任务和执行该测试任务的各个目标测试CPU核，然后发送该测试任务至各个目标测试CPU核。各个目标测试CPU核在接收到测试任务后，控制与各自分别对应的BMC串口执行测试任务，以获得测试结果。在获得测试结果后将测试结果再发送至主控CPU核，由主控CPU核返回至终端设备，终端设备根据测试结果与BMC串口之间的对应关系对测试结果进行显示，并通过统计测试结果获得多个BMC串口同时进行工作时的极限工作性能。由此可避免当前的测试设备的性能对测试准确性的影响，使得能够准确测试出多路BMC串口同时工作的极限性能。
在本发明实施例的第二方面，提供了一种BMC串口带宽测试的方法，所述方法包括：通过终端设备将测试BMC串口的测试位流发送至FPGA板卡；所述FPGA板卡在接收到所述测试位流后，获得一个主控CPU核和多个测试CPU核；其中，所述主控CPU核分别与所述多个测试CPU核进行数据传输；所述多个测试CPU核中的每个测试CPU核分别与各自对应的待测设备进行数据传输；通过所述终端设备设置配置信息，并将所述测试配置信息发送至所述主控CPU核；所述主控CPU核通过解析所述测试配置信息，以确定所述测试配置信息中的测试任务和执行所述测试任务的各个目标测试CPU核，并发送所述测试任务至所述各个目标测试CPU核；根据所述测试任务，所述各个目标测试CPU核控制与所述各个目标测试CPU核分别对应的待测设备执行测试任务，以获得测试结果，所述待测设备为BMC串口；所述主控CPU核接收所述各个目标测试CPU核的测试结果，并发送至所述终端设备；所述终端设备根据待测设备与测试结果的对应关系，显示测试结果。
在本发明的实施例中，本发明提供的BMC串口带宽测试的装置中的终端设备中设置有测试软件，测试软件中内置可对BMC串口进行测试的测试位流，通过终端设备将测试BMC串口的测试位流发送至FPGA板卡，FPGA板卡在下载完成该测试位流后，随即获得一个包括主控CPU核和多个测试CPU核的测试框架，该测试框架中每个测试CPU核同时也获得了测试程序。主控CPU核负责总体的协调工作，测试CPU核负责BMC的具体串口工作性能测试，一个测试CPU核对应一个BMC的一个串口。
在本发明实施例中，主控CPU核分别与多个测试CPU核进行连接，以进行数据传输，一种优选的连接方式为CAN连接，主控CPU核通过CAN连接方式分别与各个测试CPU核进行连接，以进行数据传输，或通过共享内存进行数据传输。由于各个测试CPU核相互之间是独立工作的，其外设串口相互之间并不影响。多个测试CPU核中的每个测试CPU核则分别与各自对应的待测设备进行数据传输，一种优选的连接方式为UART连接，测试CPU核与自身对应的待测设备通过UART连接方式进行连接。其中，待测设备为BMC芯片的串口，本发明中的一个测试CPU核与BMC芯片中的一个串口对应，测试CPU核与BMC芯片中的串口为一一对应关系。
在FPGA完成包括一个主控CPU核和多个测试CPU核的测试框架构建后，终端设备将通过测试软件设置的测试配置信息发送至主控CPU核，主控CPU核通过解析测试配置信息，以确定该测试配置信息中的测试任务和与需要执行该测试任务的待测设备连接的各个目标测试CPU核，在解析获得测试任务和执行该测试任务的各个目标测试CPU核后，发送该测试任务至执行该测试任务的各个目标测试CPU核。该各个目标测试CPU核根据接收到的该测试任务，通过测试程序控制与自身连接的待测设备执行测试任务，以获得测试结果，待测设备即为BMC串口。
在本发明中，所述方法还包括：在所述各个目标测试CPU核将接收的所述测试任务发送至各自对应的待测设备后，所述主控CPU核发送启动测试指令；所述根据所述测试任务，所述根据所述测试任务，所述各个目标测试CPU核控制与所述各个目标测试CPU核分别对应的待测设备执行测试任务，以获得测试结果，包括：根据所述测试任务，在所述各个目标测试CPU核接收到所述启动测试指令时控制与所述各个目标测试CPU核分别对应的待测设备执行测试任务，以获得测试结果。
在本发明的实施例中，由于需要测试多路BMC串口同时工作的极限工作性能。因此，准确控制多路BMC串口同时进行工作的时刻则尤为重要，而由于各个目标测试CPU核在接收到测试任务后，需要将测试任务再发送至各自的待测设备。若直接在测试任务中添加启动测试指令，由于由主控CPU核将测试任务传输至各个待测设备的数据传输延迟存在，将导致不同的待测设备接收到测试任务的时间存在偏差，而这将使得各个BMC串口同时进行工作的开始时刻存在偏差，从而导致表征多个BMC串口同时进行工作的极限工作性能的最终测试结果的准确性受到一定程度影响。而本发明为解决这一问题，将测试任务和启动测试任务的启动测试指令分开发送，在各个目标测试CPU核将接收到的测试任务发送至各自对应的待测设备后，再由主控CPU核发送启动测试指令，以控制各个目标测试CPU核同时启动对各自待测任务的测试任务。
具体地，主控CPU核通过解析测试配置信息，以确定测试配置信息中的测试任务和执行该测试任务的各个目标测试CPU核，并将解析获得的测试任务发送至执行该测试任务的各个目标测试CPU核。各个目标测试CPU核将接收到测试任务，并将接收到的该测试任务发送至各自对应的待测设备，在待测设备都准备好进行测试任务的执行后，主控CPU核再通过CAN连接向各个目标测试CPU核发送启动测试指令。各个目标测试CPU核接收到该启动测试指令后，控制各自的待测设备同时进行测试任务的执行，以此来提高同时开始执行测试任务的准确性，从而使得表征多个BMC串口同时进行工作的极限工作性能的最终测试结果的准确性更高。
在本发明中，所述主控CPU核与所述多个测试CPU核之间进行数据连接传输的方式包括CAN数据传输和GPIO数据传输；所述主控CPU核通过所述CAN数据传输发送所述测试任务，以及，所述主控CPU核通过所述GPIO数据传输发送所述启动测试指令，其中所述GPIO数据传输配置为中断输入。
在本发明的实施例中，由于CAN连接在数据传输中需要带地址，而这将使得各个目标测试CPU核接收到的启动测试指令仍旧存在一定时间偏差，从而导致多个BMC串口同时进行工作的启动时间存在一定偏差，从而使得表征多个BMC串口同时进行工作的极限工作性能的最终测试结果的还是会受到不是同步启动测试而造成的准确性不足的问题。为进一步解决该问题，本发明通过两种数据传输方式进行数据传输，在主控CPU核分别与各个测试CPU核进行CAN连接的方式的基础上，再增加一个GPIO(General Purpose Input Output)连接，也就是主控CPU核分别与各个测试CPU核通过两种连接方式进行连接。GPIO类似于时间同步系统，通过该GPIO连接发送启动测试指令可以使得各个目标测试CPU核更加同步地接收到启动测试指令。因此，本发明通过CAN连接方式进行主控CPU核与目标测试CPU核之间的测试任务发送，在各个目标测试CPU核将接收到测试任务发送至各自对应的待测设备，以及待测设备都准备好进行测试任务的执行后，再通过GPIO(General Purpose Input Output)连接向各个目标测试CPU核发送启动测试指令，以控制各个待测设备更加准确地同时启动测试任务，从而使得最终的测试结果能够更加准确地表征多个BMC串口同时工作的极限工作性能。
具体地，主控CPU核通过CAN数据传输将测试任务发送至执行该测试任务的各个目标测试CPU核。在各个目标测试CPU核接收到该测试任务，并将该测试任务发送至各自对应的待测设备，以使得待测设备准备好执行测试任务后，主控CPU核再通过GPIO数据传输发送启动测试指令，以控制各个目标测试CPU核同时启动测试任务的执行。
在本发明的实施例中，为提高各个目标测试CPU同步接收到启动测试指令的准确性，本发明将GPIO数据传输配置为中断输入方式。
在本发明中，在所述测试配置信息中的测试任务包括多个测试任务的情况下，所述主控CPU核通过解析所述测试配置信息，以确定所述测试配置信息中的测试任务和执行所述测试任务的各个目标测试CPU核，并发送所述测试任务至所述各个目标测试CPU核；根据所述测试任务，所述各个目标测试CPU核控制与所述各个目标测试CPU核分别对应的待测设备执行测试任务，以获得测试结果，包括：所述主控CPU核通过解析所述测试配置信息，以确定所述测试配置信息中的各个测试任务和分别执行所述各个测试任务的目标测试CPU核；所述分别执行所述各个测试任务的目标测试CPU核根据自身接收的测试任务，控制自身对应的待测设备执行该测试任务，以获得测试结果。
在本发明的实施例中，本发明为提高测试工作的多样性，以提高测试结果能够更加准确地反映多个BMC串口在实际应用过程中的同时进行工作的极限工作性能。本发明中的测试配置信息中的测试任务可包括多种不同的测试任务。
具体地，测试配置信息中可内置多个不同的测试任务，主控CPU核通过解析测试配置信息，以确定到测试配置信息中各个不同的测试任务，并确定到执行该各个不同的测试任务的对应目标测试CPU核，并将各个不同的测试任务发送至各自对应的目标测试CPU核。各个目标测试CPU核根据各自接收到的测试任务，通过测试程序控制与自身对应的待测设备执行该测试任务，以获得测试结果。
示例地，多个测试CPU核包括MB1至MB12，主控CPU核通过解析测试配置信息，以确定到其中包括测试任务E、F、G，其中执行测试任务E的目标测试CPU核为MB7和MB8，执行测试任务F的目标测试CPU核为MB9和MB10，执行测试任务G的目标测试CPU核为MB11和MB12。
主控CPU核通过CAN连接将测试任务E发送至目标测试CPU核MB7和MB8，主控CPU核通过CAN连接将测试任务F发送至目标测试CPU核MB9和MB10，主控CPU核通过CAN连接将测试任务G发送至目标测试CPU核MB11和MB12。
目标测试CPU核MB7和MB8在接收到测试任务E后，将测试任务E发送至各自对应的待测设备，目标测试CPU核MB9和MB10在接收到测试任务F后，将测试任务F发送至各自对应的待测设备，目标测试CPU核MB11和MB12在接收到测试任务G后，将测试任务G发送至各自对应的待测设备。
在各个待测设备均接收到各自需要执行的测试任务后，主控CPU核中的启动测试指令发送单元通过GPIO连接向目标测试CPU核MB7至MB12发送启动测试指令，以控制目标测试CPU核MB7至MB12各自对应的待测设备执行各自的测试任务。
在本发明中，所述方法还包括：所述各个目标测试CPU核将各自对应的待测设备执行所述测试任务获得的测试结果发送至所述主控CPU核；所述主控CPU核将接收的测试结果发送至生成所述测试位流的终端设备。
在本发明的实施例中，在各个目标测试CPU核控制各自对应的待测设备执行完成测试任务后，获得各自的测试结果，在获得该各自的测试结果后，各个目标测试CPU核将获得的该各自的测试结果发送至主控CPU核。主控CPU核在接收到该各自的测试结果后，对其进行统计分析获得最终的测试结果，并将该最终的测试结果发送至生成测试位流的终端设备。
在本发明的实施例中，图4为本发明实施例提供的一种BMC串口带宽测试的方法中的测试CPU核的工作流程图；图5为本发明实施例提供的一种BMC串口带宽测试的方法中的主控CPU核的工作流程图。如图5所示，主控CPU核的工作过程为在上一次测试任务执行完成和下一次测试任务开始执行之前，对自身进行初始化，然后准备进行下一次的测试任务的执行；首先是解析测试配置信息，以确定其中的测试任务和执行该测试任务的目标测试CPU核后，将该测试任务发送至目标测试CPU核；在目标测试CPU核接收到该测试任务，并将其发送至各自对应的待测设备后，主控CPU核再通过GPIO发送启动测试指令通知各个目标测试CPU核控制执行测试任务，并在接收到由各个目标测试CPU核发送的测试结果后，对测试结果进行解析统计，获得最终测试结果，将该最终测试结果上传至终端设备。如图4所示，测试CPU核的工作过程为在上一次测试任务执行完成和下一次测试任务开始执行之前，对自身进行初始化，然后准备进行下一次的测试任务的执行；在测试CPU核为需要执行测试任务的目标测试CPU核时，接收由主控CPU核发送的测试任务，并将接收到的测试任务发送至待测设备，以通知待测设备准备执行测试任务，在所有目标测试CPU核均将测试任务发送至各自对应的待测设备后，接收由主控CPU核发送的启动测试指令，根据该启动测试指令，各个目标测试CPU核同步控制各自对应的待测设备同时执行测试任务，在测试任务完成执行后，统计自身的测试结果，并将测试结果发送至主控CPU核。
本发明实施例提供的一种BMC串口带宽测试的方法，终端设备的测试软件中设置有测试BMC串口的测试位流，通过终端设备的测试软件将该测试位流下发至FPGA板卡，在FPGA板卡下载到该测试位流后，FPGA板卡随即获得包括一个主控CPU核和多个测试CPU核的对BMC串口进行测试的测试框架，该测试位流中包括测试程序，在该测试框架构建成功后，其中的多个测试CPU核分别也获得了对BMC串口进行测试的测试程序。在FPGA板卡中构建好该测试框架后，通过终端设备的测试软件设置测试配置信息，并将该测试配置信息发送至主控CPU核。主控CPU核用于对接收到的测试配置信息进行解析，以确定到测试配置信息中的测试任务和执行该测试任务的各个目标测试CPU核，然后发送该测试任务至各个目标测试CPU核。各个目标测试CPU核在接收到测试任务后，控制与各自分别对应的BMC串口执行测试任务，以获得测试结果。在获得测试结果后将测试结果再发送至主控CPU核，由主控CPU核返回至终端设备，终端设备根据测试结果与BMC串口之间的对应关系对测试结果进行显示，并通过统计测试结果获得多个BMC串口同时进行工作时的极限工作性能。由此可避免当前的测试设备的性能对测试准确性的影响，使得能够准确测试出多路BMC串口同时工作的极限性能。
在本发明实施例的第三方面，还提供了一种电子设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现如本发明第二方面提供的一种BMC串口带宽测试的方法的步骤。
在本发明实施例的第四方面，还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如权利要求7-11中任一所述的一种BMC串口带宽测试的方法。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (13)

1.一种BMC串口带宽测试的装置，其特征在于，所述装置包括：FPGA板卡和终端设备；
所述终端设备，用于将测试BMC串口的测试位流发送至所述FPGA板卡；
所述FPGA板卡，用于在接收所述测试位流后，获得一个主控CPU核和多个测试CPU核；所述主控CPU核分别与所述多个测试CPU核进行数据传输；所述多个测试CPU核中的每个测试CPU核分别与各自对应的待测设备进行数据传输；
所述终端设备，还用于设置测试配置信息，并将所述测试配置信息发送至所述主控CPU核；
所述主控CPU核，用于解析所述测试配置信息，以确定所述测试配置信息中的测试任务和执行所述测试任务的各个目标测试CPU核，并发送所述测试任务至所述各个目标测试CPU核；
所述多个测试CPU核中的所述各个目标测试CPU核，用于根据所述测试任务，控制所述各个目标测试CPU核各自对应的待测设备执行测试任务，以获得测试结果，所述待测设备为BMC串口；
所述主控CPU核，用于接收所述各个目标测试CPU核的测试结果，并发送至所述终端设备；
所述终端设备，用于根据待测设备与测试结果的对应关系，显示测试结果。
2.根据权利要求1所述的一种BMC串口带宽测试的装置，其特征在于，所述主控CPU核还包括启动测试指令发送单元；
所述启动测试指令发送单元，用于在所述各个目标测试CPU核将接收的所述测试任务发送至各自对应的待测设备后，发送启动测试指令；
所述各个目标测试CPU核，还用于根据所述测试任务，在接收到所述启动测试指令时控制所述各个目标测试CPU核各自对应的待测设备执行测试任务，以获得测试结果。
3.根据权利要求2所述的一种BMC串口带宽测试的装置，其特征在于，所述主控CPU核分别与所述多个测试CPU核进行数据传输的方式包括CAN数据传输和GPIO数据传输；
所述主控CPU核通过所述CAN数据传输将所述测试任务发送至所述各个目标测试CPU核；
在所述各个目标测试CPU核接收到所述测试任务后，所述启动测试指令发送单元通过所述GPIO数据传输发送所述启动测试指令。
4.根据权利要求2所述的一种BMC串口带宽测试的装置，其特征在于，在所述测试配置信息中的测试任务包括多个测试任务的情况下，所述主控CPU核，还用于解析所述测试配置信息，以确定所述测试配置信息中的各个测试任务和分别执行所述各个测试任务的目标测试CPU核，并发送所述各个测试任务至各自对应的目标测试CPU核；
所述分别执行所述各个测试任务的目标测试CPU核，用于根据自身接收的测试任务，控制自身对应的待测设备执行该测试任务，以获得测试结果。
5.根据权利要求3所述的一种BMC串口带宽测试的装置，其特征在于，所述GPIO数据传输配置为中断输入。
6.根据权利要求1所述的一种BMC串口带宽测试的装置，其特征在于，所述各个目标测试CPU核，用于将各自对应的待测设备执行所述测试任务获得的测试结果发送至所述主控CPU核；
所述主控CPU核，用于将接收的测试结果发送至生成所述测试位流的终端设备。
7.一种BMC串口带宽测试的方法，其特征在于，所述方法包括：
通过终端设备将测试BMC串口的测试位流发送至FPGA板卡；
所述FPGA板卡在接收到所述测试位流后，获得一个主控CPU核和多个测试CPU核；其中，所述主控CPU核分别与所述多个测试CPU核进行数据传输；所述多个测试CPU核中的每个测试CPU核分别与各自对应的待测设备进行数据传输；
通过所述终端设备设置配置信息，并将所述测试配置信息发送至所述主控CPU核；
所述主控CPU核通过解析所述测试配置信息，以确定所述测试配置信息中的测试任务和执行所述测试任务的各个目标测试CPU核，并发送所述测试任务至所述各个目标测试CPU核；
根据所述测试任务，所述各个目标测试CPU核控制与所述各个目标测试CPU核分别对应的待测设备执行测试任务，以获得测试结果，所述待测设备为BMC串口；
所述主控CPU核接收所述各个目标测试CPU核的测试结果，并发送至所述终端设备；
所述终端设备根据待测设备与测试结果的对应关系，显示测试结果。
8.根据权利要求7所述的一种BMC串口带宽测试的方法，其特征在于，所述方法还包括：
在所述各个目标测试CPU核将接收的所述测试任务发送至各自对应的待测设备后，所述主控CPU核发送启动测试指令；
所述根据所述测试任务，所述根据所述测试任务，所述各个目标测试CPU核控制与所述各个目标测试CPU核分别对应的待测设备执行测试任务，以获得测试结果，包括：
根据所述测试任务，在所述各个目标测试CPU核接收到所述启动测试指令时控制与所述各个目标测试CPU核分别对应的待测设备执行测试任务，以获得测试结果。
9.根据权利要求8所述的一种BMC串口带宽测试的方法，其特征在于，所述主控CPU核与所述多个测试CPU核之间进行数据连接传输的方式包括CAN数据传输和GPIO数据传输；所述主控CPU核通过所述CAN数据传输发送所述测试任务，以及，所述主控CPU核通过所述GPIO数据传输发送所述启动测试指令，其中所述GPIO数据传输配置为中断输入。
10.根据权利要求8所述的一种BMC串口带宽测试的方法，其特征在于，在所述测试配置信息中的测试任务包括多个测试任务的情况下，所述主控CPU核通过解析所述测试配置信息，以确定所述测试配置信息中的测试任务和执行所述测试任务的各个目标测试CPU核，并发送所述测试任务至所述各个目标测试CPU核；根据所述测试任务，所述各个目标测试CPU核控制与所述各个目标测试CPU核分别对应的待测设备执行测试任务，以获得测试结果，包括：
所述主控CPU核通过解析所述测试配置信息，以确定所述测试配置信息中的各个测试任务和分别执行所述各个测试任务的目标测试CPU核；所述分别执行所述各个测试任务的目标测试CPU核根据自身接收的测试任务，控制自身对应的待测设备执行该测试任务，以获得测试结果。
11.根据权利要求7所述的一种BMC串口带宽测试的方法，其特征在于，所述方法还包括：
所述各个目标测试CPU核将各自对应的待测设备执行所述测试任务获得的测试结果发送至所述主控CPU核；
所述主控CPU核将接收的测试结果发送至生成所述测试位流的终端设备。
12.一种电子设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现如权利要求7-11任一所述的一种BMC串口带宽测试的方法的步骤。
13.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求7-11中任一所述的一种BMC串口带宽测试的方法。
CN202211336887.2A 2022-10-28 2022-10-28 Bmc串口带宽测试的装置、方法、电子设备及介质 Pending CN115576761A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211336887.2A CN115576761A (zh) 2022-10-28 2022-10-28 Bmc串口带宽测试的装置、方法、电子设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211336887.2A CN115576761A (zh) 2022-10-28 2022-10-28 Bmc串口带宽测试的装置、方法、电子设备及介质

Publications (1)

Publication Number Publication Date
CN115576761A true CN115576761A (zh) 2023-01-06

Family

ID=84586426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211336887.2A Pending CN115576761A (zh) 2022-10-28 2022-10-28 Bmc串口带宽测试的装置、方法、电子设备及介质

Country Status (1)

Country Link
CN (1) CN115576761A (zh)

Similar Documents

Publication Publication Date Title
US10621797B2 (en) System and method for transferring diagnostic commands to a vehicle
CN112055096B (zh) 自动设置设备通信地址的方法及装置
KR101280287B1 (ko) 임베디드 소프트웨어 검증장치 및 그 운용방법
CN105183575A (zh) 处理器故障的诊断方法、装置及系统
CN107066413B (zh) 一种用于处理多个总线设备数据的方法及其总线系统
US12086093B2 (en) Serial port control system based on complex programmable logic device (CPLD) and communication method therefor
CN116723198A (zh) 一种多节点服务器主机控制方法、装置、设备、存储介质
CN112565036A (zh) 数据传输方法、装置、存储介质及通信系统
CN116627861B (zh) 基于扩展器的数据处理方法、系统、电子设备及存储介质
CN113407469A (zh) 一种参数配置方法及装置、存储介质及电子装置
WO2014000299A1 (zh) 串口重定向处理方法、设备和系统
CN115576761A (zh) Bmc串口带宽测试的装置、方法、电子设备及介质
CN112148537A (zh) 总线监控装置及方法、存储介质、电子装置
CN113645052B (zh) 一种固件调试方法及相关设备
CN110244638B (zh) 数据监控装置及方法
CN115952074B (zh) 片上系统的性能验证方法及装置
CN117172205B (zh) 性能分析方法、装置、电子设备及存储介质
CN117834750B (zh) 获取协议数据的装置、方法、系统、设备、介质及服务器
JP2003177937A (ja) エミュレータ・ユニットとホスト装置の間の通信を改善する装置と方法
CN111524053B (zh) 空气质量预报系统的信息采集方法、装置、设备及介质
CN113608935B (zh) 一种测试网卡的方法、系统、设备及介质
CN219916332U (zh) 一种针对数据处理器dpu的性能测试系统
CN113868033B (zh) 一种服务器调试方法
JP2004021751A (ja) デバッグ装置、デバッグプログラム、およびデバッグプログラム記録媒体
CN111143153B (zh) 可远程取得系统运作信息的服务器管理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination