CN115565980A - 半导体装置结构及其形成方法 - Google Patents

半导体装置结构及其形成方法 Download PDF

Info

Publication number
CN115565980A
CN115565980A CN202210937957.3A CN202210937957A CN115565980A CN 115565980 A CN115565980 A CN 115565980A CN 202210937957 A CN202210937957 A CN 202210937957A CN 115565980 A CN115565980 A CN 115565980A
Authority
CN
China
Prior art keywords
conductor
conductive
pillar
conductor via
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210937957.3A
Other languages
English (en)
Inventor
郑明达
林威宏
黄晖闵
薛长荣
蔡柏豪
林永胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115565980A publication Critical patent/CN115565980A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

提供半导体装置结构及其形成方法。半导体装置结构包括互连结构，在半导体基底的上方。半导体装置结构包括导体柱，在互连结构的上方。导体柱具有突出部，其向半导体基底延伸。半导体装置结构包括上导体导孔，在导体柱与互连结构之间。以第一距离横向分离上导体导孔的中心与突出部的中心。半导体装置结构包括下导体导孔，在上导体导孔与互连结构之间。下导体导孔经由上导体导孔而电性连接于导体柱。以第二距离横向分离下导体导孔的中心与突出部的中心，第二距离短于第一距离。

Description

半导体装置结构及其形成方法
技术领域
本公开实施例是关于半导体装置结构及其形成方法，特别是关于三维封装或三维集成电路装置及其形成方法。
背景技术
半导体集成电路(integrated circuit；IC)产业已历经指数型的成长。半导体制造制程的持续进步的结果，已使半导体装置具有较细微的部件及/或较高程度的集积度。已一般性地增加功能密度(举例而言：在单位芯片面积互连的装置数量)，而几何尺寸(举例而言：使用一制造制程所能制作的最小构件)却已减少。这样的尺寸缩减的过程一般借由增加制造效率及降低相关成本而获益。
一芯片封装体不仅仅为半导体装置提供保护而免于环境污染，还为封装于其中的半导体装置提供连接界面。已经发展出占用较小面积或高度较低的较小的封装结构，以封装半导体装置。
已经发展出新的封装技术，以进一步半导体晶粒的密度及功能。这些用于半导体晶粒的相对新型的封装技术面临在制造方面的挑战。
发明内容
一实施例是关于一种半导体装置结构。上述半导体装置结构包括一互连结构，在一半导体基底的上方。上述半导体装置结构亦包括一导体柱，在上述互连结构的上方。上述导体柱具有一突出部，上述突出部从上述导体柱的一下表面向上述半导体基底延伸。上述半导体装置结构还包括一上导体导孔，在上述导体柱与上述互连结构之间。以一第一距离横向分离上述上导体导孔的中心与上述突出部的中心。此外，上述半导体装置结构包括一下导体导孔，在上述上导体导孔与上述互连结构之间。上述下导体导孔经由上述上导体导孔而电性连接于上述导体柱。以一第二距离横向分离上述下导体导孔的中心与上述突出部的中心，上述第一距离大于上述第二距离。
另一实施例是关于一种半导体装置结构。上述半导体装置结构包括一互连结构，在一半导体基底的上方。上述半导体装置结构亦包括一导体柱，在上述互连结构的上方。上述导体柱具有一突出部，上述突出部从上述导体柱的一下表面向上述半导体基底延伸。上述半导体装置结构还包括一上导体导孔，在上述导体柱与上述互连结构之间。此外，上述半导体装置结构包括一下导体导孔，在上述上导体导孔与上述互连结构之间。上述下导体导孔经由上述上导体导孔而电性连接于上述导体柱。在正交于上述半导体基底的一主表面的一垂直方向，上述导体柱的上述突出部未重叠于上述上导体导孔的中心，在上述垂直方向，上述上导体导孔未重叠于上述下导体导孔的中心。
又另一实施例是关于一种半导体装置结构的形成方法。上述方法包括在一半导体基底的上方形成一互连结构。上述方法亦包括在上述互连结构的上方形成一第一导体部件，其中上述第一导体部件具有一第一导体导孔。上述方法还包括在上述第一导体部件的上方形成一第二导体部件。上述第二导体部件具有一第二导体导孔，上述第一导体导孔与上述第二导体导孔横向分离。此外，上述方法包括在上述第二导体部件的上方形成一绝缘层。上述方法包括在上述第二导体部件的上方形成一导体柱，其中上述导体柱具有一突出部，上述突出部延伸穿过上述绝缘层。上述导体柱经由上述第二导体部件而电性连接于上述第一导体部件。上述突出部与上述第二导体导孔横向分离。
附图说明
借由以下的详述配合所附图式可更加理解本文公开的内容。要强调的是，根据产业上的标准作业，各个部件(feature)并未按照比例绘制。事实上，为了能清楚地讨论，可能任意地放大或缩小各个部件的尺寸。
图1A是根据一些实施例用以形成一半导体装置结构的一部分的制程的各种阶段的剖面图。
图1B是根据一些实施例用以形成一半导体装置结构的一部分的制程的各种阶段的剖面图。
图1C是根据一些实施例用以形成一半导体装置结构的一部分的制程的各种阶段的剖面图。
图1D是根据一些实施例用以形成一半导体装置结构的一部分的制程的各种阶段的剖面图。
图1E是根据一些实施例用以形成一半导体装置结构的一部分的制程的各种阶段的剖面图。
图1F是根据一些实施例用以形成一半导体装置结构的一部分的制程的各种阶段的剖面图。
图1G是根据一些实施例用以形成一半导体装置结构的一部分的制程的各种阶段的剖面图。
图1H是根据一些实施例用以形成一半导体装置结构的一部分的制程的各种阶段的剖面图。
图1I是根据一些实施例用以形成一半导体装置结构的一部分的制程的各种阶段的剖面图。
图1J是根据一些实施例用以形成一半导体装置结构的一部分的制程的各种阶段的剖面图。
图2显示根据一些实施例的一半导体装置结构的一部分的平面图与剖面图。
图3显示根据一些实施例的一半导体装置结构的一部分的平面图与剖面图。
图4显示根据一些实施例的一半导体装置结构的一部分的平面图与剖面图。
图5显示根据一些实施例的一半导体装置结构的一部分的平面图与剖面图。
图6显示根据一些实施例的一半导体装置结构的一部分的平面图与剖面图。
图7显示根据一些实施例的一半导体装置结构的一部分的平面图与剖面图。
图8显示根据一些实施例的一半导体装置结构的一部分的平面图与剖面图。
图9显示根据一些实施例的一半导体装置结构的一部分的平面图。
图10显示根据一些实施例的一半导体装置结构的一部分的平面图。
图11显示根据一些实施例的一半导体装置结构的一部分的平面图。
图12显示根据一些实施例的一半导体装置结构的一部分的平面图与剖面图。
图13显示根据一些实施例的一半导体装置结构的一部分的平面图。
图14显示根据一些实施例的一半导体装置结构的一部分的平面图。
图15A是根据一些实施例用以形成一封装结构的一部分的制程的各种阶段的剖面图。
图15B是根据一些实施例用以形成一封装结构的一部分的制程的各种阶段的剖面图。
图15C是根据一些实施例用以形成一封装结构的一部分的制程的各种阶段的剖面图。
其中，附图标记说明如下：
10，10'：半导体芯片
100：半导体基底
100E：边缘
102：互连结构
104，104A，104B：导体部件
105：装置元件
106：钝化层
108，114，120，126：开口
110，110A，110B，116，116A，116B：导体部件
110V，110VA，110VB，116V，116VA，116VB：导体导孔
112，118：绝缘层
116P：垫状元件
117：图形化的保护层
122：凸块下金属层
124：遮罩层
128：导体柱
128A：第一导体柱
128B：第二导体柱
128V：突出部
128VA：第一突出部
128VB：第二突出部128
130：软焊元件
130A’：第一软焊凸块
130B’：第二软焊凸块
130’：软焊凸块
132：导体凸块
132A：第一导体凸块
132B：第二导体凸块
200：重布线结构
202：导体垫
204：软焊凸块
206：底部填充材料
208：保护层
C1，C1’，C2，C2’，C3，C3’：中心
D1：第一距离
D2，D2’：第二距离
P1，P2：想定平面
S1，S2：侧壁
Wa，Wb，Wc，Wd，Wa’，Wb’，Wc’，Wd’：宽度
具体实施方式
以下公开内容提供了许多不同的实施例或范例，用于实施所提供的申请专利的发明的不同部件。组件和配置的具体范例描述如下，以简化本公开实施例的说明。当然，这些仅仅是范例，并非用以限定本公开的实施例。举例而言，以下叙述中提及第一部件形成于第二部件上或上方，可能包含第一与第二部件直接接触的实施例，也可能包含额外的部件形成于第一与第二部件之间，使得第一与第二部件不直接接触的实施例。此外，本公开实施例在各种范例中可能重复元件符号的数字及/或字母，此重复是为了简化和清楚，并非在讨论的各种实施例及/或组态之间指定其关系。
再者，在此可使用空间相对用词，例如“在……下方”、“在……下”、“低于”、“下方的”、“在……上”、“高于”、“上方的”及类似的用词以助于描述图中所示的其中一个元件或部件相对于另一(些)元件或部件之间的关系。这些空间相对用词是用以涵盖图式所描绘的方向以外，使用中或操作中的装置的不同方向。装置可能被转向(旋转90度或其他方向)，且可与其相应地解释在此使用的空间相对描述。
本文中的“实质上”的用语，例如用于“实质上平坦”、“实质上共平面”等等，所属技术领域中具有通常知识者均了解其意义。在一些实施例中，可以实质上移除上述副词。在应用的情况，“实质上”的用语亦包括有“完整”、“完全”、“全部”等等的实施例。在应用的情况，“实质上”的用语亦有关于其欲特定的事物的90％或更高，例如95％或更高，特别是99％或更高，包括100％。还有，例如“实质上平行”、“实质上正交”等用语，是解释为不排除特定排列的些微误差，且可以包括一些误差，例如至多10度。“实质上”的词汇未排除“完全”，举例而言，一成分为“实质上不含”Y，可以是完全不含Y。
用例如“约”的用语连接一特定距离或尺寸，其解释为不排除特定距离或尺寸的些微误差，且可以包括一些误差，例如至多10％。与一数值有关的“约”的用语，可意指x±5％或10％。
以下叙述本公开的一些实施例。在这些实施例叙述的阶段，可以在其之前、过程中及/或之后加入附加的操作。用于不同实施例，所叙述的阶段中的一些可能会被取代或删减。附加的部件可以添加至半导体装置结构及/或封装结构。用于不同实施例，后文叙述的部件中的一些可能会被取代或删减。尽管一些实施例是叙述为以一特定的顺序施行一些操作，这些操作可以以另一合乎逻辑的顺序施行。
本公开实施例的实施形态可以是关于三维(three-dimensional；3D)封装或三维集成电路装置。本公开实施例的实施形态亦可包括其他部件或制程。例如，可以包括测试结构，以辅助上述三维封装或三维集成电路装置的确认测试(verification testing)。上述测试结构可以包括例如测试垫、探针及/或探针卡的使用等等，上述测试垫是形成于一重分布层中或一基底上，得以进行上述三维封装或三维集成电路装置的测试。可以对中间结构、也可以对最终结构施行上述确认测试。此外，本文公开的结构与方法可以用于结合测试方法，其包含已知良品晶粒(known good dies)的中间确认，以增加良率并减少成本。
图1A至图1J是根据一些实施例用以形成一半导体装置结构的一部分的制程的各种阶段的剖面图。如图1A所示，提供一半导体基底100。在一些实施例中，半导体基底100包括一或多种半导体材料。在一些实施例中，半导体基底100包括一半导体晶圆(例如，硅晶圆)或一半导体晶圆的一部分。在一些实施例中，半导体基底100包括元素态的半导体材料，包括硅或锗在一单晶、多晶或非晶结构。在一些其他实施例中，半导体基底100包括一化合物半导体，例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟；一合金半导体，例如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP；或上述的组合。在一些实施例中，半导体基底100包括多层半导体、绝缘层上覆半导体(semiconductor on insulator；SOI)(例如，绝缘层上覆硅或绝缘层上覆锗)或上述的组合。
在一些实施例中，半导体基底100包括隔离结构(未绘示)。上述隔离结构可以定义并隔离形成于半导体基底100之中或之上的各种装置元件(未绘示)。上述隔离结构包括浅沟槽隔离(shallow trench isolation；STI)部件、硅的局部氧化(local oxidation ofsilicon；LOCOS)部件、其他适当的隔离部件或上述的组合。
可以形成于半导体基底100之中及/或之上的各种装置元件的范例，包括晶体管(举例而言：金属氧化物半导体场效晶体管(metal oxide semiconductor field effecttransistor；MOSFET)、互补式金属氧化物半导体(complementary metal oxidesemiconductor；CMOS)晶体管、双极性接面型晶体管(bipolar junction transistors；BJT)、高压晶体管、高频晶体管、p通道及/或n通道场效晶体管(PFET/NFET)等)、二极体、一种或多种其他适合的元件、或上述的组合。
施行各种制程以形成各种装置元件，包括例如沉积、光学微影、蚀刻、布植、退火、平坦化及/或其他适合的制程。在一些实施例中，将各种装置元件互连以形成一集成电路装置。上述集成电路装置包括例如一逻辑装置、一存储器装置(例如静态随机存取存储器(static random access memory；SRAM)及/或动态随机存取存储器(dynamic randomaccess memory；DRAM))、射频(radio frequency；RF)装置、输入/输出(input/output；I/O)装置、系统整合单芯片(system-on-chop；SoC)装置、其他适合元件或上述的组合。
如图1A所示，根据一些实施例，在半导体基底100上方形成一互连结构102。互连结构102包括多个介电层和由上述介电层围绕的各种导体部件。上述导体部件例如包括多个水平互连(例如导线)和多个垂直互连(例如导体导孔(conductive vias)和导体接触件(conductive contacts))。上述导体部件在形成在半导体基底100中及/或上的装置元件(未绘示)之间形成导体路径。互连结构102的形成可以涉及多个沉积制程、多个图形化制程和多个平坦化制程。
互连结构102的上述导体部件中的一些显示于图1A。如图1A所示，绘示一导体部件104，导体部件104的功能可作为一顶金属层。导体部件104的厚度可以是在约0.3μm至约5μm的范围。导体部件104是用来提供电性连接至一导体柱，其将会在后续形成在导体部件104的上方。导体部件104可以可由铜、铝、金、一种或多种其他适合的材料、或上述的组合制成或可以包括铜、铝、金、一种或多种其他适合的材料、或上述的组合。
如图1A所示，根据一些实施例，在互连结构102的上方或之中形成一装置元件105。装置元件105可以是一被动装置，例如一金属—绝缘体—金属(metal-insulator-metal)电容器。在一些实施例中，装置元件105的上部高于互连结构102的顶表面，而装置元件105的下部低于互连结构102的顶表面。在一些其他实施例中，装置元件105的整体高于互连结构102的顶表面。替代性地，在一些其他实施例中，装置元件105是嵌于互连结构102中。
如图1B所示，根据一些实施例，在互连结构102上方形成一钝化层106。钝化层106可用于保护互连结构102。钝化层106可以由一介电材料制成。上述介电材料可以由氮化硅、氮氧化硅、碳化硅、一种或多种其他适合的材料、或上述的组合制成或包括氮化硅、氮氧化硅、碳化硅、一种或多种其他适合的材料、或上述的组合。或者，钝化层106可以由一有机材料及/或一高分子含有材料制成或包括一有机材料及/或一高分子含有材料。上述有机材料可包括聚酰亚胺(polyimide；PI)、聚苯并
Figure BDA0003784231890000081
唑(polybenzoxazole；PBO)、苯并环丁烯(benzocyclobutene；BCB)、一种或多种其他适合的材料或上述的组合。上述有机材料可以是光敏的。钝化层106可以使用化学气相沉积(chemical vapor deposition；CVD)制程、物理气相沉积(physical vapor deposition；PVD)制程、旋涂制程、一种或多种其他适合的制程或上述的组合来形成。
如图1B所示，根据一些实施例，部分地移除钝化层106以形成一开口108。开口108暴露出导体部件10。在钝化层106由例如氮化硅或氮氧化硅的介电层制成的一些实施例中，使用一光学微影制程和一蚀刻制程来形成开口108。在钝化层106由例如聚酰亚胺或聚苯并
Figure BDA0003784231890000091
唑的光敏高分子材料制成的一些其他实施例中，使用一光学微影制程来形成开口108。
如图1C所示，根据一些实施例，形成一导体部件110。如图1C所示，导体部件110延伸到开口108中以形成到导体部件104的电性连接。导体部件110填充开口108的部分形成一导体导孔110V。导体导孔110V的俯视图可以具有一圆形轮廓、一椭圆形轮廓、一矩形轮廓、一正方形轮廓或类似轮廓。
导体部件110在钝化层106的顶表面的上方的部分，其功能可以作为绕线(routing)用的导线(conductive line)。在一些实施例中，导体部件110的上述导线厚于导体部件104。导体部件110的上述导线的厚度可以在约1μm至约10μm的范围。
导体部件110可以由铜、铝、金、钴、钛、一种或多种其他适合的材料或上述的组合制成或包括铜、铝、金、钴、钛、一种或多种其他适合的材料或上述的组合。导体部件110可以使用一电镀制程、一化学镀制程、一化学气相沉积制程、一物理气相沉积制程、一种或多种其他适合的制程或上述的组合来形成。导体部件110的形成可进一步涉及一种或多种图形化制程及/或一种或多种蚀刻制程。
如图1D所示，根据一些实施例，在钝化层106和导体部件110上方形成一绝缘层112。绝缘层112的材料和形成方法可以与钝化层106的材料和形成方法相同或相似。例如，绝缘层112由一高分子材料例如聚酰亚胺、聚苯并
Figure BDA0003784231890000092
唑、一种或多种其他适合的材料、或上述的组合制成或包括一高分子材料例如聚酰亚胺、聚苯并
Figure BDA0003784231890000093
唑、一种或多种其他适合的材料、或上述的组合。在一些实施例中，绝缘层112是直接接触钝化层106。
如图1D所示，根据一些实施例，部分地移除绝缘层112以形成一开口114。开口114部分地暴露出导体部件110。在一些实施例中，开口114未对准先前形成在钝化层106中的开口108。上部开口和下部开口的不对准配置可帮助减少施加在形成于这些开口中的导体导孔上的应力。在一些实施例中，如图1D所示，开口114水平分离于填充先前形成在钝化层106中的开口108的导体部件110。在正交于半导体基底100的主表面的垂直方向，开口114未重叠于导体导孔110V。
在一些实施例中，绝缘层112由一光敏高分子材料制成。在这些情况下，可以使用一光学微影制程来形成开口114。在其他一些实施例中，绝缘层112是由例如氮化硅、氮氧化硅及/或氧化硅等的一介电材料制成。在这些情况下，可以使用一光学微影制程和一蚀刻制程来形成开口114。
如图1E所示，根据一些实施例，在导体部件110的上方形成一导体部件116。导体部件116是电性连接于导体部件104。在一些实施例中，导体部件116是直接接触导体部件110。导体部件116的材料及形成方法可以与导体部件110的材料及形成方法相同或相似。在一些实施例中，绝缘层112直接接触导体部件110与导体部件116。
如图1E所示，导体部件116延伸至开口114中，以形成电性连接至导体部件110。导体部件116填充开口114的部分形成一导体导孔116V。导体导孔116V的俯视图可以具有一圆形轮廓、一椭圆形轮廓、一矩形轮廓、一正方形轮廓或类似轮廓。
导体部件116在绝缘层112的顶表面的上方的部分，其功能可以作为绕线用的导线。在一些实施例中，导体部件116的上述导线厚于导体部件104。导体部件116的上述导线的厚度可以在约1μm至约10μm的范围。导体部件116在绝缘层112的顶表面的上方的部分，其功能可以作为一导体垫，用以接受及/或置放将于后续形成的一导体凸块。
在一些实施例中，如图1E所示，导体导孔116V水平分离于导体导孔110V。如图1E所示，在上述垂直方向，导体导孔116V未重叠于导体导孔110V。导体导孔116V与110V相互不对准。在一后续的接合制程中，因此可以防止施加的接合力高度集中在导体导孔处而形成高应力。提高了半导体装置结构的可靠度和效能。
可以对本公开实施例的实施形态进行许多变化及/或修饰。在其他一些实施例中，在导体导孔110V与导体部件104之间，形成更多阶层的导体部件(包括：例如导体导孔)及围绕这些导体部件的绝缘层。
如图1F所示，根据一些实施例，在绝缘层112以及导体部件116的上方形成一图形化的保护层117。图形化的保护层117具有一开口，部分地暴露出其下方的导体部件116。图形化的保护层117的材料和形成方法可以与钝化层106的材料和形成方法相同或相似。
然而，本公开实施例的实施形态不限于此。可以对本公开实施例的实施形态进行许多变化及/或修饰。在其他一些实施例中，不形成图形化的保护层117。
如图1F所示，根据一些实施例，在图形化的保护层117和导体部件116的上方形成一绝缘层118。绝缘层118的材料和形成方法可以与绝缘层112的材料和形成方法相同或相似。
之后，根据一些实施例，如图1F所示，部分地移除绝缘层118以形成一开口120。开口120部分地暴露出导体部件116。开口120的俯视图可以具有一圆形轮廓、一椭圆形轮廓、一矩形轮廓、一正方形轮廓、或相似轮廓。开口120的形成可以与图1D所示的开口114相同或相似。
如图1G所示，根据一些实施例，在绝缘层118和导体部件116的上方沉积一凸块下金属(under-bump metallization；UBM)层122。凸块下金属层122可以是单层(singlelayer)或多层的堆叠物(a stack of multiple layers)。例如，凸块下金属层122可由Ti、TiW、TiCu、Ni、Cu、一种或多种其他适合的材料或上述的组合制成或包括Ti、TiW、TiCu、Ni、Cu、一种或多种其他适合的材料或上述的组合。在一些实施例中，凸块下金属层122包括多个子层，其包括例如一粘着层(或一扩散阻障层)和一晶种层。
在一些实施例中，上述粘着层由氮化钛(TiN)、钛(Ti)、钽(Ta)、氮化钽(TaN)、一种或多种其他适合的材料或上述的组合制成或包括氮化钛(TiN)、钛(Ti)、钽(Ta)、氮化钽(TaN)、一种或多种其他适合的材料或上述的组合。在一些实施例中，上述晶种层是形成在上述粘着层上的一含铜晶种层。上述含铜晶种层可由纯铜或包括银、铬、镍、锡、金、一种或多种其他合适元素或上述的组合的许多铜合金中的一种制成或包括纯铜或包括银、铬、镍、锡、金、一种或多种其他合适元素或上述的组合。
在一些实施例中，凸块下金属层122通过使用一物理气相沉积(PVD)制程(包括例如一溅射制程或一蒸镀制程)、一化学气相沉积(CVD)制程、原子层沉积(atomic layerdeposition；ALD)制程、一化学镀(electroless plating)制程、一种或多种其他适合的制程或上述的组合来沉积。
然后，根据一些实施例，如图1G所示，在凸块下金属层122的上方形成一遮罩层124。遮罩层124用于定义稍后将形成导体凸块(例如导体柱)的位置。在一些实施例中，遮罩层124是一光阻层、一干膜(dry film)、一种或多种其他适合的膜或上述的组合。在一些实施例中，遮罩层124使用一旋涂制程、一喷涂(spray coating)制程、一化学气相沉积制程、一贴附制程、一种或多种其他适合的制程或上述的组合来沉积。
如图1G所示，将遮罩层124图形化以形成一开口126。开口126暴露出导体部件116的凸块下金属层122的一部分。开口126亦可以定义后续将形成于开口126的导体柱的形状与尺寸。在一些实施例中，遮罩层124使用涉及一个或多个遮罩的光学微影制程、曝光、烘烤、显影和清洗制程(不一定按此顺序)而图形化。
如图1H所示，根据一些实施例，在凸块下金属层122被遮罩层124的开口126暴露出的部分的上方沉积一导体材料。上述导体材料形成一导体柱128，如图1H所示。在一些实施例中，导体柱128由铜(Cu)、金(Au)、铂(Pt)、钛(Ti)、镍(Ni)、铝(Al)、一种或多种其他适合的材料或上述的组合制成或包括铜(Cu)、金(Au)、铂(Pt)、钛(Ti)、镍(Ni)、铝(Al)、一种或多种其他适合的材料或上述的组合。在一些实施例中，导体柱128由纯元素铜、包含一些杂质的铜、或包含少量其他元素的铜合金制成。例如，铜合金可包含钽、铟、锡、锌、锰、铬、钛、锗、锶、铂、镁、铝、锆、一种或多种其他适合的元素或上述的组合。
在一些实施例中，导体柱128使用一电镀制程、一化学镀制程、一化学气相沉积制程、一物理气相沉积制程、一种或多种其他适合的制程或上述的组合而形成。在一些实施例中，凸块下金属层122的功能作为一电镀晶种层。将一适合的导体材料(例如铜)电镀在凸块下金属层122上以形成导体柱128。
然后，根据一些实施例，如图1H所示，在导体柱128的上方形成一软焊材料。上述软焊材料形成一软焊元件130。在一些实施例中，软焊元件130与导体柱128直接接触。软焊元件130可以由一含锡材料制成。上述含锡材料还可以包括铅(Pb)、银(Ag)、铋(Bi)、铜(Cu)、金(Au)、铝(Al)、砷(As)、铁(Fe)、镍(Ni)、锑(Sb)、一种或多种其他适合的材料、或上述的组合。在一些其他实施例中，软焊元件130是无铅的。在一些实施例中，软焊元件130使用一电镀制程、一化学镀制程、一化学气相沉积制程、一物理气相沉积制程、一种或多种其他适合的制程或上述的组合而形成在导体柱128的上方。
可以对本公开实施例的实施形态进行许多变化及/或修饰。在一些实施例中，在形成软焊元件130之前，在导体柱128的上方形成一阻障层(未绘示)。在这些情况下，软焊元件130可能不会与导体柱128直接接触。上述阻障层可用于防止导体柱128中的离子(例如铜离子)扩散到软焊元件130中。防止离子扩散(例如铜扩散)可以增加可靠度和接合强度。在一些实施例中，上述阻障层由镍(Ni)、金(Au)、锡铅(SnPb)、银(Ag)、钯(Pd)、铟(In)、镍-钯-金(NiPdAu)、镍金(NiAu)、一种或多种其他适合的材料或上述的组合制成或包括镍(Ni)、金(Au)、锡铅(SnPb)、银(Ag)、钯(Pd)、铟(In)、镍-钯-金(NiPdAu)、镍金(NiAu)、一种或多种其他适合的材料或上述的组合。在一些实施例中，上述阻障层使用一电镀制程、一化学镀制程、一物理气相沉积制程、一化学气相沉积制程、一种或多种其他适合的制程或上述的组合而形成。
如图1I所示，根据一些实施例，移除遮罩层124。在一些实施例中，使用一剥离制程、一灰化制程、一种或多种其他适合的制程或上述的组合来移除遮罩层124。
然后如图1I所示，根据一些实施例，将凸块下金属层122图形化。在一些实施例中，使用导体柱128以及软焊元件130作为一蚀刻遮罩的一蚀刻制程来将凸块下金属层122图形化。上述蚀刻制程可包括一干式蚀刻制程、一湿式蚀刻制程或上述的组合。在上述蚀刻制程之后，凸块下金属层122的未被上述蚀刻遮罩覆盖的部分被移除。其结果，在上述蚀刻制程之后暴露出绝缘层118。凸块下金属层122的图形化可有助于防止在导体柱128和附近的另一导体柱之间发生短路。
如图1I所示，导体柱128具有一突出部128V。突出部128V从导体柱128的一下表面(例如，导体柱128延伸至绝缘层118的顶表面的上方的下表面)向半导体基底100延伸。在一些实施例中，导体柱128具有垂直的侧壁，而突出部128V具有倾斜的侧壁。
如图1J所示，根据一些实施例，回焊(reflow)软焊元件130以在导体柱128的上方形成一软焊凸块130'。在一些实施例中，在范围从大约200摄氏度到大约280摄氏度的回焊温度下回焊软焊元件130。在一些实施例中，如图1J所示，软焊凸块130'具有弯曲的上表面。软焊凸块130'、凸块下金属层122和导体柱128一起形成一导体凸块132。在一些实施例中，绝缘层118直接接触导体凸块132及导体部件116。
在一些实施例中，半导体基底100是一半导体晶圆。在一些实施例中，施行一切割制程将半导体基底100(例如一半导体晶圆)及其上方的元件分离成多个分离的半导体芯片(或半导体晶粒)。上述半导体芯片之一示于在图1J。在一些实施例中，将上述半导体芯片封装在一封装结构中。或者，在一些其他实施例中，不施行切割制程。在这些情况下，可以将整个半导体基底100(例如半导体晶圆)封装在一封装结构中。
如图1J所示，导体凸块132具有一宽度Wa。宽度Wa可以是导体凸块132或导体柱128的最大横向宽度。宽度Wa可以在约0.05μm至约600μm的范围。
如图1J所示，导体柱128的突出部128V具有一宽度Wb。宽度Wb可以是突出部128V的最大横向宽度。宽度Wb可以在约5μm至约500μm的范围。宽度Wb对比于宽度Wa的比值(Wb/Wa)可以在约0.1至约0.9的范围。
如图1J所示，导体导孔116V具有一宽度Wc。宽度Wc可以是导体导孔116V的最大横向宽度。宽度Wc可以在约5μm至约500μm的范围。宽度Wc对比于宽度Wa的比值(Wc/Wa)可以在约0.1至约0.9的范围。在一些实施例中，宽度Wc实质上等于宽度Wb。在一些其他实施例中，宽度Wc大于宽度Wb。
如图1J所示，导体导孔110V具有一宽度Wd。宽度Wd可以是导体导孔110V的最大横向宽度。宽度Wd可以在约5μm至约500μm的范围。宽度Wd对比于宽度Wa的比值(Wd/Wa)可以在约0.1至约0.9的范围。在一些实施例中，宽度Wd实质上等于宽度Wb。在一些其他实施例中，宽度Wb大于宽度Wd。
图2显示根据一些实施例的一半导体装置结构的一部分的平面图与剖面图。在一些实施例中，图2显示示于图1J的结构的一部分的剖面图与对应的平面图。如图2所示，分别通过突出部128V、导体导孔116V与导体导孔110V的中心C1、C2与C3的想定线，是以虚线绘制。在一些实施例中，整个导体导孔116V与整个导体导孔110V是在导体凸块132的导体柱128的正下方及/或被导体凸块132的导体柱128覆盖。
在一些实施例中，如图2所示，导体柱128的突出部128V在垂直方向并未重叠于导体导孔116V。在一些实施例中，如图2所示，导体柱128的突出部128V在垂直方向并未重叠于导体导孔116V的中心C2。上述垂直方向的意义可以是实质上正交于半导体基底100的主表面的方向。在一些实施例中，如图2所示，导体柱128的突出部128V在垂直方向并未重叠于导体导孔110V的中心C3。在一些实施例中，如图2所示，导体导孔116V与110V在垂直方向并未彼此重叠。
在一些实施例中，如图2所示，突出部128V的中心C1是以一第一距离D1横向分离于导体导孔116V的中心C2。在一些实施例中，如图2所示，突出部128V的中心C1是以一第二距离D2横向分离于导体导孔110V的中心C3。在一些实施例中，第一距离D1大于第二距离D2。
在一些实施例中，第一距离D1大于突出部128V的宽度Wb的一半与导体导孔116V的宽度Wc一半的组合。第一距离D1可以在约10nm至300μm的范围。第一距离D1可以在宽度Wb的约2倍至导体柱128的宽度Wa的0.5倍的范围。在一些实施例中，第二距离D2大于突出部128V的宽度Wb的一半。第二距离D2可以在约5nm至300μm的范围。第二距离D2可以在宽度Wb的约0.5倍至导体柱128的宽度Wa的0.5倍的范围。
如图2所示，根据一些实施例，突出部128V、导体导孔116V与导体导孔110V不彼此对准。在一后续的接合制程中，因此可以防止施加的接合力高度集中在导体导孔116V与110V及突出部128V之处而形成高应力。提高了半导体装置结构的可靠度和效能。
可以对本公开实施例的实施形态进行许多变化及/或修饰。图3显示根据一些实施例的一半导体装置结构的一部分的平面图与剖面图。如图3所示，分别通过突出部128V、导体导孔116V与导体导孔110V的中心C1、C2与C3的想定线，是以虚线绘制。在一些实施例中，整个导体导孔116V与整个导体导孔110V是在导体凸块132的导体柱128的正下方及/或被导体凸块132的导体柱128覆盖。
在一些实施例中，如图3所示，导体柱128的突出部128V在垂直方向并未重叠于导体导孔116V。在一些实施例中，如图3所示，导体柱128的突出部128V在垂直方向并未重叠于导体导孔116V的中心C2。上述垂直方向的意义可以是实质上正交于半导体基底100的主表面的方向。在一些实施例中，如图3所示，导体柱128的突出部128V在垂直方向重叠于导体导孔110V的中心C3。在一些实施例中，如图3所示，导体导孔116V与110V在垂直方向并未彼此重叠。
在一些实施例中，如图3所示，突出部128V的中心C1是以一第一距离D1横向分离于导体导孔116V的中心C2。在一些实施例中，如图3所示，突出部128V的中心C1是以一第二距离D2横向分离于导体导孔110V的中心C3。在一些实施例中，第一距离D1大于第二距离D2。图3中的第一距离D1可以在类似于如图2绘示的第一距离D1的范围。
在一些实施例中，第二距离D2小于突出部128V的宽度Wb的一半。第二距离D2可以在约4nm至300μm的范围。第二距离D2可以在宽度Wb的约0.3倍至导体柱128的宽度Wa的0.5倍的范围。
如图3所示，根据一些实施例，突出部128V、导体导孔116V与导体导孔110V不彼此对准。在一后续的接合制程中，因此可以防止施加的接合力高度集中在导体导孔116V与110V及突出部128V之处而形成高应力。提高了半导体装置结构的可靠度和效能。
可以对本公开实施例的实施形态进行许多变化及/或修饰。图4显示根据一些实施例的一半导体装置结构的一部分的平面图与剖面图。如图4所示，分别通过突出部128V(或导体导孔110V)与导体导孔116V的中心C1(或C3)与C2的想定线，是以虚线绘制。在一些实施例中，整个导体导孔116V与整个导体导孔110V是在导体凸块132的导体柱128的正下方及/或被导体凸块132的导体柱128覆盖。
在一些实施例中，如图4所示，导体柱128的突出部128V在垂直方向并未重叠于导体导孔116V。在一些实施例中，如图4所示，导体柱128的突出部128V在垂直方向并未重叠于导体导孔116V的中心C2。上述垂直方向的意义可以是实质上正交于半导体基底100的主表面的方向。在一些实施例中，如图4所示，导体柱128的突出部128V在垂直方向重叠于导体导孔110V。在一些实施例中，突出部128V的中心C1与导体导孔110V的中心C3实质上彼此对准。在一些实施例中，中心C1与中心C3彼此完全重叠。在一些实施例中，如图4所示，导体导孔116V与110V在垂直方向并未彼此重叠。
在一些实施例中，如图4所示，突出部128V的中心C1是以一第一距离D1横向分离于导体导孔116V的中心C2。图4中的第一距离D1可以在类似于如图2绘示的第一距离D1的范围。
如图4所示，根据一些实施例，突出部128V(或导体导孔110V)与导体导孔116V不彼此对准。在一后续的接合制程中，因此可以防止施加的接合力高度集中在导体导孔116V及突出部128V(或导体导孔110V)之处而形成高应力。提高了半导体装置结构的可靠度和效能。
可以对本公开实施例的实施形态进行许多变化及/或修饰。图5显示根据一些实施例的一半导体装置结构的一部分的平面图与剖面图。如图5所示，分别通过突出部128V、导体导孔116V与导体导孔110V的中心C1、C2与C3的想定线，是以虚线绘制。在一些实施例中，整个导体导孔116V与整个导体导孔110V是在导体凸块132的导体柱128的正下方及/或被导体凸块132的导体柱128覆盖。
在一些实施例中，如图5所示，导体柱128的突出部128V在垂直方向并未重叠于导体导孔116V。在一些实施例中，如图5所示，导体柱128的突出部128V在垂直方向并未重叠于导体导孔116V的中心C2。上述垂直方向的意义可以是实质上正交于半导体基底100的主表面的方向。在一些实施例中，如图5所示，导体柱128的突出部128V在垂直方向并未重叠于导体导孔110V的中心C3。在一些实施例中，如图5所示，导体导孔116V与110V在垂直方向并未彼此重叠。
在一些实施例中，如图5所示，突出部128V的中心C1是以一第一距离D1横向分离于导体导孔116V的中心C2。在一些实施例中，如图5所示，突出部128V的中心C1是以一第二距离D2横向分离于导体导孔110V的中心C3。在一些实施例中，第一距离D1大于第二距离D2。在一些其他实施例中，第一距离D1实质上等于第二距离D2。图5中的第一距离D1可以在类似于如图2绘示的第一距离D1的范围。
在一些实施例中，第二距离D2大于突出部128V的宽度Wb的一半与导体导孔110V的宽度Wd一半的组合。第二距离D2可以在约5nm至300μm的范围。第二距离D2可以在宽度Wb的约一倍至导体柱128的宽度Wa的0.5倍的范围。
如图5所示，根据一些实施例，突出部128V、导体导孔116V与导体导孔110V不彼此对准。在一后续的接合制程中，因此可以防止施加的接合力高度集中在导体导孔116V与110V及突出部128V之处而形成高应力。提高了半导体装置结构的可靠度和效能。
可以对本公开实施例的实施形态进行许多变化及/或修饰。例如，突出部128V与导体导孔116V及/或110V的俯视图的尺寸及/或形状可以变化。图6显示根据一些实施例的一半导体装置结构的一部分的平面图与剖面图。如图6所示，分别通过突出部128V、导体导孔116V与导体导孔110V的中心C1、C2与C3的想定线，是以虚线绘制。在一些实施例中，图6显示的结构的平面图与剖面图是类似于示于图2的结构。在一些实施例中，整个导体导孔116V与整个导体导孔110V是在导体凸块132的导体柱128的正下方及/或被导体凸块132的导体柱128覆盖。
其间主要的不同处包括导体柱128的突出部128V具有一宽度Wb’，其宽于导体导孔116V或导体导孔110V的宽度。在一些实施例中，类似于绘示于图2的实施例，如图6所示，导体柱128在垂直方向并未重叠于导体导孔110V的中心C3。较宽的突出部128V可以使图6中的导体柱128能够具有较佳的强度来承受后续的制程。因此，改善导体凸块132的可靠度与效能。
如图6所示，根据一些实施例，突出部128V、导体导孔116V与导体导孔110V不彼此对准。在一后续的接合制程中，因此可以防止施加的接合力高度集中在导体导孔116V与110V及突出部128V之处而形成高应力。提高了半导体装置结构的可靠度和效能。
可以对本公开实施例的实施形态进行许多变化及/或修饰。图7显示根据一些实施例的一半导体装置结构的一部分的平面图与剖面图。如图7所示，分别通过突出部128V、导体导孔116V与导体导孔110V的中心C1、C2与C3的想定线，是以虚线绘制。在一些实施例中，图7显示的结构的平面图与剖面图是类似于示于图3的结构。在一些实施例中，整个导体导孔116V与整个导体导孔110V是在导体凸块132的导体柱128的正下方及/或被导体凸块132的导体柱128覆盖。
其间主要的不同处包括导体柱128的突出部128V具有一宽度Wb’，其宽于导体导孔116V或导体导孔110V的宽度。在一些实施例中，类似于绘示于图3的实施例，如图7所示，导体柱128的突出部128V在垂直方向重叠于导体导孔110V的中心C3。较宽的突出部128V可以使图7中的导体柱128能够具有较佳的强度来承受后续的制程。因此，改善导体凸块132的可靠度与效能。
如图7所示，根据一些实施例，突出部128V、导体导孔116V与导体导孔110V不彼此对准。在一后续的接合制程中，因此可以防止施加的接合力高度集中在导体导孔116V与110V及突出部128V之处而形成高应力。提高了半导体装置结构的可靠度和效能。
可以对本公开实施例的实施形态进行许多变化及/或修饰。图8显示根据一些实施例的一半导体装置结构的一部分的平面图与剖面图。如图8所示，分别通过突出部128V、导体导孔116V与导体导孔110V的中心C1、C2与C3的想定线，是以虚线绘制。在一些实施例中，图8显示的结构的平面图与剖面图是类似于示于图6的结构。在一些实施例中，整个导体导孔116V与整个导体导孔110V是在导体凸块132的导体柱128的正下方及/或被导体凸块132的导体柱128覆盖。
根据一些实施例，如图8所示，其间主要的不同处包括导体柱128的突出部128V在垂直方向重叠于导体导孔116V。在一些实施例中，如图8所示，导体柱128的中心C1在垂直方向并未重叠于导体导孔116V的中心C2。如图8所示，突出部128V的中心C1是以一第一距离D1横向分离于导体导孔116V的中心C2。突出部128V的中心C1是以一第二距离D2横向分离于导体导孔110V的中心C3。在一些实施例中，第一距离D1实质上等于第二距离D2。在一些其他实施例中，第一距离D1大于第二距离D2。
如图8所示，根据一些实施例，突出部128V、导体导孔116V与导体导孔110V不彼此对准。在一后续的接合制程中，因此可以防止施加的接合力高度集中在导体导孔116V与110V及突出部128V之处而形成高应力。提高了半导体装置结构的可靠度和效能。
可以对本公开实施例的实施形态进行许多变化及/或修饰。图9显示根据一些实施例的一半导体装置结构的一部分的平面图。如图9所示，一想定平面P1通过突出部128V的中心C1以及导体导孔116V的中心C2。一想定平面P2通过突出部128V的中心C1以及导体导孔110V的中心C3。在一些实施例中，整个导体导孔116V与整个导体导孔110V是在导体凸块132的导体柱128的正下方及/或被导体凸块132的导体柱128覆盖。
在一些实施例中，如图9所示，想定平面P1与P2形成一角度θ，其小于180度。角度θ可以在约20度至约175度的范围。在一些其他实施例中，角度θ为一钝角。在这样的情况，角度θ可以在约95度至约175度的范围。在一些情况，使此排列具有的角度为一钝角，可以进一步改善导体凸块132的可靠度，因为突出部128V、导体导孔116V与导体导孔110V必此横向分离，而避免应力集中。在一些实施例中，类似于绘示于图2的实施例，突出部128V在垂直方向并未重叠于导体导孔110V的中心C3。
如图9所示，根据一些实施例，突出部128V、导体导孔116V与导体导孔110V不彼此对准。在一后续的接合制程中，因此可以防止施加的接合力高度集中在导体导孔116V与110V及突出部128V之处而形成高应力。提高了半导体装置结构的可靠度和效能。
可以对本公开实施例的实施形态进行许多变化及/或修饰。图10显示根据一些实施例的一半导体装置结构的一部分的平面图。在一些实施例中，整个导体导孔116V与整个导体导孔110V是在导体凸块132的导体柱128的正下方及/或被导体凸块132的导体柱128覆盖。在一些实施例中，类似于绘示于图9的实施例，想定平面P1与P2形成一角度θ，其小于180度。在一些实施例中，角度θ为一钝角。在一些实施例中，如图10所示，类似于绘示于图3的实施例，突出部128V在垂直方向重叠于导体导孔110V的中心C3。
如图10所示，根据一些实施例，突出部128V、导体导孔116V与导体导孔110V不彼此对准。在一后续的接合制程中，因此可以防止施加的接合力高度集中在导体导孔116V与110V及突出部128V之处而形成高应力。提高了半导体装置结构的可靠度和效能。
可以对本公开实施例的实施形态进行许多变化及/或修饰。图11显示根据一些实施例的一半导体装置结构的一部分的平面图。在一些实施例中，整个导体导孔116V与整个导体导孔110V是在导体凸块132的导体柱128的正下方及/或被导体凸块132的导体柱128覆盖。在一些实施例中，类似于绘示于图9的实施例，想定平面P1与P2形成一角度θ，其小于180度。在一些实施例中，角度θ为一钝角。在一些实施例中，如图11所示，类似于绘示于图5的实施例，突出部128V在垂直方向并未重叠于导体导孔110V及导体导孔116V。
如图11所示，根据一些实施例，突出部128V、导体导孔116V与导体导孔110V不彼此对准。在一后续的接合制程中，因此可以防止施加的接合力高度集中在导体导孔116V与110V及突出部128V之处而形成高应力。提高了半导体装置结构的可靠度和效能。
在绘示于第9至11图的实施例中，突出部128V与导体导孔116V及110V的俯视图的尺寸及形状是实质上相同。然而，本公开实施例的实施形态并不受限于此。可以对本公开实施例的实施形态进行许多变化及/或修改。例如，在一些其他实施例中，突出部128V与导体导孔116V及110V中的一个或一些的俯视图的形状可以不是圆形。突出部128V与导体导孔116V及110V中的一个或一些可以具有椭圆形的俯视图。在一些其他实施例中，突出部128V与导体导孔116V及110V的尺寸彼此不同。在一些实施例中，类似于绘示于第6至8图的实施例，突出部128V宽于导体导孔110V及/或导体导孔116V。
可以对本公开实施例的实施形态进行许多变化及/或修饰。图12显示根据一些实施例的一半导体装置结构的一部分的平面图与剖面图。此半导体装置结构包括一第一导体凸块132A与一第二导体凸块132B。在一些实施例中，与第二导体凸块132B比较，第一导体凸块132A较为接近半导体装置100的中心。在一些实施例中，与第一导体凸块132A比较，第二导体凸块132B较为接近半导体装置100的一边缘100E。
第一导体凸块132A包括一第一导体柱128A与一第一软焊凸块130A’。第二导体凸块132B包括一第二导体柱128B与一第二软焊凸块130B’。第一导体柱128A与第二导体柱128B分别具有一第一突出部128VA与一第二突出部128VB。在一些实施例中，与第二导体柱128B比较，第一导体柱128A较为接近半导体装置100的中心。
如图12所示，第一导体柱128A与第二导体柱128B分别具有宽度Wa与Wa’。在一些实施例中，宽度Wa与Wa’分别是第一导体柱128A与第二导体柱128B的最大横向宽度。在一些实施例中，如图12所示，宽度Wa与Wa’实质上彼此相等。在一些其他实施例中，宽度Wa’大于宽度Wa。
类似于绘示于图1A至图1J的实施例，第一导体凸块132A是经由导体部件110A与116A而电性连接于互连结构102的一导体部件104A。导体部件110A与116A分别具有导体导孔110VA与116VA。在一些实施例中，如图12所示，第一突出部128VA、导体导孔116VA与导体导孔110VA的中心C1、C2与C3彼此不对准。在一些实施例中，第一突出部128VA、导体导孔116VA与导体导孔110VA的宽度Wb、Wc与Wd实质上彼此相等。
类似地，第二导体凸块132B是经由导体部件110B与116B而电性连接于互连结构102的一导体部件104B。导体部件110A与116A分别具有导体导孔110VB与116VB。在一些实施例中，如图12所示，第二突出部128VB、导体导孔116VB与导体导孔110VB的中心C1’、C2’与C3’彼此不对准。在一些实施例中，第二突出部128VB的宽度Wb’大于导体导孔116VB的宽度Wc’或导体导孔110VB的宽度Wd’。在一些实施例中，如图12所示，第二突出部128VB宽于第一突出部128VA。
在一些实施例中，第一突出部128VA在垂直方向并未重叠于导体导孔116VA的中心C2。如图12所示，第一突出部128VA在垂直方向重叠于导体导孔110VA的中心C3。在一些实施例中，第二突出部128VB在垂直方向并未重叠于导体导孔116VB的中心C2’。如图12所示，第二突出部128VB在垂直方向并未重叠于导体导孔110VB的中心C3’。
如图12所示，中心C1是以一第二距离D2横向分离于中心C3。中心C1’是以一第二距离D2’横向分离于中心C3’。在一些实施例中，第二距离D2大于第二距离D2。在一些实施例中，较接近一高应力区域(举例而言：半导体基底100的边缘100E附近的区域)的第二导体凸块132B的可靠度具有已改善的强度，因为第二突出部128VB以较大的距离横向分离于导体导孔110VB。第二突出部128VB较宽，因此具有强化的强度来承受后续的接合制程。
可以对本公开实施例的实施形态进行许多变化及/或修饰。例如，第一突出部128VA、导体导孔116VA与导体导孔110VA的排列可以变化，类似于绘示于图2、图3、图4、图5、图6、图7、图8、图9、图10或图11的实施例。第一突出部128VA、导体导孔116VA与导体导孔110VA的尺寸及/或形状可以改变。
可以对本公开实施例的实施形态进行许多变化及/或修饰。例如，第二突出部128VB、导体导孔116VB与导体导孔110VB的排列可以变化，类似于绘示于图2、图3、图4、图5、图6、图7、图8、图9、图10或图11的实施例。第二突出部128VB、导体导孔116VB与导体导孔110VB的尺寸及/或形状可以改变。
可以对本公开实施例的实施形态进行许多变化及/或修饰。如前所述，导体部件116在绝缘层112的顶表面的上方的部分，其功能可以作为绕线用的导线。导体部件116在绝缘层112的顶表面的上方的部分，其功能亦可以作为一导体垫，用以接受及/或置放将于后续形成的一导体凸块。
图13显示根据一些实施例的一半导体装置结构的一部分的平面图。在一些实施例中，图13显示示于图1J或图12的结构的一部分的平面图。在图13中，导体导孔116V与导体柱128的突出部128V是被以虚线绘示的其他元件所覆盖。在一些实施例中，如图13所示，导体凸块132(如图1J所绘示，包括导体柱128)延伸跨越导体部件116的两侧壁S1与S2。导体部件116在绝缘层112的顶表面的上方的部分的俯视图，可以具有一“线状”的轮廓。
可以对本公开实施例的实施形态进行许多变化及/或修饰。图14显示根据一些实施例的一半导体装置结构的一部分的平面图。在一些实施例中，图14显示示于图1J或图12的结构的一部分的平面图。在图14中，导体部件116、导体导孔116V与导体柱128的突出部128V是被以虚线绘示的其他元件所覆盖。在一些实施例中，如图14所示，导体凸块132(如图1J所绘示，包括导体柱128)延伸跨越导体部件116的两侧壁S1与S2。导体部件116在绝缘层112的顶表面的上方的部分可以具有一垫状(pad-like)元件116P，其用来接受或置放突出部128V。垫状元件116P可以包括一曲面轮廓。在一些实施例中，如图14所示，导体部件116的整个垫状元件116P是被导体凸块132所覆盖。
可以对本公开实施例的实施形态进行许多变化及/或修饰。可以将绘示于图1J、图2、图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13及/或图14的半导体芯片整合至一封装结构中。图15A至图15C是根据一些实施例用以形成一封装结构的一部分的制程的各种阶段的剖面图。
如图15A所示，根据一些实施例，形成或提供一重布线结构200。重布线结构200可以是一封装基板(例如一电路板)、一中介基板(interposer substrate)(例如一半导体中介板(semiconductor interposer)或一高分子中介板(polymer interposer))、一晶圆的一互连结构、形成在一载板的上方的一含高分子的互连结构或类似结构。在一些实施例中，重布线结构200包括多个导体垫202，其可以用于接收和承载一个或多个半导体芯片。
如图15B所示，根据一些实施例，将半导体芯片10和10'接合到导体垫202。半导体芯片10和10'可以具有与图1J、图2、图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13及/或图14所示相同或相似的结构。在接合半导体芯片10和10'之前，可在导体垫202上方形成软焊元件及/或助焊剂材料以辅助此接合制程。导体垫202上方的接合元件可与半导体芯片10和10'的软焊凸块回焊在一起。如此，形成软焊凸块204以将半导体芯片10和10'固定在重布线结构200上。
上述接合制程包括在重布线结构200与半导体芯片10和10'之间施加力量。由于第一导体柱128A及/或第二导体柱128B不与第一导体柱128A及/或第二导体柱128B下方的导体导孔对准，而防止施加的接合力过度集中在突出部及/或导体导孔处。因此，防止或减少了裂痕及/或脱层问题。大大提高封装结构的效能和可靠度。
如图15C所示，根据一些实施例，形成一底部填充材料206以围绕并保护导体柱128A和128B以及软焊凸块204。底部填充材料206可由高分子材料制成或包括高分子材料，例如是其中分散有填料的环氧基树脂。上述填料可包括纤维(如二氧化硅纤维及/或含碳纤维)、颗粒(如二氧化硅颗粒及/或含碳颗粒)或上述的组合。
然后，根据一些实施例，如图15C所示，在重布线结构200上方形成一保护层208以围绕并保护半导体芯片10和10'。在一些实施例中，保护层208与重布线结构200物理性接触。
然而，本公开实施例的实施形态不限于此。可以对本公开实施例的实施形态进行许多变化及/或修饰。在一些其他实施例中，不形成底部填充材料206。
在一些实施例中，保护层208由例如是一封胶材料(molding material)的一绝缘材料制成或包括例如是一封胶材料的一绝缘材料。上述封胶材料可以包括高分子材料，例如是其中分散有填料的环氧基树脂。上述填料可包括纤维(如二氧化硅纤维及/或含碳纤维)、颗粒(如二氧化硅颗粒及/或含碳颗粒)、或上述的组合。在一些实施例中，保护层208中填料的分布密度大于底部填充材料206中填料的分布密度。在一些实施例中，保护层208中填料的重量百分比大于填料的底部填充材料206中填料的重量百分比。保护层208和底部填充材料206中填料的轮廓、尺寸及/或材料可以彼此不同。
在一些实施例中，引入或注入一封胶材料(例如一液态封胶材料)以覆盖重布线结构200以及半导体芯片10和10'。在一些实施例中，然后使用一热处理制程来固化上述液态封胶材料并将其转变为保护层208。在一些实施例中，对保护层208施行一平坦化制程以提高保护层208的平坦度。例如，上述平坦化制程可以包括一研磨制程、一化学机械研磨制程、一干式抛光制程、一种或多种其他适合的制程或上述的组合。在一些实施例中，在上述平坦化制程之后，保护层208的顶面与半导体芯片10和10'的表面实质上齐平。
本公开实施例的实施形态形成具有一导体柱的一半导体装置结构。将上述导体柱的突出部设计为不与形成于此导体柱下方的导体导孔对准。如果然后施行一接合制程，将会防止施加的接合力过度集中在突出部及/或导体导孔处，由于其未彼此对准。因此，防止或减少了裂痕及/或脱层问题。大大提高半导体装置结构的可靠度和效能。
根据一些实施例，提供一种半导体装置结构。上述半导体装置结构包括一互连结构，在一半导体基底的上方。上述半导体装置结构亦包括一导体柱，在上述互连结构的上方。上述导体柱具有一突出部，上述突出部从上述导体柱的一下表面向上述半导体基底延伸。上述半导体装置结构还包括一上导体导孔，在上述导体柱与上述互连结构之间。以一第一距离横向分离上述上导体导孔的中心与上述突出部的中心。此外，上述半导体装置结构包括一下导体导孔，在上述上导体导孔与上述互连结构之间。上述下导体导孔经由上述上导体导孔而电性连接于上述导体柱。以一第二距离横向分离上述下导体导孔的中心与上述突出部的中心，上述第一距离大于上述第二距离。
在一实施例中，上述第二距离大于上述导体柱的上述突出部的一最大横向宽度的一半。
在一实施例中，上述第二距离小于上述导体柱的上述突出部的一最大横向宽度的一半。
在一实施例中，上述上导体导孔是一上导体部件的一部分，上述下导体导孔是一下导体部件的一部分，上述上导体部件直接接触上述下导体部件及上述导体柱的上述突出部。
在一实施例中，在正交于上述半导体基底的一主表面的一垂直方向，上述导体柱的上述突出部未重叠于上述上导体导孔。
在一实施例中，在上述垂直方向，上述导体柱上述该突出部未重叠于上述下导体导孔。
在一实施例中，上述半导体装置结构，更包括：一下高分子层，围绕上述下导体导孔；以及一上高分子层，围绕上述上导体导孔，其中上述上高分子层直接接触上述下高分子层。
在一实施例中，一第一想定平面通过上述突出部的中心与该上导体导孔的中心，一第二想定平面通过上述突出部的中心与上述下导体导孔的中心，上述第一想定平面与上述第二想定平面形成一钝角。
在一实施例中，在正交于上述半导体基底的一主表面的一垂直方向，上述导体柱的上述突出部未重叠于上述上导体导孔，在上述垂直方向，该导体柱的上述突出部重叠于上述下导体导孔。
在一实施例中，在正交于上述半导体基底的一主表面的一垂直方向，上述导体柱的上述突出部未重叠于上述上导体导孔，在上述垂直方向，上述导体柱的上述突出部未重叠于上述下导体导孔的中心。
根据一些实施例，提供一种半导体装置结构。上述半导体装置结构包括一互连结构，在一半导体基底的上方。上述半导体装置结构亦包括一导体柱，在上述互连结构的上方。上述导体柱具有一突出部，上述突出部从上述导体柱的一下表面向上述半导体基底延伸。上述半导体装置结构还包括一上导体导孔，在上述导体柱与上述互连结构之间。此外，上述半导体装置结构包括一下导体导孔，在上述上导体导孔与上述互连结构之间。上述下导体导孔经由上述上导体导孔而电性连接于上述导体柱。在正交于上述半导体基底的一主表面的一垂直方向，上述导体柱的上述突出部未重叠于上述上导体导孔的中心，在上述垂直方向，上述上导体导孔未重叠于上述下导体导孔的中心。
在一实施例中，上述半导体装置结构，更包括：一下高分子含有层，围绕上述下导体导孔；以及一上高分子含有层，围绕上述上导体导孔，其中上述上高分子含有层直接接触上述下高分子含有层。
在一实施例中，在上述垂直方向，上述上导体导孔未重叠于上述下导体导孔。
在一实施例中，在上述垂直方向，上述导体柱的上述突出部重叠于上述下导体导孔。
在一实施例中，在上述垂直方向，上述导体柱的上述突出部重叠于上述下导体导孔的中心。
在一实施例中，在上述垂直方向，上述导体柱的上述突出部未重叠于上述下导体导孔的中心。
在一实施例中，上述导体柱的上述突出部的一最大横向宽度大于上述上导体导孔的一最大横向宽度或上述下导体导孔的一最大横向宽度。
在一实施例中，上述上导体导孔是一上导体部件的一部分，上述导体柱延伸跨越上述上导体部件的两侧壁。
在一实施例中，上述半导体装置结构，更包括：一第二导体柱，在上述互连结构的上方，其中上述第二导体柱较上述导体柱还接近上述半导体基底的中心，上述第二导体柱具有一第二突出部，上述第二突出部从上述第二导体柱的一下表面向上述半导体基底延伸；一第二上导体导孔，在上述第二导体柱与上述互连结构之间；以及一第二下导体导孔，在上述第二上导体导孔与上述互连结构之间，其中上述第二下导体导孔经由上述第二上导体导孔而电性连接于上述第二导体柱，在上述垂直方向，上述第二导体柱的上述第二突出部未重叠于上述第二上导体导孔的中心，在上述垂直方向，上述第二导体柱的上述第二突出部重叠于上述第二下导体导孔的中心，在上述垂直方向，该导体柱的上述突出部未重叠于上述下导体导孔的中心。
根据一些实施例，提供一种半导体装置结构的形成方法。上述方法包括在一半导体基底的上方形成一互连结构。上述方法亦包括在上述互连结构的上方形成一第一导体部件，其中上述第一导体部件具有一第一导体导孔。上述方法还包括在上述第一导体部件的上方形成一第二导体部件。上述第二导体部件具有一第二导体导孔，上述第一导体导孔与上述第二导体导孔横向分离。此外，上述方法包括在上述第二导体部件的上方形成一绝缘层。上述方法包括在上述第二导体部件的上方形成一导体柱，其中上述导体柱具有一突出部，上述突出部延伸穿过上述绝缘层。上述导体柱经由上述第二导体部件而电性连接于上述第一导体部件。上述突出部与上述第二导体导孔横向分离。
前述内文概述了许多实施例的特征，使所属技术领域中具有通常知识者可以从各个方面更佳地了解本公开实施例。所属技术领域中具有通常知识者应可理解，且可轻易地以本公开实施例为基础来设计或修饰其他制程及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。所属技术领域中具有通常知识者也应了解这些均等的结构并未背离本公开实施例的发明精神与范围。在不背离本公开实施例的发明精神与范围的前提下，可对本公开实施例进行各种改变、置换或修改。

Claims (10)

1.一种半导体装置结构，包括：
一互连结构，在一半导体基底的上方；
一导体柱，在该互连结构的上方，其中该导体柱具有一突出部，该突出部从该导体柱的一下表面向该半导体基底延伸；
一上导体导孔，在该导体柱与该互连结构之间，其中以一第一距离横向分离该上导体导孔的中心与该突出部的中心；以及
一下导体导孔，在该上导体导孔与该互连结构之间，其中该下导体导孔经由该上导体导孔而电性连接于该导体柱，以一第二距离横向分离该下导体导孔的中心与该突出部的中心，该第一距离大于该第二距离。
2.如权利要求1所述的半导体装置结构，其中该第二距离大于该导体柱的该突出部的一最大横向宽度的一半。
3.如权利要求1所述的半导体装置结构，其中该上导体导孔是一上导体部件的一部分，该下导体导孔是一下导体部件的一部分，该上导体部件直接接触该下导体部件及该导体柱的该突出部。
4.如权利要求1所述的半导体装置结构，其中在正交于该半导体基底的一主表面的一垂直方向，该导体柱的该突出部未重叠于该上导体导孔。
5.如权利要求1所述的半导体装置结构，更包括：
一下高分子层，围绕该下导体导孔；以及
一上高分子层，围绕该上导体导孔，其中该上高分子层直接接触该下高分子层。
6.一种半导体装置结构，包括：
一互连结构，在一半导体基底的上方；
一导体柱，在该互连结构的上方，其中该导体柱具有一突出部，该突出部从该导体柱的一下表面向该半导体基底延伸；
一上导体导孔，在该导体柱与该互连结构之间；以及
一下导体导孔，在该上导体导孔与该互连结构之间，其中该下导体导孔经由该上导体导孔而电性连接于该导体柱，在正交于该半导体基底的一主表面的一垂直方向，该导体柱的该突出部未重叠于该上导体导孔的中心，在该垂直方向，该上导体导孔未重叠于该下导体导孔的中心。
7.如权利要求6所述的半导体装置结构，其中该导体柱的该突出部的一最大横向宽度大于该上导体导孔的一最大横向宽度或该下导体导孔的一最大横向宽度。
8.如权利要求6所述的半导体装置结构，其中该上导体导孔是一上导体部件的一部分，该导体柱延伸跨越该上导体部件的两侧壁。
9.如权利要求6所述的半导体装置结构，更包括：
一第二导体柱，在该互连结构的上方，其中该第二导体柱较该导体柱还接近该半导体基底的中心，该第二导体柱具有一第二突出部，该第二突出部从该第二导体柱的一下表面向该半导体基底延伸；
一第二上导体导孔，在该第二导体柱与该互连结构之间；以及
一第二下导体导孔，在该第二上导体导孔与该互连结构之间，其中该第二下导体导孔经由该第二上导体导孔而电性连接于该第二导体柱，在该垂直方向，该第二导体柱的该第二突出部未重叠于该第二上导体导孔的中心，在该垂直方向，该第二导体柱的该第二突出部重叠于该第二下导体导孔的中心，在该垂直方向，该导体柱的该突出部未重叠于该下导体导孔的中心。
10.一种半导体装置结构的形成方法，包括：
在一半导体基底的上方形成一互连结构；
在该互连结构的上方形成一第一导体部件，其中该第一导体部件具有一第一导体导孔；
在该第一导体部件的上方形成一第二导体部件，其中该第二导体部件具有一第二导体导孔，该第一导体导孔与该第二导体导孔横向分离；
在该第二导体部件的上方形成一绝缘层；以及
在该第二导体部件的上方形成一导体柱，其中该导体柱具有一突出部，该突出部延伸穿过该绝缘层，该导体柱经由该第二导体部件而电性连接于该第一导体部件，该突出部与该第二导体导孔横向分离。
CN202210937957.3A 2021-08-27 2022-08-05 半导体装置结构及其形成方法 Pending CN115565980A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/459,135 US11854964B2 (en) 2021-08-27 2021-08-27 Structure and formation method of semiconductor device with conductive bumps
US17/459,135 2021-08-27

Publications (1)

Publication Number Publication Date
CN115565980A true CN115565980A (zh) 2023-01-03

Family

ID=84739745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210937957.3A Pending CN115565980A (zh) 2021-08-27 2022-08-05 半导体装置结构及其形成方法

Country Status (3)

Country Link
US (2) US11854964B2 (zh)
CN (1) CN115565980A (zh)
TW (1) TWI824527B (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US10658318B2 (en) * 2016-11-29 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Film scheme for bumping
US11101209B2 (en) * 2017-09-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution structures in semiconductor packages and methods of forming same
US11189538B2 (en) * 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with polyimide packaging and manufacturing method
US10879200B2 (en) * 2018-10-31 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall spacer to reduce bond pad necking and/or redistribution layer necking
US11195816B2 (en) * 2019-07-23 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages comprising a plurality of redistribution structures and methods of forming the same

Also Published As

Publication number Publication date
US20230065724A1 (en) 2023-03-02
TWI824527B (zh) 2023-12-01
US20240096787A1 (en) 2024-03-21
TW202310088A (zh) 2023-03-01
US11854964B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
US11251157B2 (en) Die stack structure with hybrid bonding structure and method of fabricating the same and package
US8669174B2 (en) Multi-die stacking using bumps with different sizes
TWI423357B (zh) 積體電路元件的形成方法
TWI479624B (zh) 半導體元件及製造半導體元件之方法
CN111128750B (zh) 半导体器件及其形成方法
US11670621B2 (en) Die stack structure
US9735123B2 (en) Semiconductor device structure and manufacturing method
CN107689356B (zh) 具有减薄的衬底的封装件
TW201818520A (zh) 半導體封裝及其製作方法
CN111128933B (zh) 半导体封装件及其形成方法
US11545463B2 (en) Chip package structure with ring-like structure
US11855039B2 (en) Chip package structure
US9997482B2 (en) Solder stud structure
US11854964B2 (en) Structure and formation method of semiconductor device with conductive bumps
TWI807705B (zh) 半導體元件結構及其封裝結構與形成方法
US20230036317A1 (en) Wafer level package with polymer layer delamination prevention design and method of forming the same
US20240047401A1 (en) Package structure with conductive via structure
KR20230019427A (ko) 구리 금속 인터커넥트 레벨로부터의 칩 대 패키지 인터커넥트들을 갖는 ic 디바이스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination