CN115552385A - 用于存储器的双向接口配置 - Google Patents
用于存储器的双向接口配置 Download PDFInfo
- Publication number
- CN115552385A CN115552385A CN202180032839.1A CN202180032839A CN115552385A CN 115552385 A CN115552385 A CN 115552385A CN 202180032839 A CN202180032839 A CN 202180032839A CN 115552385 A CN115552385 A CN 115552385A
- Authority
- CN
- China
- Prior art keywords
- transceiver
- signal
- interface protocol
- memory device
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40104—Security; Encryption; Content protection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Read Only Memory (AREA)
Abstract
设备及方法可与对存储器的接口协议进行配置相关。接口协议可定义由存储器装置利用存储器装置的接口的收发器、接收器及/或传输器接收到的命令。由存储器装置使用的接口协议可利用经由所述存储器装置的多个收发器提供的信号的解码器来实施。由存储器装置利用的所述解码器可通过设置所述存储器装置的模式寄存器来选择。
Description
技术领域
本公开大体上涉及存储器,且更特定来说,涉及与对存储器的双向接口进行配置相关联的设备及方法。
背景技术
存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器,其包含易失性及非易失性存储器。易失性存储器可能需要电力来维持其数据,且尤其包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)。非易失性存储器可通过在未供电时保持所存储数据提供持久性数据,且可尤其包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器(例如相变随机存取存储器(PCRAM))、电阻性随机存取存储器(RRAM)及磁阻性随机存取存储器(MRAM)。
存储器还被用作用于广泛的电子应用的易失性及非易失性数据存储装置,所述电子应用包含(但不限于)个人计算机、便携式存储棒、数码相机、蜂窝电话、便携式音乐播放器(例如MP3播放器)、电影播放器及其它电子装置。可将存储器单元布置成阵列,其中所述阵列用于存储器装置中。
可利用接口协议向存储器提供命令。可预定义提供到存储器的命令,且所述命令可用于控制存储器的功能。
附图说明
图1是根据本公开的数个实施例的呈包含存储器装置的计算系统的形式的设备的框图。
图2是根据本公开的数个实施例的呈包含接口的计算系统的形式的设备的框图。
图3A是根据本公开的数个实施例的包含传输器、接收器及收发器的存储器装置的框图。
图3B是根据本公开的数个实施例的包含多个收发器的存储器装置的框图。
图4说明根据本公开的数个实施例的用于在存储器中执行操作的方法的实例流程图。
图5说明计算机系统的实例机器,在所述计算机系统内可执行用于致使机器执行本文中论述的各种方法论的一组指令。
具体实施方式
本公开包含与对存储器的双向接口进行配置有关的设备及方法。存储器装置可包含多个收发器、传输器及/或接收器。存储器装置可通过多个引脚接收多个信号。举例来说,存储器装置可通过多个引脚接收命令、地址及/或数据以及其它信号。如本文中使用,多个引脚将存储器装置物理地耦合到计算系统。存储器装置的引脚是实现存储器装置与计算系统之间的通信的物理接口。收发器、传输器及/或接收器可耦合到物理接口(例如存储器装置的引脚),使得收发器、传输器及/或接收器经由物理接口接收或传输信号。
在各个实例中,协议可定义收发器、传输器及/或接收器的使用。此协议在本文中描述为接口协议。接口协议可定义如何使用收发器、传输器及/或接收器及/或通过收发器、传输器及/或接收器接收什么类型的数据。举例来说,接口协议可定义第一收发器用于命令、第二收发器用于地址及/或第三收发器用于数据以及收发器的其它用途。接口协议还可定义收发器是用于定向数据传送还是双向数据传送。
接口协议定义存储器装置与存储器装置外部的装置之间的通信。如果装置如由接口协议定义那样通信,那么它们可符合接口协议。接口协议可经定义使得存储器装置可从存储器装置外部的多个装置接收信号并处理所述信号,其中多个装置由多个不同提供商制造。接口协议的实例是双倍数据速率(DDR 5)标准以及例如DDR4或任何其它DDR标准的其它标准。在各个例子中,接口协议可由例如JEDEC的组织产生,其使与接口协议兼容的任何装置能够在不会增加定义用于多个装置的新接口协议的花费的情况下彼此通信。
接口协议在其定义装置之间的通信的能力方面可由于对存储器装置可具有的引脚数量及/或耦合到所述数量的引脚的硬件(例如存储器装置的收发器、传输器及/或接收器)的限制而可能受到限制。耦合到引脚的硬件(例如收发器、传输器及/或接收器)还可定义引脚的方向性。在各个例子中,一些引脚可经配置以接收信号而不传输信号或可经配置以传输信号而不接收信号。耦合到所述引脚的硬件可经配置以如由接口协议定义那样起作用。举例来说,经配置以接收信号的引脚可耦合到接收器而不耦合到传输器及/或收发器。
在数个实例中,存储器装置的接口的方向性可通过实施多个接口协议及通过实施用以启用多个接口协议的硬件来克服。如本文中使用,接口可包含将一装置耦合到不同装置的总线、引脚及收发器、传输器及/或接收器。举例来说,接口可包含主机的收发器、传输器及/或接收器、将主机耦合到存储器装置的总线、存储器装置的引脚及存储器装置的收发器、传输器及/或接收器。多个接口协议可在利用同一解码器及多个多路复用器的单个装置中实施以将信号重路由到存储器装置的不同部分。
图1是根据本公开的数个实施例的呈包含存储器装置103的计算系统100的形式的设备的框图。如本文中使用,例如,也可单独地将存储器装置103、存储器阵列110及/或主机102视作一“设备”。
在此实例中,计算系统100包含经由接口104耦合到存储器装置103的主机102。计算系统100可为个人膝上型计算机、台式计算机、数码相机、移动电话、存储卡读取器、或物联网(IoT)启用装置以及其它类型的系统。主机102可包含能够存取存储器103的数个处理资源(例如一或多个处理器、微处理器、或某种其它类型的控制电路系统)。计算系统100可包含单独的集成电路,或主机102及存储器装置103两者都可在同一集成电路上。举例来说,主机102可为包括多个存储器装置103的存储器系统的系统控制器,其中系统控制器102通过另一处理资源(例如中央处理单元(CPU))提供对相应存储器装置103的存取。
在图1中展示的实例中,主机102负责执行操作系统(OS)及/或可被加载到其(例如,经由控制电路系统105从存储器装置103加载到其)的各个应用程序。OS及/或各个应用程序可通过将来自主机102的用以存取包括OS及/或各个应用程序的数据的存取命令提供到存储器装置103从存储器装置103加载。主机102还可通过将用以检索用于执行OS及/或各个应用程序的所述数据的存取命令提供到存储器装置103来存取由OS及/或各个应用程序利用的数据。
为了清楚起见,计算系统100已经简化以集中于与本公开特定相关的特征。存储器阵列110可为例如DRAM阵列、SRAM阵列、STT RAM阵列、PCRAM阵列、TRAM阵列、RRAM阵列、NAND快闪阵列及/或NOR快闪阵列。阵列110可包括布置于通过存取线(在本文中可称为字线或选择线)耦合的行及通过感测线(在本文中可称为数字线或数据线)耦合的列中的存储器单元。尽管在图1中展示单个阵列110,但实施例不限于此。例如,存储器装置103可包含数个阵列110(例如,DRAM单元的数个存储体)。
存储器装置103包含用于锁存经由接口104提供的地址信号的地址电路系统106。接口可包含例如采用合适的协议的物理接口(例如数据总线、地址总线、及命令总线、或组合式数据/地址/命令总线)。数据总线、地址总线及命令总线分别在图2、3A及3B中展示为接口204及304。此协议可为自定义或专有的,或接口104可采用第一接口协议,其可为标准化接口协议,例如外围组件互连高速(PCIe)、Gen-Z互连、加速器的高速缓存相干互连(CCIX)或类似物。在各个实例中,标准化接口协议可指在标准中定义的接口协议。非标准化接口协议(例如第二接口协议)可指由不同标准定义的或并非由标准定义的接口协议。由行解码器108及列解码器112接收及解码地址信号以存取存储器阵列110。可通过使用感测电路系统111感测感测线上的电压及/或电流变化从存储器阵列110读取数据。感测电路系统111可包括例如可读取及锁存来自存储器阵列110的一页(例如,一行)数据的感测放大器。I/O电路系统107可用于经由接口104与主机102进行双向数据通信。读取/写入电路系统113用于将数据写入到存储器阵列110或从存储器阵列110读取数据。作为实例,电路系统113可包括各种驱动器、锁存电路系统等。
控制电路系统105解码由主机102提供的信号。信号可为由主机102提供的命令。这些信号可包含芯片启用信号、写入启用信号及地址锁存信号,其用于控制对存储器阵列110执行的操作,包含数据读取操作、数据写入操作及数据擦除操作。在各个实施例中,控制电路系统105负责执行来自主机102的指令。控制电路系统105可包括状态机、定序器、及/或某种其它类型的控制电路系统,其可以硬件、固件、或软件、或所述三者的任何组合的形式来实施。在一些实例中,主机102可为存储器装置103外部的控制器。举例来说,主机102可为经耦合到计算装置的处理资源的存储器控制器。数据可经由数据线116提供到存储器阵列110及/或经由数据线116从存储器阵列提供。
在各个实例中,控制电路系统105可包含命令电路系统及/或地址电路系统。命令电路系统及/或地址电路系统可包含经配置以解码命令信号及/或地址信号的一或多个解码器。命令信号可包括提供到存储器装置103的命令。地址信号可包括存储器阵列110的地址。控制电路系统105还可包含响应电路系统,其可包含用以编码响应信号的编码器。在各个实例中,控制电路系统105可进一步包含在图1中展示为在控制电路系统105外部的I/O电路系统107。I/O电路系统107可包含用以编码及解码提供到存储器装置103的数据信号及/或由存储器装置103提供的数据信号的编码器及解码器。
在各个例子中,存储器装置103的功能性可由主机102控制。举例来说,主机102可通过接口104将用以读取存储器阵列110及/或写入到存储器阵列110以及存储器阵列110的其它功能性的命令提供到存储器装置103。然而,所实施的接口协议可不定义用以控制感测电路系统111执行操作的功能性的命令。
图2是根据本公开的数个实施例的呈包含接口的计算系统200的形式的设备的框图。称为接口204的接口204-1、204-2、204-3、204-4及204-5可包含经配置以促进信号在例如存储器控制器224及存储器装置203的装置之间的传送的硬件。存储器控制器224可并入于主机中,例如图1的主机102。
接口204可包含第一部分204-1、第二部分204-2、第三部分204-3、第四部分204-4及第五部分204-5。接口204的第一部分204-1及第二部分204-1可包括第一总线。接口204的第三部分204-3及第四部分204-4可包括第二总线。接口的第五部分204-5可包括第三总线。第一总线可经配置以将包括命令信号及/或地址信号的信号传送到存储器装置203。因而,第一总线可包含命令总线及/或地址总线。第二总线可经配置以传送错误信号(例如响应信号)。第三总线可经配置以传送由存储器装置203存储的数据或将由存储器装置203存储的数据。因而,第三总线可包含数据总线。经由第三总线传送的数据可存储于存储器装置203的存储器阵列中。总线可包括并入于主机中的存储器控制器224与存储器装置203之间的物理连接。
接口协议(其实施方案在图2中未展示)可用于将第一总线及第二总线配置为单向的。第一总线可将信号从存储器控制器224提供到存储器装置203。第二总线可将信号从存储器装置203提供到存储器控制器224。第三总线可为双向的。双向性可通过实施能够在存储器装置203及存储器控制器224中传输及接收信号的软件/固件及硬件实现。
不同接口协议(其实施方案在图2中展示)可用于对第一总线、第二总线及第三总线进行配置。第一总线可经配置使得接口204-1的第一部分是单向的而接口204-2的第二部分是双向的。第二总线可经配置使得接口204-3的第三部分是单向的而接口204-4的第四部分是双向的。接口204-5的第五部分可保持为双向的,如由不同接口协议配置及如由接口协议的实施方案规定。
接口204-1的第一部分可用于将命令信号及/或地址信号传送到存储器装置203。接口204-2的第二部分可用于将命令信号、地址信号及/或数据信号传送到存储器控制器224及存储器装置203及从存储器控制器224及存储器装置203传送命令信号、地址信号及/或数据信号。接口204-3的第三部分可用于将响应信号从存储器控制器224传送到存储器装置203。接口204-4的第四部分可用于将响应信号及/或数据信号传送到存储器控制器及存储器装置203及从存储器控制器及存储器装置203传送响应信号及/或数据信号。如本文中使用,响应信号可包含包括对由第一总线提供的命令及/或地址信号或由第三总线提供的数据信号的响应的信号。如本文中使用,响应信号可包含描述由存储器装置203遇到的错误的错误信号以及其它类型的响应信号。响应信号还可包含用以表示由存储器装置203执行的操作的完成的信号。举例来说,响应信号可发信号通知将数据存储到存储器装置203的存储器阵列的写入操作的完成。接口204-5的第五部分可将数据信号传送到存储器控制器224及存储器装置203及从存储器控制器224及存储器装置203传送数据信号。
接口204可包含将存储器装置203耦合到存储器控制器224的多个引脚。接口204的引脚可由金属组成,例如铜、镍及/或金以及其它类型的金属。接口204的引脚可包含顶部引脚及底部引脚。顶部引脚及底部引脚可包含形成于电路板的任一侧上的引脚且不希望限制引脚在存储器装置203上的定向。
接口204的引脚可包含电源(PWR)引脚、接地(GND)引脚及信号引脚以及其它可能类型的引脚。PWR引脚可将电力提供到存储器装置203,GND引脚可将接地连接提供到存储器装置203,且信号引脚可将信号提供到存储器装置203及从存储器装置203提供信号。
命令信号、地址信号、响应信号及/或数据信号可称为命令、地址、响应及/或数据。存储器装置203可经由接口204接收命令、地址、响应及/或数据。尽管图2中提供的实例描述两种不同接口协议的两个不同实施方案,但多个接口协议可通过更新存储器控制器224及/或存储器装置203的软件/固件及硬件来实施。举例来说,三种不同接口协议可经实施以对接口204进行配置。
接口协议中的每一者可能与其它接口协议中的任一者不兼容。例如,第一接口协议可能与第二接口协议不兼容。举例来说,第一接口协议可不用于对存储器控制器224及存储器装置203进行配置以通过接口204-2的第二部分提供数据信号,而第二接口协议可用于对存储器控制器224及存储器装置203进行配置以通过接口204-2的第二部分提供数据信号。虽然存储器装置203可用与第一接口协议不兼容的第二接口协议进行配置,但存储器装置203可通过避免经由接口204-2的第二部分传输信号来遵守第一接口协议进行操作。
如本文中使用,如果如由第一接口协议及第二接口协议中的任一者配置的引脚具有相同方向性,那么第一接口协议与第二接口协议可彼此兼容。如果如由第一接口协议及第二接口协议进行配置的引脚具有不同方向性(例如定向对双向),那么第一接口协议与第二接口协议彼此可不兼容。如果引脚经配置以传达相同类型的信号,那么第一接口协议与第二接口协议也彼此兼容。举例来说,如果在第一接口协议下引脚传达控制信号且在第二接口协议下引脚传达控制信号及数据信号,那么第一接口协议与第二接口协议可不兼容。
图3A是根据本公开的数个实施例的包含传输器344、接收器345及收发器346的存储器装置303A的框图。图3A包含包括第一部分304-1、第二部分304-2、第三部分304-3、第四部分304-4及第五部分304-5的接口304。接口304可将存储器装置303A耦合到主机或存储器控制器324A。存储器装置303A可利用第一接口协议进行配置。
接口304-1及304-2的部分可为单向的使得接口304-1及304-2的部分接收信号但无法传输信号。接口304-1及304-2的部分耦合到经配置以接收命令/地址信号的接收器341。接收器341可将接收到的信号提供到控制电路系统305的命令/地址电路系统338。命令/地址电路系统338可经配置以解码信号(例如命令信号及/或地址信号)。控制电路系统305还可包含响应电路系统339,其可经配置以编码响应信号。图3A及3B将命令及/或地址电路系统338及响应电路系统339识别为并入于控制电路系统305中。然而,命令及/或地址电路系统338及响应电路系统339可在控制电路系统305外部实施。
响应信号可由传输器342传输。接口304-3及304-4的部分可为单向的。接口304-5的部分可为双向的使得收发器343可传输数据信号且可接收数据信号。收发器343可耦合到I/O电路系统307且可从存储器装置303A的数据线接收信号。在各个实例中,命令及/或地址电路系统338、响应电路系统228及/或I/O电路系统307可包含用以编码及/或解码由接口304提供的信号的编码器及/或解码器。在至少一个实施例中,接口304可包含命令接收器341、响应传输器342及数据收发器343。举例来说,接口304可被描述为包含命令接收器341、响应传输器342及/或数据收发器343。接口304还可被描述为包含命令传输器344、响应接收器345及/或数据收发器346。
接口304可将存储器装置303A耦合到存储器控制器324A。举例来说,接口304-1及304-2的部分可将存储器控制器324A的传输器344耦合到存储器装置303A的接收器341。接口304-3及304-4的部分可将存储器控制器324A的接收器345耦合到存储器装置303A的传输器342。接口304-5的部分可将存储器控制器324A的收发器346耦合到存储器装置303A的收发器343。
图3B是根据本公开的数个实施例的包含多个收发器333、334、335、347、348及349的存储器装置303B的框图。图3B包含包括第六部分304-6、第七部分304-7、第八部分304-8、第九部分304-9及第十部分304-10的接口304。接口304可将存储器装置303B耦合到主机或存储器控制器324B。
存储器装置303B与图3A的存储器装置303A的不同之处可在于:存储器装置303B实施第二接口协议,而存储器装置303A实施第一接口协议。存储器装置303A与存储器装置303B的不同之处还可在于:存储器装置303B实施命令收发器333及334来分别代替图3A中展示的命令接收器341及响应传输器342。存储器装置303A与303B彼此的不同之处还在于:图3A的接收器341及传输器342以与图3B的收发器333及334耦合到命令及地址电路系统338、响应电路系统339及I/O电路系统307不同的方式耦合到命令及地址电路系统338及响应电路系统339。
利用第二接口协议对存储器装置303B进行配置可将接口304的利用第一接口协议配置为单向的部分配置为双向的。举例来说,接口304-7及304-9的部分针对存储器装置303B被配置为双向的,这与图3A的接口304-2及304-4的针对存储器装置303A被配置为单向的对应部分相反。为了实现双向配置,存储器装置303B可包含收发器333及334(代替如针对存储器装置303A展示的接收器341及传输器342)。类似地,存储器控制器324B可经启用以通过实施存储器控制器324B的收发器347及348而非存储器控制器324A的传输器344及接收器345来实现接口304-7及304-9的部分的双向性。
对应于存储器装置303B的接口304可经配置使得接口304的部分相较于对应于存储器装置303A的接口304来说没有变化。举例来说,对应于命令总线的第一部分及响应总线的第二部分的接口304-6及304-8的部分可对应于接口304-1及304-3的部分而保持单向。因而,各种实施方案可实施接收器与收发器的组合以将存储器装置303B耦合到接口304-6及304-7的部分而不是收发器333,如与存储器装置303B相关联地展示。接口304还可被描述为包含命令收发器347、响应收发器348、数据收发器349、命令收发器333、响应收发器334及/或数据收发器335。
收发器333及334可分别耦合到MUX 336及337。MUX 336可将收发器333耦合到命令/地址电路系统338及I/O电路系统307。MUX 337可将收发器334耦合到响应电路系统339及I/O电路系统307。
举例来说,接口304-6的部分可利用MUX 336耦合到命令/地址电路系统338,如由接口协议配置。接口304-7的部分可利用MUX 336耦合到命令/地址电路系统338及/或I/O电路系统307,如由接口协议配置。尽管未展示,但不同接口协议可用于对MUX336进行配置以将接口304-6的部分耦合到命令/地址电路系统338及/或I/O电路系统307及将接口304-7的部分耦合到命令/地址电路系统338。
考虑到I/O电路系统307可提供用于传输的数据,将接口304-7的部分耦合到I/O电路系统307提供进行双向通信的能力。相较于利用对应于接口304-10的部分的引脚传输数据来说,利用对应于接口304-7、304-9及304-10的部分的引脚传输数据可带来更大数据处理量。
MUX 336及337的特定配置可利用模式寄存器331来控制。收发器333及334的特定配置也可由模式寄存器331来控制,使得命令收发器333、响应收发器334、MUX 336及MUX337耦合到模式寄存器331。如本文中使用,模式寄存器331可包含可在存储器装置303B外部存取的寄存器(例如存储器)。模式寄存器331可利用通过接口协议的开放引脚提供的命令来设置或复位。举例来说,接口协议可将引脚定义为开放的使得并非由接口协议定义的命令可通过所述开放引脚提供。提供到存储器装置303B的读取或写入命令可用于设置或复位模式寄存器331。
在一些实例中,设置模式寄存器331可与选择第一接口协议相关联,而复位模式寄存器331可与选择第二接口协议相关联。尽管标记了模式寄存器331,但可实施单个模式寄存器331。实施多个模式寄存器331提供实施多于两个接口协议的能力。模式寄存器331可经配置以选择可用于对MUX 336及337及收发器333及334进行配置的接口协议。举例来说,响应于设置模式寄存器331,MUX 336及337可将接口304的特定收发器333、334及/或335耦合到命令/地址电路系统338、响应电路系统339及/或I/O电路系统307。响应于设置或复位模式寄存器331,收发器333及334可经配置以传输或接收信号以适应多种接口协议。
模式寄存器331可由包含存储器控制器324B的主机设置。举例来说,存储器装置303B可经由接口304-6的部分接收用以设置模式寄存器331以利用接口协议来对存储器装置303B进行配置的命令信号。存储器控制器324B还可包含经配置以选择接口协议的存储器。举例来说,存储器控制器324B还可包含用以选择接口协议的单独模式寄存器(例如,未展示)。由存储器控制器324B选择的接口协议可符合为存储器装置303B选择的接口协议。举例来说,响应于提供用以设置或复位模式寄存器331以选择接口协议的命令,存储器控制器324B可设置或复位模式寄存器324B或主机内部的存储器以选择对应接口协议。因而,在存储器控制器324B内部的存储器还可用于控制收发器347、348及349。
图4说明根据本公开的数个实施例的用于在存储器中执行操作的方法的实例流程图。在460,可经由收发器接收用以设置存储器装置的模式寄存器以使用第一接口协议将收发器配置为单向的第一信号。第一信号可从主机接收。例如,第一信号可经由命令总线接收。在462,可在存储器装置处接收第二信号,其中收发器使用响应于第二信号的接收选择的第二接口协议经配置为双向的,且其中第一接口协议不同于第二接口协议。在各个例子中,例如,第二信号可为存取命令。存取命令可由存储器装置处理。第二信号可响应于模式寄存器被设置而利用第二接口协议来处理。
在464,可响应于设置模式寄存器及第二信号的接收而经由存储器装置的收发器传输第三信号。第三信号可为指示第二信号已利用第二接口协议进行了处理的响应信号。举例来说,第三信号可指示由第二信号识别的命令的完成。
方法可进一步包含避免响应于第一信号的接收对不同收发器进行配置。即,不同收发器可利用第一接口协议及第二接口协议用作单向或双向的。不同收发器还可响应于第一信号的接收进行配置,其中不同收发器使用第二接口协议及第一接口协议经配置为单向的。就各种收发器、接收器及传输器的配置来说,无论是实施了第一接口协议还是第二接口协议,收发器、接收器及传输器都可保持不变。
不同收发器可经配置以响应于实施第二接口协议而接收及/或传输包括命令、地址、数据及/或错误信号的信号。不同收发器可限于响应于实施第一接口协议而接收命令、地址、数据或错误信号或传输命令、地址、数据或错误信号。
在各个实例中,独立于利用第一接口协议及第二接口协议的不同收发器的配置,执行收发器的配置。举例来说,存储器装置可避免响应于第一信号的接收对不同收发器进行配置,其中无论收发器是配置为单向的还是双向的,不同收发器都经配置为双向的。
在各个例子中,耦合到存储器装置的模式寄存器经配置以实施设置命令且响应于实施第一设置命令而致使存储器装置在第一模式中根据第一接口协议进行操作。模式寄存器还可经配置以响应于实施第二设置命令而致使存储器装置在第二模式中根据第二接口协议进行操作。收发器中的特定者可根据第一接口协议单向地操作。特定收发器可根据第二接口协议双向地操作。
特定收发器可耦合到命令总线且可经配置以根据第一接口协议接收信号及根据第二接口协议接收及传输信号。信号可经由命令总线接收及传输。特定收发器可经配置以经由数据总线接收及传输数据。特定收发器可经配置以经由命令总线接收及传输命令。特定收发器可经配置以经由地址总线接收及传输地址。特定收发器可经配置以经由存储器装置的引脚接收及传输表示错误的信号。
存储器装置还可包含MUX,其耦合到特定收发器且经配置以将特定收发器耦合到特定解码器。举例来说,多路复用器可进一步经配置以响应于第一设置命令的实施将从第一解码器接收的信号提供到特定收发器。
多路复用器还可耦合到模式寄存器。多路复用器还可经配置以响应于第一设置命令的实施将经由特定收发器接收的信号提供到第一解码器,其中在无需将信号提供到第二解码器的情况下提供信号。多路复用器还可经配置以响应于第二设置命令的实施将从特定收发器接收的信号提供到第二解码器及将从第二解码器接收的信号提供到特定收发器。第一设置命令可用于选择第一接口协议,且第二设置命令可用于选择第二接口协议。
多路复用器可响应于第二设置命令的实施将从特定收发器接收的信号提供到第一解码器及将从特定收发器接收的信号提供到第二解码器。多路复用器还可响应于第二设置命令的实施将从第二解码器接收的信号提供到特定收发器。第一接口协议可符合标准,且第二接口协议可不符合标准。因而,第一接口协议可称为符合的接口协议,且第二接口协议可称为不符合的接口协议。
在各个实例中,主机可包括第一收发器及耦合到第一收发器的装置。装置可经配置以致使用以设置存储器装置的模式寄存器以利用第二接口协议对存储器装置的第二收发器进行配置的第一信号经由第一收发器传输。即,主机可控制在存储器装置及主机中实施哪一种接口协议。可在主机及存储器装置中选择相同接口协议以允许主机及接口协议利用第一接口协议或第二接口协议正确地解码及编码信号。
主机可致使用第一接口协议进行配置的第一收发器利用第二接口协议进行配置。第一收发器在被配置之前可能已经是单向的且在被配置之后可为双向的。第一接口协议与第二接口协议不兼容。主机还可致使第二信号利用第一收发器及第二收发器传输到存储器装置。主机还可响应于传输第二信号、第一信号且响应于对第一收发器进行配置而致使第三信号经由第一收发器被接收。第一收发器及第二收发器可耦合到主机的存储器装置。
图5说明计算机系统540的实例机器,在所述计算系统内可实施用于致使机器执行本文中论述的各种方法论的一组指令。在各个实施例中,计算机系统540可对应于系统(例如图1的计算系统100),其包含、耦合到或利用存储器子系统(例如图1的存储器装置103)或可用于执行控制器的操作(例如图1的控制电路系统105)。在替代实施例中,机器可连接(例如联网)到LAN、内联网、外联网及/或因特网中的其它机器。机器可在客户端-服务器网络环境中以服务器或客户端机器的身份操作,在对等(或分布式)网络环境中作为对等机器操作,或在云计算基础设施或环境中作为服务器或客户端机器操作。
机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络设备、服务器、网络路由器、交换机或网桥或能够(循序或以其它方式)执行指定由所述机器所采取的动作的一组指令的任何机器。此外,虽然说明了单个机器,但术语“机器”也应被视为包含个别地或联合地执行一(或多组)指令以执行本文中论述的方法论中的任一或多者的机器的任何集合。
实例计算机系统540包含处理装置502、主存储器504(例如,只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)(例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器506(例如,快闪存储器、静态随机存取存储器(SRAM))等)以及数据存储系统518,其经由总线530彼此通信。
处理装置502表示一或多个通用处理装置,例如微处理器、中央处理单元或类似者。更特定来说,处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的一处理器或实施指令集组合的多个处理器。处理装置502也可为一或多个专用处理装置,例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似者。处理装置502经配置以执行用于执行本文中论述的操作及步骤的指令526。计算机系统540可进一步包含网络接口装置508以通过网络520通信。
数据存储系统518可包含其上存储体现本文中描述的方法论或功能中的任一或多者的一或多组指令526或软件的机器可读存储媒体524(也称为计算机可读媒体)。指令526也可在其由计算机系统540执行期间完全或至少部分驻留于主存储器504内及/或处理装置502内,主存储器504及处理装置502也构成机器可读存储媒体。
在一个实施例中,指令526包含实施对应于图1的主机102及/或存储器装置103的功能性的指令。虽然在实例实施例中将机器可读存储媒体524展示为单个媒体,但术语“机器可读存储媒体”应理解为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”也应被认为包含能够存储或编码一组指令以供机器执行并且致使机器执行本公开的方法中的任一者或多者的任何媒体。术语“机器可读存储媒体”应相应地理解为包含(但不限于)固态存储器、光学媒体及磁性媒体。
如本文中使用,“数个”某物可指此类事物中的一或多者。举例来说,数个存储器装置可指一或多个存储器装置。“多个”某物希望是两个或更多个。另外,本文所使用的例如“N”的指示符(尤其是关于图式中的参考元件符号)指示如此指示的数个特定特征可包含在本公开的数个实施例中。
本文的图遵循编号惯例,其中第一数字或前几个数字对应于绘图号且剩余数字识别图式中的元件或组件。不同图之间的类似元件或组件可通过使用类似数字来识别。如应了解,本文各种实施例中展示的元件可经添加、交换及/或消除以便提供本公开的数个额外实施例。另外,图中提供的元件的比例及相对规模希望说明本公开的各种实施例,且不以限制意义来使用。
尽管本文已说明及描述特定实施例,所属领域的一般技术人员应了解,实现相同结果计算的布置可代替展示的特定实施例。本公开希望涵盖本公开的各个实施例的调试或变化。应理解,以说明性方式且非限制性方式进行上文描述。所属领域的技术人员在检阅上文描述之后应明白上文实施例的组合及本文未明确描述的其它实施例。本公开的各个实施例的范围包含其中使用上文结构及方法的其它应用。因此,应参考所附权利要求书以及此类权利要求有权获得的等效物完整范围确定本公开的各个实施例的范围。
在前述具体实施方式中,出于简化本公开的目的,将各种特征分组在单个实施例中。本公开的此方法不应被解译为反映本公开的所公开实施例必须使用比每一权利要求中明确引述的特征更多的特征的意图。而是,如所附权利要求书反映,发明标的物在于少于所公开单个实施例的所有特征。因此,所附权利要求特此并入到具体实施方式中,其中每个权利要求独立作为单独实施例。
Claims (20)
1.一种设备,其包括:
存储器装置,其包含多个收发器;以及
模式寄存器,其耦合到所述存储器装置,其中所述模式寄存器经配置以:
实施设置命令;
响应于实施第一设置命令而致使所述存储器装置在第一模式中根据第一接口协议进行操作;以及
响应于实施第二设置命令而致使所述存储器装置在第二模式中根据第二接口协议进行操作;
其中根据所述第一接口协议,所述收发器中的特定者单向地操作;且
其中根据所述第二接口协议,所述特定收发器双向地操作。
2.根据权利要求1所述的设备,其中所述特定收发器耦合到命令总线且经配置以:
根据所述第一接口协议接收信号;及
根据所述第二接口协议接收及传输信号,其中所述信号经由所述命令总线接收及传输。
3.根据权利要求2所述的设备,其中所述特定收发器经配置以经由数据总线接收及传输数据。
4.根据权利要求2所述的设备,其中所述特定收发器经配置以经由所述命令总线接收及传输命令。
5.根据权利要求2所述的设备,其中所述特定收发器经配置以经由地址总线接收及传输地址。
6.根据权利要求2所述的设备,其中所述特定收发器经配置以经由所述存储器装置的引脚接收及传输表示错误的信号。
7.根据权利要求1至6中任一权利要求所述的设备,其进一步包括多路复用器(MUX),所述多路复用器耦合到所述特定收发器且经配置以将所述特定收发器耦合到特定解码器。
8.根据权利要求7所述的设备,其中所述多路复用器进一步经配置以响应于所述第一设置命令的所述实施将从所述第一解码器接收的信号提供到所述特定收发器。
9.根据权利要求7所述的设备,其中所述多路复用器进一步耦合到所述模式寄存器且进一步经配置以响应于所述第一设置命令的所述实施将经由所述特定收发器接收的信号提供到所述第一解码器,其中在无需将所述信号提供到所述第二解码器的情况下提供所述信号。
10.根据权利要求9所述的设备,其中所述多路复用器进一步经配置以响应于所述第二设置命令的所述实施将从所述特定收发器接收的信号提供到第二解码器及将从所述第二解码器接收的信号提供到所述特定收发器。
11.根据权利要求9所述的设备,其中所述多路复用器进一步经配置以:
将从所述特定收发器接收的信号提供到所述第一解码器;
响应于所述第二设置命令的所述实施将从所述特定收发器接收的信号提供到所述第二解码器;及
响应于所述第二设置命令的所述实施将从所述第二解码器接收的信号提供到所述特定收发器。
12.根据权利要求1至6中任一权利要求所述的设备,其中所述第一接口协议符合标准,且所述第二接口协议不符合所述标准。
13.一种方法,其包括:
经由收发器接收用以设置存储器装置的模式寄存器以使用第一接口协议将所述收发器配置为单向的第一信号;
在所述存储器装置处接收第二信号,其中所述收发器使用响应于所述第二信号的接收选择的第二接口协议经配置为双向的,且其中所述第一接口协议不同于所述第二接口协议;以及
响应于设置所述模式寄存器及所述第二信号的接收而经由所述存储器装置的所述收发器传输第三信号。
14.根据权利要求13所述的方法,其进一步包括避免响应于所述第一信号的接收对不同收发器进行配置。
15.根据权利要求13所述的方法,其进一步包括响应于所述第一信号的接收对不同收发器进行配置,其中所述不同收发器使用所述第二接口协议及所述第一接口协议经配置为单向的。
16.根据权利要求15所述的方法,其进一步包括响应于实施所述第二接口协议对所述不同收发器进行配置以接收包括命令、地址或错误信号的信号。
17.根据权利要求13至16中任一权利要求所述的方法,其进一步包括避免响应于所述第一信号的接收对不同收发器进行配置,其中无论所述收发器是配置为单向的还是双向的,所述不同收发器都经配置为双向的。
18.根据权利要求13至16中任一权利要求所述的方法,其中所述第二信号经由所述收发器接收,且其中所述第三信号指示由所述第二信号识别的命令的完成。
19.一种设备,其包括:
第一收发器;
装置,其耦合到所述第一收发器且经配置以:
致使用以设置存储器装置的模式寄存器以利用第二接口协议对所述存储器装置的第二收发器进行配置的第一信号经由所述第一收发器传输;
致使用第一接口协议进行配置的所述第一收发器利用所述第二接口协议进行配置使得所述第一收发器在被配置之前是单向的且在被配置之后是双向的,且其中所述第一接口协议不同于所述第二接口协议;
致使第二信号利用所述第一收发器及所述第二收发器传输到所述存储器装置;以及
响应于传输所述第二信号、所述第一信号及对所述第一收发器进行配置而致使第三信号经由所述第一收发器被接收。
20.根据权利要求19所述的设备,其中所述第一收发器及所述第二收发器将所述存储器装置耦合到所述设备。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/866,689 | 2020-05-05 | ||
US16/866,689 US11144482B1 (en) | 2020-05-05 | 2020-05-05 | Bidirectional interface configuration for memory |
PCT/US2021/029547 WO2021225838A1 (en) | 2020-05-05 | 2021-04-28 | Bidirectional interface configuration for memory |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115552385A true CN115552385A (zh) | 2022-12-30 |
Family
ID=78007895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180032839.1A Pending CN115552385A (zh) | 2020-05-05 | 2021-04-28 | 用于存储器的双向接口配置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US11144482B1 (zh) |
KR (1) | KR20230003188A (zh) |
CN (1) | CN115552385A (zh) |
DE (1) | DE112021002620T5 (zh) |
WO (1) | WO2021225838A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11764822B2 (en) * | 2020-08-06 | 2023-09-19 | Analog Devices, Inc. | Radio transceiver control interface |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5050095A (en) | 1988-05-31 | 1991-09-17 | Honeywell Inc. | Neural network auto-associative memory with two rules for varying the weights |
JP3260357B2 (ja) | 1990-01-24 | 2002-02-25 | 株式会社日立製作所 | 情報処理装置 |
US7174354B2 (en) | 2002-07-31 | 2007-02-06 | Bea Systems, Inc. | System and method for garbage collection in a computer system, which uses reinforcement learning to adjust the allocation of memory space, calculate a reward, and use the reward to determine further actions to be taken on the memory space |
US7249213B2 (en) | 2003-08-18 | 2007-07-24 | Silicon Storage Technology, Inc. | Memory device operable with a plurality of protocols with configuration data stored in non-volatile storage elements |
US7158536B2 (en) * | 2004-01-28 | 2007-01-02 | Rambus Inc. | Adaptive-allocation of I/O bandwidth using a configurable interconnect topology |
US7110321B1 (en) * | 2004-09-07 | 2006-09-19 | Integrated Device Technology, Inc. | Multi-bank integrated circuit memory devices having high-speed memory access timing |
DE102006019305A1 (de) | 2006-04-26 | 2007-10-31 | Robert Bosch Gmbh | Verfahren zur Datenübertragung von und zu einem Steuergerät |
JP4814803B2 (ja) | 2007-01-12 | 2011-11-16 | 富士通株式会社 | コンピュータと家電によるリモコン信号を用いた双方向制御装置 |
WO2009055150A1 (en) | 2007-10-19 | 2009-04-30 | Rambus Inc. | Reconfigurable point-to-point memory interface |
EP2071861B1 (en) | 2007-12-12 | 2014-10-22 | ADVA Optical Networking SE | A method and a network for bidirectional transport of data |
US7920431B2 (en) | 2008-06-02 | 2011-04-05 | Micron Technology, Inc. | Asynchronous/synchronous interface |
CN107239420B (zh) * | 2012-11-21 | 2020-05-05 | 相干逻辑公司 | 具有散布处理器dma-fifo的处理系统 |
US10373503B2 (en) * | 2015-01-09 | 2019-08-06 | Gentex Corporation | Trainable transceiver with single camera park assist |
US10108567B2 (en) | 2016-12-22 | 2018-10-23 | Integrated Device Technology, Inc. | Memory channel selection control |
US10607660B2 (en) | 2017-07-20 | 2020-03-31 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and operating method of the same |
US10498523B1 (en) * | 2018-10-25 | 2019-12-03 | Diodes Incorporated | Multipath clock and data recovery |
-
2020
- 2020-05-05 US US16/866,689 patent/US11144482B1/en active Active
-
2021
- 2021-04-28 WO PCT/US2021/029547 patent/WO2021225838A1/en active Application Filing
- 2021-04-28 KR KR1020227041866A patent/KR20230003188A/ko unknown
- 2021-04-28 CN CN202180032839.1A patent/CN115552385A/zh active Pending
- 2021-04-28 DE DE112021002620.8T patent/DE112021002620T5/de active Pending
- 2021-09-23 US US17/483,399 patent/US11657009B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR20230003188A (ko) | 2023-01-05 |
US20220012193A1 (en) | 2022-01-13 |
US11144482B1 (en) | 2021-10-12 |
US11657009B2 (en) | 2023-05-23 |
DE112021002620T5 (de) | 2023-03-23 |
WO2021225838A1 (en) | 2021-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110534140B (zh) | 存储器装置、存储器系统和存储器装置的操作方法 | |
US20100287424A1 (en) | Method of writing an operating systems (OS) image to a semiconductor device and the semiconductor device | |
US10235300B2 (en) | Memory system including memory device and operation method thereof | |
US20220284932A1 (en) | Conditional write back scheme for memory | |
CN106372011A (zh) | 用于pcie ssd控制器的高性能主机队列监控器 | |
US11301260B2 (en) | Configurable option ROM | |
US9571098B2 (en) | Signal receiving circuits including termination resistance having adjustable resistance value, operating methods thereof, and storage devices therewith | |
US11783872B2 (en) | Apparatuses and methods for performing operations using sense amplifiers and intermediary circuitry | |
US11657009B2 (en) | Bidirectional interface configuration for memory | |
US20220137980A1 (en) | Configurable media structure | |
US11749318B2 (en) | Interface protocol configuration for memory | |
CN115461731A (zh) | 存储器装置的多个引脚配置 | |
US11762577B2 (en) | Edge compute components under a memory array | |
US11662950B2 (en) | Speculation in memory | |
US11531490B2 (en) | Data transfer in port switch memory | |
US10733046B2 (en) | Transaction metadata |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |