CN115549686A - 应用于SDMADC的输入电路及方法、Sigma-Delta调制器模数转换器 - Google Patents

Abstract

本公开提供了一种应用于SDMADC的输入电路及方法、Sigma‑Delta调制器模数转换器，该输入电路包括：第一开关电阻阵列，第一开关电阻阵列的一端与第一输入信号端电连接，另一端与SDMADC的第一输入端电连接；以及第二开关电阻阵列，第二开关电阻阵列的一端与第二输入信号端电连接，另一端与SDMADC的第二输入端电连接；其中，第一开关电阻阵列和第二开关电阻阵列被配置为：第一开关电阻阵列和第二开关电阻阵列各自的等效电阻与SDMADC的目标增益值相对应。

Description

应用于SDMADC的输入电路及方法、Sigma-Delta调制器模数转 换器

技术领域

本公开涉及模数转换器技术领域，更具体地，涉及一种应用于Sigma-Delta调制器模数转换器(Sigma Delta Modulator Analog-to-Digital Converter，SDMADC)的输入电路及方法、Sigma-Delta调制器模数转换器。

背景技术

无线接收机是一种从天线接收并解调无线电信号的电子设备，主要用于声音、图像定位信息等。随着移动通信技术的发展，无线通信系统不仅要求无线接收机具有较大的动态范围，还要求具有增益可调以及高集成度。

相关技术中，通过自动增益控制(AGC)算法来调整无线接收机的动态范围。AGC算法需要在接收机链路上各个模块的增益均可编程，以及接收机链路增益还需要给PVT(Position-Velocity-Time，位置-速度-时间)留出足够的裕度。随着电子工艺的高度发展，数字电路成本不断降低，可以在数字前端(DFE)内实现部分AGC算法，从而减轻模拟前端电路设计负担。

然而，在无线接收机中的可编程增益放大器(Programmable Gain Amplifier，PGA)内实现增益可调的方式会增加放大器设计复杂度，以及增大无线通信系统的系统面积和研发成本。

发明内容

本公开提出了一种应用于Sigma-Delta调制器模数转换器SDMADC的输入电路及方法、Sigma-Delta调制器模数转换器。

根据本公开的第一方面，提出了一种应用于Sigma-Delta调制器模数转换器SDMADC的输入电路，包括：第一开关电阻阵列，第一开关电阻阵列的一端与第一输入信号端电连接，另一端与SDMADC的第一输入端电连接；以及第二开关电阻阵列，第二开关电阻阵列的一端与第二输入信号端电连接，另一端与SDMADC的第二输入端电连接；其中，第一开关电阻阵列和第二开关电阻阵列被配置为：第一开关电阻阵列和第二开关电阻阵列各自的等效电阻与SDMADC的目标增益值相对应。

例如，第一开关电阻阵列包括：第一电阻子阵列，包括串联的N个电阻；以及第一开关单元子阵列，包括与N个电阻对应设置的N个开关单元；其中，第一电阻子阵列的第一端电连接至第一输入信号端，第二端连接至SDMADC的第一输入端；以及N个开关单元中的每个开关单元的第一端与N个电阻中的对应电阻的第一端电连接，每个开关单元的第二端与SDMADC的第一输入端电连接；N为大于等于2的整数。

例如，第二开关电阻阵列包括：第二电阻子阵列，包括串联的M个电阻；以及第二开关子阵列，包括与M个电阻对应设置的M个开关单元；其中，第二电阻子阵列的第一端电连接至第二输入信号端，第二端连接至SDMADC的第二输入端；以及M个开关单元中的每个开关单元的第一端与M个电阻中的对应电阻的第一端电连接，每个开关单元的第二端与SDMADC的第二输入端电连接；M为大于等于2的整数。

例如，该输入电路还包括：逻辑控制单元，与第一开关电阻阵列和第二开关电阻阵列中的开关电连接，用于根据SDMADC的目标增益值，控制第一开关电阻阵列和第二开关电阻阵列中的开关单元的接通与断开。

例如，逻辑控制单元还用于接通N个开关单元中的一个开关单元，并断开N个开关单元中的其他开关单元。

例如，逻辑控制单元还用于接通M个开关单元中的一个开关单元，并断开M个开关单元中的其他开关单元。

根据本公开实施例的第二方面，提供了一种Sigma-Delta调制器模数转换器，包括：本公开实施例第一个方面提供的输入电路，用于对模拟输入信号进行增益处理，输出增益后的模拟信号；以及模数转换电路，用于增益后的模拟信号进行低通滤波、量化及信号补偿处理，输出数字信号。

例如，模数转换电路包括：环形滤波器，与输入电路电连接，用于对增益后的模拟信号进行低通滤波处理，得到低通滤波信号；量化器，与环形滤波器电连接，用于接收低通滤波信号，对低通滤波信号进行采样和量化，得到数字信号；以及反馈数模转换电路，分别与环形滤波器和量化器电连接，用于接收量化器输出的数字信号，将数字信号反馈至环形滤波器和量化器。

根据本公开实施例的第三方面，提供了一种接收机，包括射频前端放大器，用于对射频输入信号进行降噪、混频及增益放大处理，得到第一输出信号；增益放大器，用于对第一输出信号进行带通滤波及增益放大处理，得到第二输出信号；以及本公开实施例第二个方面提供的Sigma-Delta调制器模数转换器，用于对第二输出信号进行低通滤波、增益放大及模数转换处理，得到数字信号。

根据本公开实施例的第四方面，提供了一种应用于Sigma-Delta调制器模数转换SDMADC电路的方法，该输入电路应用于Sigma-Delta调制器模数转换器SDMADC，该方法包括：根据SDMADC的目标增益值，控制第一开关电阻阵列和第二开关电阻阵列中的开关单元的接通与断开；其中，第一开关电阻阵列和第二开关电阻阵列被配置为：第一开关电阻阵列和第二开关电阻阵列各自的等效电阻与SDMADC的目标增益值相对应。

例如，根据SDMADC的目标增益值，控制第一开关电阻阵列和第二开关电阻阵列中的开关单元的接通与断开，包括：根据SDMADC的目标增益值，利用逻辑控制单元控制第一开关电阻阵列和第二开关电阻阵列中的开关单元的接通与断开。

例如，根据SDMADC的目标增益值，利用逻辑控制单元控制第一开关电阻阵列和第二开关电阻阵列中的开关单元的接通与断开，包括：根据SDMADC的目标增益，利用逻辑控制单元接通第一开关电阻阵列中的N个开关单元中的一个开关单元，并断开N个开关单元中的其他开关单元，以及接通第二开关电阻阵列中的M个开关单元中的一个开关单元，并断开M个开关单元中的其他开关单元。

根据公开实施例的技术方案，提供了一种应用于Sigma-Delta调制器模数转换器SDMADC的输入电路，通过对该输入电路中的第一开关电阻阵列和第二开关电阻阵列的阻值控制，使得第一开关电阻阵列和第二开关电阻阵列具有相应等效电阻，从而实现对SDMADC不同的增益调节。

附图说明

通过下面结合附图说明本公开实施例，将使本公开实施例的上述及其它目的、特征和优点更加清楚。应注意，贯穿附图，相同的元素由相同或相近的附图标记来表示。图中：

图1示出了根据本公开一实施例的Sigma-Delta调制器模数转换器的结构示意图；

图2示出了根据本公开另一实施例的Sigma-Delta调制器模数转换器的结构示意图；

图3示出了根据图2所示的Sigma-Delta调制器模数转换器的电路结构示意图；

图4示出了根据本公开一实施例的输入电路的结构示意图；

图5示出了根据本公开一实施例的输入电路的开关电阻阵列的结构示意图；

图6示出了根据本公开另一实施例的输入电路的开关电阻阵列的结构示意图；

图7示出了根据本公开一实施例的接收机的结构示意图；

图8示出了本公开实施例的输入电路的方法流程图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部。基于所描述的本公开实施例，本领域普通技术人员在无需创造性劳动的前提下获得的所有其他实施例都属于本公开保护的范围。在以下描述中，一些具体实施例仅用于描述目的，而不应该理解为对本公开有任何限制，而只是本公开实施例的示例。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。应注意，图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。

除非另外定义，本公开实施例使用的技术术语或科学术语应当是本领域技术人员所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似词语并不表示任何顺序、数量或重要性，而只是用于区分不同的组成部分。

此外，在本公开实施例的描述中，术语“连接至”或“相连”可以是指两个组件直接连接，也可以是指两个组件之间经由一个或多个其他组件相连，连接方式为电连接或电耦合。此外，这两个组件还可以通过有线或无线方式相连或相耦合。

无线通信模拟前端增益可以设计为60dB～70dB范围内。模拟侧增益编程精度为1dB/step或者2dB/step，数字侧增益编程精度可以做到0.5dB/step或者0.2dB/step。

无线接收机可以包括：射频前端放大器(RF前端)、模拟基带滤波器(BBF)和模数转换器(ADC)。RF前端实现增益粗调，精度约为6dB/step。BBF用于实现增益细调，精度约为2dB/step。

在一个示例中，BBF采用细调方式，根据目标增益改变电阻的阻值，从而实现反馈电阻调节和输入电阻调节。反馈电阻调节增益通常应用于噪声系数要求不高且前级驱动能力较弱的场景，恒定的输入电阻Rin可以取较大值。由此，在大多数增益档位下，前级驱动不会改动太大，有利于前级电路稳定实现。对于输入电阻调节增益，会根据增益范围和精度修正输入电阻值。当系统增益最大值时，输入电阻Rin可调到最小增益档位(Gain Gear)，导致无线接收机的前级驱动力加强，消耗了较大驱动电流。

输入电阻调节和反馈电阻调节均可通过串联电阻型和并联电阻型来实现增益可调。例如，串联电阻型实现方式一般用在目标电阻绝对值较小的应用场景。为了得到较小的开关导通电阻，需要使用较大尺寸的开关，增加了电路面积。对于并联电阻型，电阻随着增益档位增加在不断加大，可以降低对开关导通电阻的需求，但并联电阻型不适用于对目标电阻绝对值需求较高的场景。因此，在目标电阻绝对值需求较高的场景，优选采用串联电阻型的方式来实现增益可调。

基于串联电阻型和并联电阻型来实现增益可调存在的技术问题，本公开实施例提供了一种应用于Sigma-Delta调制器模数转换器SDMADC的输入电路，通过对该输入电路中的第一开关电阻阵列和第二开关电阻阵列的阻值控制，使得第一开关电阻阵列和第二开关电阻阵列具有相应等效电阻，从而实现对SDMADC不同的增益调节。

本公开实施例提供的一种应用于Sigma-Delta调制器模数转换器SDMADC的输入电路，包括：第一开关电阻阵列，第一开关电阻阵列的一端与第一输入信号端电连接，另一端与SDMADC的第一输入端电连接；以及第二开关电阻阵列，第二开关电阻阵列的一端与第二输入信号端电连接，另一端与SDMADC的第二输入端电连接；其中，第一开关电阻阵列和第二开关电阻阵列被配置为：第一开关电阻阵列和第二开关电阻阵列各自的等效电阻与SDMADC的目标增益值相对应。

下面，将参照附图详细描述根据本公开的各个实施例。需要注意的是，在附图中，将相同的附图标记赋予基本上具有相同或类似结构和功能的组成部分，并且将省略关于它们的重复描述。

图1示出了根据本公开一实施例的Sigma-Delta调制器模数转换器SDMADC的结构示意图。

如图1所示，该SDMADC 100包括：输入电路110和模数转换电路120。模数转换电路120与输入电路110电连接。

输入电路110接收模拟输入信号，对模拟输入信号进行增益处理，输出增益后的模拟信号。

例如，输入电路110可以为通过串联的多个电阻实现模拟输入信号的增益可调，即实现模数转换电路120前端输入电阻大小可调。

模数转换电路120接收来自输入电路110的增益后的模拟信号，对输入电路110输出的增益后的模拟信号进行低通滤波、量化及信号补偿处理，输出数字信号。

根据本公开实施例，如图1所示，模数转换电路120可以包括环形滤波器121、量化器122和反馈数模转换电路123。环形滤波器121与输入电路110电连接。量化器122与反馈数模转换电路123电连接。反馈数模转换电路123与环形滤波器121电连接。

环形滤波器121接收来自输入电路110输出的增益后的模拟信号，用于对该增益后的模拟信号进行低通滤波处理，得到低通滤波信号。环形滤波器121可以滤除该模拟信号中的高频信号。

量化器122接收来自环形滤波器121的低通滤波信号，对该低通滤波信号进行采样和量化，得到数字信号。量化器122输出的数字信号为SDMADC 100输出的输出信号。

反馈数模转换电路123，分别与环形滤波器121和量化器122电连接，用于接收量化器122输出的数字信号，将数字信号反馈至环形滤波器121和量化器123。

例如，反馈数模转换电路123接收量化器122输出的数字信号，将数字信号转换为模拟信号，并将该模拟信号发送至环形滤波器121和量化器123。通过该模拟信号可以对环形滤波器122中的噪声整形过程进行ELD补偿，以及对量化器123中的采样和量化过程进行ELD补偿。

图2示出了根据本公开另一实施例的Sigma-Delta调制器模数转换器的结构示意图。

如图2所示，该SDMADC 200包括输入电路210和模数转换电路220。

输入电路210接收模拟输入信号U，并对模拟输入信号U进行增益处理，得到增益后的模拟信号。

例如，输入电路210可以包括串联的电阻阵列和开关阵列，来实现对模拟输入信号U进行增益处理。在其他一些实施例中，输入电路210可以包括比例器b₁，来实现对模拟输入信号U进行增益处理。

模数转换电路220与输入电路210电连接。模数转换电路220用于将输入电路210输出的增益后的模拟信号进行低通滤波、量化及信号补偿处理，输出数字信号。模数转换电路220可以包括环形滤波器221、量化器222和反馈数模转换电路223。

例如，环形滤波器221可以包括三级一阶积分器。环形滤波器221可以包括加法器a₁、积分器i₁、比例器c₁、加法器a₂、积分器i₂、比例器c₂、加法器a₃和积分器i₃。积分器i₁、积分器i₂和积分器i₃均为一阶积分器。积分器i₁为第一级积分器，积分器i₂为第二级积分器，积分器i₃为第三级积分器。例如，比例器c₁的增益系数为c₁，积分器i₁的增益系数为i₁，比例器c₂的增益系数为c₂，积分器i₂的增益系数为i₂，以及积分器i₃的增益系数为i₃。

量化器222包括比例器c₃、加法器a₄和量化模块Q。例如，比例器c₃的增益系数为c₃。

反馈DAC 330包括DAC d₁、DAC d₂、DAC d₃和DAC d₄。DAC d₁与加法器a₁电连接，DACd₂与加法器a₂电连接，DAC d₃与加法器a₃电连接，以及DAC d₄与加法器a₄电连接。

例如，模数转换电路220为反馈结构，还包括反馈支路g。反馈支路g将积分器i₃输出的积分信号X3输出至加法器a₂进行信号补偿，形成反馈支路。量化器222输出的数字信号通过DAC d₁转换后得到的反馈信号，被反馈至加法器a₁。加法器a₁对输入电路210输出的模拟信号和DAC d₁输出的模拟信号进行减法运算，得到第一差值信号，并将第一差值信号输入第一级积分器i₁中。第一级积分器i₁可以滤除第一差值信号中的高频噪声信号并对第一差值信号进行积分运算，得到第一积分信号。量化器220输出的数字信号通过DAC d₂转换后得到的反馈信号，被反馈至加法器a₂。加法器a₂对经比例器c₁放大后的第一积分信号和DACd₂输出的模拟信号进行减法运算，得到第二差值信号，并将第二差值信号输入第二级积分器i₂中，第二级积分器i₂对第二差值信号进行积分运算，得到第二积分信号。量化器220输出的数字信号通过DAC d₃转换后得到的反馈信号，被反馈至加法器a₃。加法器a₃对经比例器c₂放大后的第二积分信号和DAC d₃输出的模拟信号进行减法运算，得到第三差值信号，并将第三差值信号输入第三级积分器i₃中。第三级积分器i₃对第三差值信号进行积分运算，得到第三积分信号。第三积分信号被输入至量化器220中。量化器220输出的数字信号通过DACd₄转换后得到的反馈信号，被反馈至加法器a₄。加法器a₃对经比例器c₃放大后的第二积分信号和DAC d₄输出的模拟信号进行减法运算，得到第四差值信号，并将第四差值信号输入量化模块Q中。量化模块Q对第四差值信号进行量化处理，得到数字信号V。

环形滤波器221对输入信号进行噪声整形操作，可认为是对信号频域内的白噪声进行频谱改变，然后将信号频带内的噪声功率移到信号频带外，并传输到高频区后进行一次低通滤波，实现了对信号噪声的整形，减少信号内的噪声。环形滤波器221内每一个加法器对前一级积分器输出的积分信号和由DAC转换得到的反馈信号做减法运算，得到的差值信号可以认为是量化误差信号。积分器通过改变由量化引入的误差信号的频谱形状，可以增加信号的信噪比。例如每一级积分器在积分运算过程中可以对量化误差信号进行直流增益和带宽增益，减少了信号频域内的噪声。

根据本公开的实施例，如图2所示，该SDMADC中默认输入电路210的增益系数b₁的系数值代表了0dB增益，采用前向传递函数FFs表示整个高阶SDMADC信号传递函数，该前向传递函数FFs满足以下关系：

从式(1)可以看出，该SDMADC可以通过b₁、c₁、c₂和c₃来进行增益调整。但是在SDMADC的环路中，c₁、c₂和c₃的多档位增益调整对环路稳定性和噪声整形效果产生影响，且不利于电路结构的优化。因此，可选择对输入电路210的b₁系数进行增益调整。输入电路210的增益调整和后级SDMADC环路可以单独设计，并不会造成环路稳定性和噪声整形效果的不利影响。

图3示出了根据图2所示的Sigma-Delta调制器模数转换器的电路结构示意图。

如图3所示，该电路结构300包括输入电路310和模数转换电路320。

输入电路310用于接收模拟输入信号，对模拟输入信号进行增益处理，输出增益后的模拟信号。输入电路310包括第一可调电阻R1和第二可调电阻R2，第一可调电阻R1的一端与模拟输入信号端Vin1电连接，另一端与模数转换电路320的第一输入端电连接。第二可调电阻R2的一端与模拟输入信号端Vin2电连接，另一端与模数转换电路320的第二输入端电连接。

模数转换电路320与输入电路310电连接。模数转换电路320用于对输入电路310输出的增益后的模拟信号进行低通滤波、量化及信号补偿处理，输出数字信号。模数转换电路320包括环形滤波器321、量化器322和反馈数模转换电路323。

环形滤波器321可以包括第一级积分器、第二级积分器、第三级积分器和反馈支路。第一级积分器、第二级积分器和第三级积分器均为一阶积分器。第一级积分器可以包括第一运算放大器OTA1、第一电容C1和第二电容C2。第二级积分器可以包括第三电阻R3、第四电阻R4、第二运算放大器OTA2、第三电容C3和第四电容C4。第三级积分器可以包括第五电阻R5、第六电阻R6、第二运算放大器OTA3、第三电容C5和第四电容C6。反馈支路可以包括第七电阻R7和第八电阻R8。

例如，第一运算放大器OTA1包括正输入端、负输入端、正输出端和负输出端。第一电容C1的一端与第一运算放大器OTA1的正输入端电连接，另一端与第一运算放大器OTA1的负输出端电连接。第二电容C2的一端与第一运算放大器OTA1的负输入端电连接，另一端与第一运算放大器OTA1的正输出端电连接。第三电阻R3的一端与第一运算放大器OTA1的负输出端，另一端与第二运算放大器OTA2的正输入端电连接。第四电阻R4的一端与第一运算放大器OTA1的正输出端，另一端与第二运算放大器OTA2的负输入端电连接。第三电容C3的一端与第二运算放大器OTA2的正输入端电连接，另一端与第二运算放大器OTA2的负输出端电连接。第四电容C4的一端与第二运算放大器OTA2的负输入端电连接，另一端与第二运算放大器OTA2的正输出端电连接。第五电阻R5的一端与第二运算放大器OTA1的负输出端，另一端与第三运算放大器OTA3的正输入端电连接。第六电阻R6的一端与第二运算放大器OTA2的正输出端，另一端与第三运算放大器OTA3的负输入端电连接。第五电容C5的一端与第三运算放大器OTA3的正输入端电连接，另一端与第三运算放大器OTA3的负输出端电连接。第六电容C6的一端与第三运算放大器OTA3的负输入端电连接，另一端与第三运算放大器OTA3的正输出端电连接。第七电阻R7的一端与第二运算放大器OTA2的负输入端电连接，另一端与第三运算放大器OTA3的负输出端电连接。第八电阻R8的一端与第二运算放大器OTA2的正输入端电连接，另一端与第三运算放大器OTA3的正输出端电连接。

量化器322与环形滤波器321电连接。量化器322用于接收环形滤波器321输出的低通滤波信号，对低通滤波信号进行采样和量化，得到数字信号Vout。

量化器322可以包括：第九电阻R9、第十电阻R10和量化模块Q。具体地，第九电阻R9的一端与第三运算放大器OTA3的负输出端电连接，另一端与量化模块Q的第一输入端电连接。第十电阻R10的一端与第三运算放大器OTA3的正输出端电连接，另一端与量化模块Q的第二输入端电连接。

反馈数模转换电路323分别与环形滤波器321和量化器322电连接。反馈数模转换电路323用于接收量化器322输出的数字信号Vout，将数字信号Vout反馈至环形滤波器321和量化器322。

反馈数模转换电路323可以包括DAC1、DAC2、DAC3和DAC4。DAC1的输入端与量化模块Q的输出端连接，正输出端与第一运算放大器OTA1的负输入端电连接，负输出端与第一运算放大器OTA1的正输入端电连接。DAC2的输入端与量化模块Q的输出端连接，正输出端与第二运算放大器OTA2的正输入端电连接，负输出端与第二运算放大器OTA2的负输入端电连接。DAC3的输入端与量化模块Q的输出端连接，正输出端与第三运算放大器OTA3的负输入端电连接，负输出端与第三运算放大器OTA3的正输入端电连接。DAC4的输入端与量化模块Q的输出端连接，正输出端与量化模块Q的第一输入端电连接，负输出端与量化模块Q的第二输入端电连接。

例如，该电路结构300为反馈结构。量化器322输出的数字信号Vout通过DAC1转换后得到的反馈信号，被反馈至第一运算放大器OTA1。第一运算放大器OTA1、第一电容C1和第二电容C2对输入电路210输出的模拟信号进行积分滤波处理，得到第一积分信号。量化器322输出的数字信号Vout通过DAC2转换后得到的反馈信号，被反馈至第二运算放大器OTA2。第二运算放大器OTA2、第三电容C3和第四电容C4对经过第三电阻R3和第四电阻R4增益后的模拟信号进行积分滤波处理，得到第二积分信号。量化器322输出的数字信号Vout通过DAC3转换后得到的反馈信号，被反馈至第三运算放大器OTA3。第三运算放大器OTA3、第五电容C5和第六电容C6对经过第五电阻R5和第六电阻R6增益后的模拟信号进行积分滤波处理，得到第三积分信号。第三积分信号经过第七电阻R7和第八电阻R8反馈至第二运算放大器OTA2。第三积分信号还经过第九电阻R9和第十电阻R10增益后输出至量化模块Q。量化模块Q对该模拟信号进行量化处理，得到数字信号Vout。

根据本公开的实施例，通过对输入电路310中第一可调电阻R1和第二可调电阻R2进行电阻选择调整。其中，电阻和其他组件的参数满足以下关系：

其中，VDD表示电源电压。从公式(2)可以看出，第一可调电阻R1和第二可调电阻R2的增益调节系数b₁与第一可调电阻R1和第二可调电阻R2的阻值成反比。结合公式(1)可知，增益调节系数b₁与前向传递函数FFs成正比。因此，在该电路结构300中，随着增益调节系数b₁的增加，第一可调电阻R1和第二可调电阻R2的等效电阻减小，前向传递函数FFs的数值增加，该电路结构300的环路稳定性和噪声整形效果较好。

图4示出了根据本公开一实施例的输入电路的结构示意图。

如图4所示，该输入电路400包括第一开关电阻阵列410、第二开关电阻阵列420和逻辑控制电路430。第一开关电阻阵列410的一端与第一输入信号端电连接，另一端与SDMADC的第一输入端电连接。第二开关电阻阵列420的一端与第二输入信号端电连接，另一端与SDMADC的第二输入端电连接。逻辑控制电路430分别与第一开关电阻阵列410和第二开关电阻阵列420电连接。第一开关电阻阵列410和第二开关电阻阵列420被配置为：第一开关电阻阵列410和第二开关电阻阵列420各自的等效电阻与SDMADC的目标增益值相对应。

例如，第一开关电阻阵列410和第二开关电阻阵列420可以均包括电阻子阵列和开关单元子阵列。其中，电阻子阵列包括多个串联的电阻。开关单元子阵列包括多个开关单元，多个开关单元与多个电阻一一对应。本公开的实施例，可以通过逻辑控制单元430控制多个开关单元中的开关单元接通与断开，以调节第一开关电阻阵列410和第二开关电阻阵列420的输出等效电阻大小。

例如，逻辑控制单元430还用于控制多个开关单元中的一个开关单元接通，并断开其他开关单元。通过控制的多个开关单元中的开关单元不同，以使第一开关电阻阵列410和第二开关电阻阵列420的输出等效电阻不同，从而实现SDMADC不同的增益档位调节。

图5示出了根据本公开一实施例的输入电路的开关电阻阵列的结构示意图。

如图5所示，该输入电路500包括第一开关电阻阵列510和第二开关电阻阵列520。其中，第一开关电阻阵列510的一端与第一输入信号端Vin1电连接，另一端与SDMADC的第一输入端电连接，并输出第一输出信号Vout1。第二开关电阻阵列520的一端与第二输入信号端Vin2电连接，另一端与SDMADC的第二输入端电连接，并输出第二输出信号Vout2。

例如，第一开关电阻阵列510包括第一电阻子阵列511和第一开关单元子阵列512。第一电阻子阵列511包括串联的N个电阻，例如R₁、R₂、R₃、...、R_n、...、R_N。第一开关单元子阵列512包括与N个电阻对应设置的N个开关单元，例如，S₁、S₂、S₃、...、S_n、...、S_N。其中，2≤n≤N，n、N均为整数。

第一电阻子阵列510的第一端电连接至第一输入信号端Vin1，第二端连接至SDMADC的第一输入端。N个开关单元中的每个开关单元的第一端与N个电阻中的对应电阻的第一端电连接，每个开关单元的第二端与SDMADC的第一输入端电连接。例如，第一开关S₁的第一端与第一电阻R₁的第一端电连接，另一端与SDMADC的第一输入端Vout1电连接。第二开关S₂的第一端与第二电阻R₂的第一端电连接，另一端与SDMADC的第一输入端Vout1电连接。以此类推，第N开关S_N的第一端与第N电阻R_N的第一端电连接，另一端与SDMADC的第一输入端电Vout1连接。

例如，第二开关电阻阵列520包括第二电阻子阵列521和第二开关单元子阵列522。第二电阻子阵列521包括串联的M个电阻，例如R₁、R₂、R₃、...、R_m、...、R_M。第二开关单元子阵列522包括与M个电阻对应设置的M个开关单元，例如，S₁、S₂、S₃、...、S_m、...、S_M。其中，2≤m≤M，m、M均为整数。

第二电阻子阵列520的第一端电连接至第二输入信号端Vin2，第二端连接至SDMADC的第二输入端。M个开关单元中的每个开关单元的第一端与M个电阻中的对应电阻的第一端电连接，每个开关单元的第二端与SDMADC的第二输入端电连接。例如，第一开关S₁的第一端与第一电阻R₁的第一端电连接，另一端与SDMADC的第二输入端Vout2电连接。第二开关S₂的第一端与第二电阻R₂的第一端电连接，另一端与SDMADC的第二输入端Vout2电连接。以此类推，第M开关S_M的第一端与第M电阻R_M的第一端电连接，另一端与SDMADC的第二输入端Vout2电连接。

需说明的是，本公开实施例中的开关单元可以为晶体管，本公开的实施例对此不做限定。

根据本公开的实施例，该输入电路500还包括逻辑控制单元(图中未示出)。逻辑控制单元与第一开关电阻阵列510和第二开关电阻阵列520中的开关电连接，用于根据SDMADC的目标增益值，控制第一开关电阻阵列510和第二开关电阻阵列520中的开关单元的接通与断开。

例如，逻辑控制单元可以为数字逻辑控制电路，例如二进制控制电路。将数字信号转换成模拟信号，通过模拟量的电平变化来控制开关。逻辑控制单元可以包括信号接收模块、编码器和译码器等，信号接收模块与信号源电连接，用于接收时钟信号、数字信号和复位信号等，编码器用于对数字信号进行编码，译码器用于对编码器的输出信号进行译码，转换成模拟信号，以控制开关的接通和断开。

例如，逻辑控制单元还可以用于接通第一开关单元子阵列512中的N个开关单元的一个开关单元，并断开N个开关单元中的其他开关单元。以及，还可以用于接通第二开关单元子阵列522中的M个开关单元的一个开关单元，并断开M个开关单元中的其他开关单元。

根据本公开的实施例，N与M的取值可以相等或不等。当N＝M时，逻辑控制单元可以同时实现对第一开关单元子阵列512和第二开关单元子阵列522的电控制，使得第一开关单元子阵列512和第二开关单元子阵列522接通相同的开关单元，断开其他开关单元，实现第一开关单元子阵列512和第二开关单元子阵列522相同的等效电阻输出，从而实现对SDMADC的增益调节。

当N≠M时，逻辑控制单元可以包括第一逻辑控制子单元和第二逻辑控制子单元。第一逻辑控制子单元用于对第一开关单元子阵列512电控制，第二逻辑控制子单元用于对第二开关单元子阵列522电控制，通过单独对第一开关单元子阵列512和第二开关单元子阵列522实现电控制，在第一电阻子阵列511和第二电阻子阵列521不同结构下，可以实现第一电阻子阵列511与第二电阻子阵列521相同的等效电阻输出，从而实现对SDMADC的增益调节。

图6示出了根据本公开另一实施例的输入电路的开关电阻阵列的结构示意图。

如图6所示，该输入电路600包括：第一开关电阻阵列610和第二开关电阻阵列620。其中，第一开关电阻阵列610的一端与第一输入信号端Vin1电连接，另一端与SDMADC的第一输入端Vout1电连接。第二开关电阻阵列620的一端与第二输入信号端Vin2电连接，另一端与SDMADC的第二输入端Vout2电连接。

例如，第一开关电阻阵列610包括：第一电阻子阵列611和第一开关单元子阵列612。第一电阻子阵列611包括串联的12个电阻，例如R₁、R₂、R₃、...、R₁₂。第一开关单元子阵列612包括与12个电阻对应设置的12个开关单元，例如，S₁、S₂、S₃、...、S₁₂。

例如，第二开关电阻阵列620包括：第二电阻子阵列621和第二开关单元子阵列622。第二电阻子阵列621包括串联的12个电阻，例如R₁、R₂、R₃、...、R₁₂。第二开关单元子阵列622包括与12个电阻对应设置的12个开关单元，例如，S₁、S₂、S₃、...、S₁₂。

本公开的实施例，通过逻辑控制单元控制第一开关单元子阵列612和第二开关单元子阵列622中的一个开关单元接通，断开其他的开关单元，以使改变第一开关电阻阵列610和第二开关电阻阵列620的等效电阻大小，进而调节SDMADC的目标增益值。

例如，如图6所示，当逻辑控制单元接通第一开关单元S₁，断开开关单元S₂～S₁₂时，此时第一电阻R₁为该输入电路600的接入电阻，该情况下接入至SDMADC输入端的电阻值最小。当逻辑控制单元接通第二开关S₂，断开开关单元S₁、S₃～S₁₂时，此时第一电阻R₁和第二电阻R₂为该输入电路600的接入电阻，该情况下接入至SDMADC输入端的电阻值次小。当逻辑控制单元接通第十二开关单元S₁₂，断开开关单元S₁～S₁₁时，此时第一电阻R₁～第十二电阻R₁₂为该输入电路600的接入电阻，该情况下接入至SDMADC输入端的电阻值最大。因此，随着N和M的取值增加，该输入电路600的等效电阻也增加。通过逻辑控制单元控制开关单元子阵列中的不同开关单元接通，其他开关单元断开，可以实现电阻子阵列不同的等效电阻输出，进而实现SDMADC的不同增益档位调节。

可以理解，晶体管作为开关单元，晶体管的尺寸越小时，该晶体管的导通电阻越大。在开关单元前端连接的输入电阻越大时，开关单元的导通电阻可以较大，由此可以使得开关单元的导通电阻相对于输入电阻的阻值可忽略不计。因此此时可以选择尺寸较小的开关单元。在该输入电路600中，随着N和M的取值增加，该输入电路600的等效电阻也增加。对于较大的输入电阻，对应的开关单元尺寸可以较小，从而有利于电路面积的降低。

根据公式(1)和(2)可知，该输入电路600的增益系数b₁越大，输入电路610的输出增益越大，对应的输入电阻越小。以SDMADC需要的增益精度为2dB/step步进为例，根据该输入电路600的等效电阻阻值和对应开关单元导通电阻的比例关系，可以把开关单元的导通电阻影响降到最低。

如下表1所示为该输入电路600的增益和等效电阻的对应关系。表1中，R_totall和R_total2分别表示第一开关电阻阵列610和第二开关电阻阵列620的等效电阻。Gain_Sel<3：0>表示增益选择档位，可以为4bit，通过二进制控制电路实现增益档位选择。Gain表示第一开关电阻阵列610和第二开关电阻阵列620的不同等效电阻对应的增益。

表1

Gain_Sel<3：0>	Gain(dB)	R<sub>total1</sub>/R<sub>total2</sub>
			0	0	7.249×10<sup>3</sup>
1	2	5.740×10<sup>3</sup>
			2	4	4.592×10<sup>3</sup>
3	6	3.638×10<sup>3</sup>
			4	8	2.911×10<sup>3</sup>
5	10	2.328×10<sup>3</sup>
			6	12	1.847×10<sup>3</sup>
7	14	1.465×10<sup>3</sup>
			8	16	1.160×10<sup>3</sup>
9	18	9.180×10<sup>2</sup>
			10	20	7.310×10<sup>2</sup>
11	22	5.830×10<sup>2</sup>

由表1可以看出，随着增益档位的增加，R_totall和R_total2减小，该输入电路600的增益越大。当增益档位为0档位时，R_totall和R_total2最大，代表该输入电路600中接通的电阻值最大，即开关单元S₁₂接通，开关单元S₁～S₁₁断开，可得电阻R₁～R₁₂的电阻值之和为7.249×10³。当增益档位为1档位时，R_totall和R_tota12次大，代表该输入电路600中接通的电阻值次大，即开关单元S₁₁接通，开关单元S₁～S₁₀、S₁₂断开，可得电阻R₁～R₁₁的电阻值之和为5.740×10³。通过电阻R₁～R₁₂的电阻值之和减去电阻R₁～R₁₁的电阻值之和，即可得到电阻R₁₂的阻值为1.509×10³。以此类推，可分别得到电阻R₁₁、电阻R₁₀、...、电阻R₁的阻值。因此，本公开的实施例可根据SDMADC需要的目标增益值，实现对该输入电路600的设计，完成对SDMADC的目标增益可调。

需说明的是，表1中的增益挡位对应的增益值、第一开关电阻阵列610和第二开关电阻阵列620的等效电阻值仅为示例性的说明，以便于本领域技术人员对本公开实施例的理解，并不构成本公开实施例的限定。在其他一些实施例中，SDMADC的增益精度也可以为1dB/step或0.5dB/step，对应的电路增益值、第一开关电阻阵列610和第二开关电阻阵列620的等效电阻值也可以为其他阻值。

根据本公开实施例，如图7所示，还提供了一种接收机700，该接收机700包括射频前端放大器710、增益放大器720和SDMADC 730。

射频前端放大器710，用于对射频输入信号进行降噪、混频及增益放大处理，得到第一输出信号。

例如，射频前端放大器710可以包括低噪声放大器、混频器和跨阻放大器，依次实现对射频输入信号进行降噪、混频及增益放大处理。

增益放大器720，用于对第一输出信号进行带通滤波及增益放大处理，得到第二输出信号。

例如，增益放大器720可以包括前置滤波器和可编程增益放大器(PGA)，以实现对射频前端放大器710的输出信号进行带通滤波及增益放大处理。

SDMADC 730，用于对第二输出信号进行低通滤波、增益放大及模数转换处理，得到数字信号。

需说明的是，该SDMADC 730如图1、2或3所示的SDMADC结构，该SDMADC 730中的输入电路如图4、5或6所示，此处不再详细赘述。

本公开的实施例，通过在该接收机700的SDMADC内实现增益可编程，主要针对基于片上系统(System on Chip，SoC)内进行最简便的增益调整设计，把接收机700的链路增益调整放到最后一级的SDMADC内去完成，实现了更高的集成度和链路设计简便化。

根据本公开实施例，如图8所示，还提供了一种输入电路的方法，该输入电路应用于Sigma-Delta调制器模数转换器SDMADC，该方法包括：操作S810。

在操作S810，根据SDMADC的目标增益值，控制第一开关电阻阵列和第二开关电阻阵列中的开关单元的接通与断开。其中，第一开关电阻阵列和第二开关电阻阵列被配置为：第一开关电阻阵列和第二开关电阻阵列各自的等效电阻与SDMADC的目标增益值相对应。

例如，根据SDMADC的目标增益值，控制第一开关电阻阵列和第二开关电阻阵列中的开关单元的接通与断开，包括：根据SDMADC的目标增益值，利用逻辑控制单元控制第一开关电阻阵列和第二开关电阻阵列中的开关单元的接通与断开。

例如，根据SDMADC的目标增益值，利用逻辑控制单元控制第一开关电阻阵列和第二开关电阻阵列中的开关单元的接通与断开，包括：根据SDMADC的目标增益，利用逻辑控制单元接通第一开关电阻阵列中的N个开关单元中的一个开关单元，并断开N个开关单元中的其他开关单元，以及接通第二开关电阻阵列中的M个开关单元中的一个开关单元，并断开M个开关单元中的其他开关单元。

需说明的是，该方法可以应用于根据本公开实施例的SDMADC中。例如，步骤S810可以由上述实施例所示的输入电路400、输入电路500或输入电路600执行，与上述输入电路400、输入电路500或输入电路600执行的操作类似，为了简明此处不再赘述。

应当注意的是，在以上的描述中，仅以示例的方式，示出了本公开实施例的技术方案，但并不意味着本公开实施例局限于上述步骤和结构。在可能的情形下，可以根据需要对步骤和结构进行调整和取舍。因此，某些步骤和单元并非实施本公开实施例的总体发明思想所必需的元素。

至此已经结合优选实施例对本公开进行了描述。应该理解，本领域技术人员在不脱离本公开实施例的精神和范围的情况下，可以进行各种其它的改变、替换和添加。因此，本公开实施例的范围不局限于上述特定实施例，而应由所附权利要求所限定。

Claims (12)

1.一种应用于Sigma-Delta调制器模数转换器SDMADC的输入电路，其特征在于，包括：

第一开关电阻阵列，所述第一开关电阻阵列的一端与第一输入信号端电连接，另一端与所述SDMADC的第一输入端电连接；以及

第二开关电阻阵列，所述第二开关电阻阵列的一端与第二输入信号端电连接，另一端与SDMADC的第二输入端电连接；

其中，所述第一开关电阻阵列和所述第二开关电阻阵列被配置为：所述第一开关电阻阵列和所述第二开关电阻阵列各自的等效电阻与所述SDMADC的目标增益值相对应。

2.根据权利要求1所述的输入电路，其特征在于，所述第一开关电阻阵列包括：

第一电阻子阵列，包括串联的N个电阻；以及

第一开关单元子阵列，包括与所述N个电阻对应设置的N个开关单元；

其中，所述第一电阻子阵列的第一端电连接至所述第一输入信号端，第二端连接至所述SDMADC的第一输入端；以及所述N个开关单元中的每个开关单元的第一端与N个电阻中的对应电阻的第一端电连接，所述每个开关单元的第二端与所述SDMADC的第一输入端电连接；N为大于等于2的整数。

3.根据权利要求1或2所述的输入电路，其特征在于，所述第二开关电阻阵列包括：

第二电阻子阵列，包括串联的M个电阻；以及

第二开关子阵列，包括与所述M个电阻对应设置的M个开关单元；

其中，所述第二电阻子阵列的第一端电连接至所述第二输入信号端，第二端连接至所述SDMADC的第二输入端；以及所述M个开关单元中的每个开关单元的第一端与M个电阻中的对应电阻的第一端电连接，每个开关单元的第二端与所述SDMADC的第二输入端电连接；M为大于等于2的整数。

4.根据权利要求1所述的输入电路，其特征在于，还包括：

逻辑控制单元，与所述第一开关电阻阵列和所述第二开关电阻阵列中的开关电连接，用于根据所述SDMADC的目标增益值，控制所述第一开关电阻阵列和所述第二开关电阻阵列中的开关单元的接通与断开。

5.根据权利要求4所述的输入电路，其特征在于，所述逻辑控制单元还用于接通所述N个开关单元中的一个开关单元，并断开所述N个开关单元中的其他开关单元。

6.根据权利要求4或5所述的输入电路，其特征在于，所述逻辑控制单元还用于接通所述M个开关单元中的一个开关单元，并断开所述M个开关单元中的其他开关单元。

7.一种Sigma-Delta调制器模数转换器，其特征在于，包括：

根据权利要求1～6中任一项所述的输入电路，用于对模拟输入信号进行增益处理，输出增益后的模拟信号；以及

模数转换电路，用于所述增益后的模拟信号进行低通滤波、量化及信号补偿处理，输出数字信号。

8.根据权利要求7所述的Sigma-Delta调制器模数转换器，其特征在于，所述模数转换电路包括：

环形滤波器，与所述输入电路电连接，用于对所述增益后的模拟信号进行低通滤波处理，得到低通滤波信号；

量化器，与所述环形滤波器电连接，用于接收所述低通滤波信号，对所述低通滤波信号进行采样和量化，得到数字信号；以及

反馈数模转换电路，分别与所述环形滤波器和所述量化器电连接，用于接收所述量化器输出的数字信号，将所述数字信号反馈至所述环形滤波器和所述量化器。

9.一种接收机，其特征在于，包括：

射频前端放大器，用于对射频输入信号进行降噪、混频及增益放大处理，得到第一输出信号；

增益放大器，用于对所述第一输出信号进行带通滤波及增益放大处理，得到第二输出信号；以及

根据权利要求7中任一项所述的Sigma-Delta调制器模数转换器，用于对所述第二输出信号进行低通滤波、增益放大及模数转换处理，得到数字信号。

10.一种输入电路的方法，其特征在于，该输入电路应用于Sigma-Delta调制器模数转换器SDMADC，该方法包括：

根据所述SDMADC的目标增益值，控制第一开关电阻阵列和第二开关电阻阵列中的开关单元的接通与断开；

其中，所述第一开关电阻阵列和所述第二开关电阻阵列被配置为：所述第一开关电阻阵列和所述第二开关电阻阵列各自的等效电阻与所述SDMADC的目标增益值相对应。

11.根据权利要求10所述的方法，其特征在于，所述根据所述SDMADC的目标增益值，控制所述第一开关电阻阵列和所述第二开关电阻阵列中的开关单元的接通与断开，包括：

根据所述SDMADC的目标增益值，利用逻辑控制单元控制所述第一开关电阻阵列和所述第二开关电阻阵列中的开关单元的接通与断开。

12.根据权利要求11所述的方法，其特征在于，所述根据所述SDMADC的目标增益值，利用逻辑控制单元控制所述第一开关电阻阵列和所述第二开关电阻阵列中的开关单元的接通与断开，包括：

根据所述SDMADC的目标增益，利用所述逻辑控制单元接通所述第一开关电阻阵列中的N个开关单元中的一个开关单元，并断开所述N个开关单元中的其他开关单元，以及接通所述第二开关电阻阵列中的M个开关单元中的一个开关单元，并断开所述M个开关单元中的其他开关单元。

Images