CN115548095A - 增强型氮化镓器件以及器件的制作方法 - Google Patents
增强型氮化镓器件以及器件的制作方法 Download PDFInfo
- Publication number
- CN115548095A CN115548095A CN202211255572.5A CN202211255572A CN115548095A CN 115548095 A CN115548095 A CN 115548095A CN 202211255572 A CN202211255572 A CN 202211255572A CN 115548095 A CN115548095 A CN 115548095A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- electrode
- grid
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 111
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 84
- 229910052751 metal Inorganic materials 0.000 claims abstract description 76
- 239000002184 metal Substances 0.000 claims abstract description 76
- 238000002161 passivation Methods 0.000 claims abstract description 55
- 150000004767 nitrides Chemical class 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 24
- 238000002955 isolation Methods 0.000 claims description 44
- 238000000151 deposition Methods 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 19
- 239000007769 metal material Substances 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910002704 AlGaN Inorganic materials 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 230000007774 longterm Effects 0.000 abstract description 5
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供了一种增强型氮化镓器件，包括：衬底；沿远离衬底方向依次形成于衬底上的沟道层以及势垒层；形成于势垒层上的漏极、栅极和源极；钝化层，钝化层位于势垒层上，且覆盖所述栅极、源极与漏极，并填充栅极与源极以及栅极与漏极之间的间隙；金属互连层，贯穿钝化层，且分别与漏极、栅极和源极连接；栅极场板，栅极场板覆盖于栅极顶端的钝化层的表面上，且与源极金属互连层接触；其中，栅极包括：沿远离势垒层的方向依次形成的p‑GaN层、三族氮化物薄层以及栅金属层；三族氮化物薄层的材料是InN、AlN、InGaN或InAlN。因而本发明提供的技术方案可有效抑制器件的栅极漏电，及长期栅极电应力下产生的栅极击穿问题，实现了提高器件栅控能力和可靠性的目的。
Description
技术领域
本发明涉及半导体器件领域，尤其涉及一种增强型氮化镓器件以及器件的制作方法。
背景技术
氮化镓基功率器件具有带隙宽、电子迁移率高和电击穿场大等优点，在射频和功率领域器件有极为广阔的应用前景。其中，增强型GaNHEMT(High Electron MobilityTransistor-高电子迁移率晶体管)，高电子迁移率晶体管器件因其阈值电压为正，因此增强型GaN HEMT器件应用于电源开关领域，可以使得电路具有更好的可靠性；在目前已有的几种实现增强型器件的方案中，高迁移率的p-GaN栅晶体管拥有较为综合的电学性能。
长时间开态高栅压条件下，p-GaN栅HEMT晶体管会出现时间相关击穿，从而降低器件性能甚至导致器件失效；或降低功率器件的转换效率，导致功率转换电路和系统退化乃至失效。为了提高器件性能，需要抑制栅极漏电，提高栅极的可靠性。因而，开发一种可有效抑制栅极漏电的新型p-GaNHEMT晶体管结构成为本领域技术人员亟待要解决的技术重点。
发明内容
本发明提供一种增强型氮化镓器件以及器件的制作方法，以解决栅极的漏电的问题，以及长期栅极电应力作用下可能造成的栅下击穿的问题。
根据本发明的第一方面，提供了一种增强型氮化镓器件，包括：
衬底；
沿远离所述衬底方向依次形成于所述衬底上的沟道层以及势垒层；
形成于所述势垒层上的漏极、栅极和源极；所述源极与所述漏极分别位于所述栅极沿第一方向的两侧；
钝化层，所述钝化层位于所述势垒层上，且覆盖所述栅极、源极与漏极，并填充所述栅极与所述源极以及所述栅极与所述漏极之间的间隙；
金属互连层，贯穿所述钝化层，且分别与所述漏极、栅极和源极连接，以分别形成漏极金属互连层、栅极金属互连层和源极金属互连层；
栅极场板，所述栅极场板覆盖于所述栅极顶端的所述钝化层的表面上，且与所述源极金属互连层接触；
其中，所述栅极包括：沿远离所述势垒层的方向依次形成的p-GaN层、三族氮化物薄层以及栅金属层；
其中，所述三族氮化物薄层的材料是InN、AlN、InGaN或InAlN；
可选的，所述的增强型氮化镓器件，还包括隔离层，设置于所述源极与所述漏极的远离所述栅极的一侧的所述势垒层与所述沟道层中，所述隔离层的顶端与所述势垒层的顶端齐平，所述隔离层的底端不接触所述衬底。
可选的，所述沟道层的材料为GaN，所述势垒层的材料为AlGaN。
可选的，所述钝化层的材质为Al2O3或SiNx。
根据本发明的第二方面，提供了一种电子设备，包括本发明第一方面的任一项所述的增强型氮化镓器件。
根据本发明的第三方面，提供了一种如本发明的第一方面的任一项所述的增强型氮化镓器件的制作方法，该方法采用先栅工艺，具体包括以下步骤：
提供一衬底；
在所述衬底上沿远离所述衬底的方向上依次形成沟道层以及势垒层；
在所述势垒层上沿远离所述势垒层的方向依次形成p-GaN层与三族氮化物薄层；其中，所述三族氮化物薄层的材料是InN、AlN、InGaN或InAlN。
在所述第一方向两端的所述三族氮化物薄层、所述p-GaN层、所述势垒层、以及部分所述沟道层中注入离子以形成隔离层；
在所述三族氮化物薄层表面沉淀栅金属层材料；
刻蚀第一方向两端的所述栅金属层材料、所述隔离层、所述三族氮化物薄层以及所述p-GaN层以形成所述栅极；
所述栅极形成于所述势垒层的表面，所述隔离层嵌入所述沟道层与所述势垒层的沿第一方向的两端；
在所述势垒层表面淀积钝化层；所述钝化层覆盖所述势垒层表面与所述栅极；
刻蚀所述隔离层顶端的所述第一方向上的靠近所述栅极一侧的所述钝化层以形成源极空腔与漏极空腔；
在所述源极空腔与所述漏极空腔中沉淀金属材料并退火以形成源极与漏极；
在所述源极与所述漏极的顶端再次沉淀钝化层；
刻蚀所述源极、所述漏极以及所述栅极的顶端的所述钝化层以形成源极开孔、漏极开孔以及栅极开孔；
在所述源极开孔、所述漏极开孔以及所述栅极开孔中沉淀金属材料以形成源极金属互连层、漏极金属互连层以及栅极金属互连层，同时在所述栅极顶端的所述钝化层表面沉淀金属材料以形成栅极场板；所述栅极场板与所述源极金属互连层连接。
根据本发明的第四方面，提供了一种如本发明的第一方面的任一项所述的增强型氮化镓器件的制作方法，该方法采用后栅工艺，具体包括以下步骤：
提供一衬底；
在所述衬底上沿远离所述衬底的方向上依次形成沟道层以及势垒层；
形成隔离层，并同时在所述势垒层表面形成栅极堆叠件，在所述势垒层表面形成源极以及漏极；
在所述势垒层上沿远离所述势垒层的方向依次形所述成p-GaN层与所述三族氮化物薄层；其中，所述三族氮化物薄层的材料是InN、AlN、InGaN或InAlN；在所述第一方向两端的所述三族氮化物薄层、所述p-GaN层、所述势垒层、以及部分所述沟道层中注入离子以形成隔离层；
刻蚀所述隔离层、所述三族氮化物薄层与所述p-GaN层以形成所述栅极堆叠件；
在所述栅极堆叠件的沿所述第一方向的两侧的所述势垒层表面沉淀金属并退火以形成所述源极与所述漏极；
所述源极与所述漏极形成于所述栅极堆叠件的沿所述第一方向的两侧；所述隔离层位于所述源极和所述漏极的远离所述栅极的一侧的所述沟道层与所述势垒层中；所述栅极堆叠件包括沿远离所述势垒层依次形成的p-GaN层与三族氮化物薄层；
在所述栅极堆叠件、所述源极、所述漏极以及所述势垒层表面沉淀所述钝化层；
刻蚀所述栅极堆叠件顶端的所述钝化层以形成栅极空腔；
在所述栅极空腔中沉淀所述栅金属层以形成栅极；所述栅极包括所述栅极堆叠件与所述栅金属层；
在所述栅金属层表面沉淀钝化层；
刻蚀所述源极、所述漏极以及所述栅极顶端的所述钝化层以形成源极开孔、漏极开孔以及栅极开孔；
在所述源极开孔、所述漏极开孔以及所述栅极开孔中沉淀金属材料以形成源极金属互连层、漏极金属互连层以及栅极金属互连层，同时在所述栅极顶端的所述钝化层表面沉淀金属材料以形成栅极场板；所述栅极场板与所述源极金属互连层连接。
根据本发明的第五方面，提供了一种半导体器件的制备方法，包括：本发明第三方面或本发明第四方面的任一项所述的增强型氮化镓器件的制作方法。
本发明提供的一种增强型氮化镓器件，通过在p-GaN层与栅金属层之间形成一层由InN、AlN、InGaN或InAlN构成的三族氮化物薄层，以在栅极形成由P-GaN层与势垒层组成的PN结，以及由p-GaN层与三族氮化物薄层组成的PN结，这种形成双PN结的栅极的结构可以减少栅极的漏电；，均不会影响器件的正常性能，因而本发明提供的技术方案解决了栅极漏电的问题，且进一步地，解决了长期栅极电应力下产生的栅极击穿的问题，从而实现了提高增强型氮化镓器件栅控能力和器件可靠性的效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一具体实施例提供的一种增强型氮化镓器件的制作方法的流程示意图；
图2是本发明另一具体实施例提供的一种增强型氮化镓器件的制作方法的流程示意图；
图3-14是本发明一实施例提供的根据增强型氮化镓器件的制作方法制作的不同工艺阶段的器件结构示意图；
图15是增强型氮化镓器件的输出曲线；
图16是本发明提供的增强型氮化镓器件及与传统的栅极无氮化物插入结构的增强型氮化镓器件的转移曲线的对比图；
图17是本发明提供的增强型氮化镓器件的栅极漏电情况与传统的栅极无氮化物插入结构的增强型氮化镓器件的栅极漏电情况的对比图；
附图标记说明：
101-衬底；
102-沟道层；
103-势垒层；
104-p-GaN层；
105-三族氮化物薄层；
106-栅金属层；
107-隔离层；
108-钝化层；
109-源极；
110-漏极；
111-源极金属互连层；
112-漏极金属互连层；
113-栅极场板。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
氮化镓基功率器件具有带隙宽、电子迁移率高和电击穿场大等优点，在射频和功率领域有着极为广阔的应用前景。增强型GaN HEMT(高电子迁移率晶体管)因其阈值电压为正，因此更适用于电源开关应用领域。在目前已有的几种实现器件增强型的方案中，p型栅氮化镓高迁移率晶体管拥有较为综合的电学性能。
传统的p型栅氮化镓HEMT可以简化为在正向偏压下的两个栅极背对背二极管，一个反向肖特基结和一个正向PN结。然而，背对背二极管使p型栅氮化镓HEMT工作电压超过了10V，但是长期可靠工作的栅极偏置约为7～8V，过高的工作电压会使得栅极漏电以及反向肖特基二极管的退化。
开态高栅压偏置下，由于传统的两个栅极背对背二极管氮化镓器件栅压摆幅小、栅极漏电会严重影响器件性能；长时间开态高栅压条件下p型栅氮化镓HEMT会出现时间相关击穿(TDGB)，降低器件性能甚至导致器件失效，降低功率器件转换效率，导致功率转换电路和系统退化乃至失效。
因此在功率开关应用中p型栅氮化镓HEMT需要较大的阈值电压和较大的栅压摆幅，以防止高频功率开关中的误导通，并与栅极驱动电路设计相匹配。
有鉴于此，发明人经过反复多次的实验后发现，对于P-GaN HEMT器件结构，通过在P-GaN层与栅极金属之间插入三族氮化物薄层，进而在p-GaN上下表面之间构成双PN结，可以栅极漏电，进而防止栅极击穿，从而提高器件可靠性；三族氮化物薄层包括InN、AlN、InGaN或InAlN等氮化物材料因而本申请提出了一种具有三族氮化镓薄层的增强型氮化镓器件。
本发明提供的技术方案改善了传统的两个栅极背对背二极管氮化镓器件栅压摆幅小和阈值电压低的问题，提高了增强型氮化镓器件的阈值电压，解决了栅极漏电的问题，实现了提高增强型氮化镓器件栅极可靠性的目的。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
请参考图1-图17，根据本发明的一实施例，提供了一种增强型氮化镓器件，包括：
衬底101；
沿远离所述衬底101方向依次形成于所述衬底101上的沟道层102以及势垒层103；一种实施方式中，所述沟道层102的材料为GaN；所述势垒层103的材料为AlGaN；
形成于所述势垒层103上的漏极110、栅极和源极109；所述源极109与所述漏极110分别位于所述栅极沿第一方向的两侧；所述第一方向指垂直于沟道层102、势垒层103的堆叠方向；
钝化层108，所述钝化层108位于所述势垒层103上，且覆盖所述栅极、源极109与漏极110，并填充所述栅极与所述源极109以及所述栅极与所述漏极110之间的间隙；一种实施方式中，所述钝化层108的材质为Al2O3或SiNx，当然其也可以是其他钝化层108的材质，本发明并不以此为限，任何钝化层108的材质的实现形式均在本发明的保护范围内；
金属互连层，贯穿所述钝化层108，且分别与所述漏极110、栅极和源极109连接，以分别形成漏极金属互连层112、栅极金属互连层和源极金属互连层111；
栅极场板113，所述栅极场板113覆盖于所述栅极顶端的所述钝化层108的表面上，且与所述源极金属互连层111接触；
其中，所述栅极包括：沿远离所述势垒层103的方向依次形成的p-GaN层104、三族氮化物薄层105以及栅金属层106；
其中，三族氮化物薄层的材料是InN、AlN、InGaN或InAlN；形成的所述增强型氮化镓器件如图10所示。
可见，在增强型氮化镓器件的栅极中形成了双PN结；具体为：p-GaN层104与其底端的势垒层103形成一PN结，p-GaN层104与其顶端的三族氮化物薄层105形成一PN结。
本发明提供的一种增强型氮化镓器件，同传统的增强型氮化镓器件相比，通过在-GaN层104与栅金属层106之间增加一层由InN、AlN、InGaN或InAlN构成的三族氮化物薄层105，以在p-GaN层104的顶端和底端均形成一个PN结，这种形成双PN结的栅极的结构，可以增大增强型氮化镓器件的阈值电压，解决了栅极漏电的问题，且进一步地，解决了长期栅极电应力下产生的栅极击穿问题，从而实现了提高增强型氮化镓器件栅控能力和器件可靠性的效果。
一种实施例中，当所述衬底101中形成若干所述增强型氮化镓器件时，相邻的所述增强型氮化镓器件之间还设置隔离层107以隔离相邻的增强型氮化镓器件，所述隔离层107设置于所述源极109与所述漏极110的远离所述栅极的一侧的所述势垒层103与所述沟道层102中，所述隔离层107的顶端与所述势垒层103的顶端齐平，所述隔离层107的底端不接触所述衬底101。
形成所述隔离层107的具体工艺为：在第一方向两端的所述三族氮化物薄层105、所述p-GaN层104、所述势垒层103、以及部分所述沟道层102中注入离子以形成隔离层107；
其中，第一方向为器件的沟道方向；离子注入深度需至异质结二维电子气沟道以下。采用离子注入形成隔离层107的方法可以实现器件的平整化。
根据本发明的另一实施例，提供了一种电子设备，包括本发明前述实施例的任一项所述的增强型氮化镓器件。
首先，请参考图1，图3-图10，图1为本发明一具体实施例中增强型氮化镓器件的制作方法流程示意图；
根据本发明的一具体实施例，提供了一种如本发明的前述实施例的任一项所述的增强型氮化镓器件的制作方法，该方法采用先栅工艺，具体包括以下步骤：
S11：提供一衬底101；
S12：在所述衬底101上沿远离所述衬底101的方向上依次形成沟道层102以及势垒层103，如图3所示；
S13：形成栅极和隔离层107，具体包括：
S131：在所述势垒层103上沿远离所述势垒层103的方向依次形成p-GaN层104与三族氮化物薄层105，其中，所述三族氮化物薄层的材料是InN、AlN、InGaN或InAlN；如图3所示；
S132：在所述第一方向两端的所述三族氮化物薄层、所述p-GaN层、所述势垒层、以及部分所述沟道层中注入离子以形成隔离层；形成隔离层107材料之后的器件如图4所示；
S133：在所述三族氮化物薄层105表面沉淀栅金属层106材料，沉淀栅金属层106材料之后的器件如图5所示；
S134：刻蚀第一方向两端的所述栅金属层106材料、所述隔离层107、所述三族氮化物薄层105以及所述p-GaN层104以形成所述栅极，形成所述栅极与所述隔离层107之后的器件如图6所示。所述栅极形成于所述势垒层103的表面，所述隔离层107嵌入所述沟道层102与所述势垒层103的沿第一方向的两端，形成所述栅极与所述隔离层107之后的器件如图6所示；其中，所述栅极包括：沿远离所述势垒层103依次形成的p-GaN层104与三族氮化物薄层105，
三族氮化物薄层的材料是InN、AlN、InGaN或InAlN；
S14：在所述势垒层103表面淀积钝化层108；所述钝化层108覆盖所述势垒层103表面与所述栅极，在所述势垒层103表面淀积钝化层108之后的器件结构如图7所示；
其中，形成的钝化层108的高度高于栅极的高度，钝化层108可以保护栅极以及势垒层103在进行刻蚀步骤S15时不被刻蚀；
S15：刻蚀所述隔离层107顶端的所述第一方向上的靠近所述栅极一侧的所述钝化层108以形成源极空腔与漏极空腔；
S16：在所述源极空腔与所述漏极空腔中沉淀金属材料并退火以形成源极109与漏极110，形成源极109与漏极110之后的器件结构如图8所示；
S17：在所述源极109与所述漏极110的顶端再次沉淀钝化层108，如图9所示；
S18：刻蚀所述源极109、所述漏极110以及所述栅极的顶端的所述钝化层108以形成源极开孔、漏极开孔以及栅极开孔；
S19：在所述源极开孔、所述漏极开孔以及所述栅极开孔中沉淀金属材料以形成源极金属互连层111、漏极金属互连层112以及栅极金属互连层，同时在所述栅极顶端的所述钝化层108表面沉淀金属材料以形成栅极场板113；所述栅极场板113与所述源极金属互连层111电性连接，形成源极金属互连层111、漏极金属互连层112、栅极金属互连层以及栅极场板113之后的器件结构如图10所示。
其次，请参考图2，3，4，9-14，图2为本发明另一具体实施例中增强型氮化镓器件的制作方法流程示意图；
根据本发明的另一具体实施例，提供了一种如本发明的前述实施例的任一项所述的增强型氮化镓器件的制作方法，该方法采用后栅工艺，具体包括以下步骤：
步骤S11：提供一衬底101；
步骤S12：在所述衬底101上沿远离所述衬底101的方向上依次形成沟道层102以及势垒层103；其中，所述三族氮化物薄层105的的材料是InN、AlN、InGaN或InAlN；步骤S13：形成隔离层107，并同时在所述势垒层103表面形成栅极堆叠件，在所述势垒层103表面形成源极109以及漏极110；具体包括以下步骤：
步骤S131：在所述势垒层103上沿远离所述势垒层103的方向依次形所述成p-GaN层104与所述三族氮化物薄层105，如图3所示；
步骤S132：
在所述第一方向两端的所述三族氮化物薄层、所述p-GaN层、所述势垒层、以及部分所述沟道层中注入离子以形成隔离层；形成隔离层107之后的器件结构如图4所示；
步骤S13：刻蚀所述隔离层107、所述三族氮化物薄层105与所述p-GaN层104以形成所述栅极堆叠件，形成栅极堆叠件之后的器件如图11所示；
步骤S134：在所述栅极堆叠件的沿所述第一方向的两侧的所述势垒层103表面沉淀金属并退火以形成所述源极109与所述漏极110，形成所述隔离层107、源极109、漏极110以及栅极堆叠件之后的器件结构如图12所示。所述源极109与所述漏极110形成于所述栅极堆叠件的沿所述第一方向的两侧；所述隔离层107位于所述源极109和所述漏极110的远离所述栅极的一侧的所述沟道层102与所述势垒层103中；所述栅极堆叠件包括沿远离所述势垒层103依次形成的p-GaN层104与三族氮化物薄层105，形成所述隔离层107、源极109、漏极110以及栅极堆叠件之后的器件结构如图12所示；
步骤S14：在所述栅极堆叠件、所述源极109、所述漏极110以及所述势垒层103表面沉淀所述钝化层108，如图13所示；
步骤S15：刻蚀所述栅极堆叠件顶端的所述钝化层108以形成栅极空腔；
步骤S16：在所述栅极空腔中沉淀所述栅金属层106以形成栅极；所述栅极包括所述栅极堆叠件与所述栅金属层106，形成栅极之后的器件结构如图14所示；
步骤S17：在所述栅金属层106表面沉淀钝化层108，如图9所示；
步骤S18：刻蚀所述源极109、所述漏极110以及所述栅极顶端的所述钝化层108以形成源极开孔、漏极开孔以及栅极开孔；
步骤S19：在所述源极开孔、所述漏极开孔以及所述栅极开孔中沉淀金属材料以形成源极金属互连层111、漏极金属互连层112以及栅极金属互连层，同时在所述栅极顶端的所述钝化层108表面沉淀金属材料以形成栅极场板113；所述栅极场板113与所述源极金属互连层111电极连接，形成源极金属互连层111、漏极金属互连层112、栅极金属互连层以及栅极场板113之后的器件结构如图10所示。
再次，根据本发明的一实施例，还提供了一种半导体器件的制备方法，包括：本发明前述实施例的任一项所述的增强型氮化镓器件的制作方法。
图15是增强型氮化镓器件的输出曲线，其中，横坐标(Vds)为源漏的驱动电压，纵坐标(Ids(mA/mm))为增强型氮化镓器件的输出电流；五条曲线分别表示栅压从0V加到6V，步长为1V时，增强型氮化镓器件的输出电流随源漏的驱动电压的变化曲线；由图15可以得出，本发明提供的增强型氮化镓器件有良好的输出特性；
图16是本发明提供的增强型氮化镓器件及与传统的栅极无氮化物插入结构的增强型氮化镓器件的转移曲线的对比图，；其中，横坐标(Vgs)为栅极电压，纵坐标(Ids(mA/mm))为源漏导通电流；图16中d虚线部分曲线代表：驱动电压为6V的条件下，传统的栅极无氮化物插入结构的增强型氮化镓器件的转移曲线，图中实线部分代表，驱动电压为6V的条件下，本发明提供的增强型氮化镓器件的转移曲线，由图16可以看出，本发明提供的增强型氮化镓器件同传统的栅极无氮化物插入结构的增强型氮化镓器件类似，其开关比也可以达到107，说明该结构不会对器件的阈值造成影响；
图17是本发明提供的增强型氮化镓器件的栅极漏电情况与传统的栅极无氮化物插入结构的增强型氮化镓器件的栅极漏电情况的对比图，其中，横坐标(Vgs)为栅极电压，纵坐标(Ileakage(mA/mm))为源漏导通电流；其中，虚线部分曲线代表：驱动电压为0V时，传统的栅极无氮化物插入结构的增强型氮化镓器件的的栅极漏电情况的曲线，实线部分为：驱动电压为0V时，本发明提供的增强型氮化镓器件的栅极漏电情况的曲线；可以看出，传统的传统的栅极无氮化物插入结构的增强型氮化镓器件的栅极电压在10V时，其栅极漏电流开始急剧增大，而本发明提供的增强型氮化镓器件的栅极电压在14V时，其栅极漏电流才开始急剧增大，而在栅极电压为10V时的栅极漏电流较平稳；因而，可以得出，本发明提供的增强型氮化镓器件的可以明显的抑制栅极漏电，提高栅压摆幅。
可见，本发明本提供的增强型氮化镓器件不仅不会影响器件的电流的输出情况以及器件的阈值电压，同时还可以达到明显提高栅压摆幅，抑制栅极漏电的效果。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (8)
1.一种增强型氮化镓器件，其特征在于，包括：
衬底；
沿远离所述衬底方向依次形成于所述衬底上的沟道层以及势垒层；
形成于所述势垒层上的漏极、栅极和源极；所述源极与所述漏极分别位于所述栅极沿第一方向的两侧；
钝化层，所述钝化层位于所述势垒层上，且覆盖所述栅极、源极与漏极，并填充所述栅极与所述源极以及所述栅极与所述漏极之间的间隙；
金属互连层，贯穿所述钝化层，且分别与所述漏极、栅极和源极连接，以分别形成漏极金属互连层、栅极金属互连层和源极金属互连层；
栅极场板，所述栅极场板覆盖于所述栅极顶端的所述钝化层的表面上，且与所述源极金属互连层接触；
其中，所述栅极包括：沿远离所述势垒层的方向依次形成的p-GaN层、三族氮化物薄层以及栅金属层；
其中，所述三族氮化物薄层的材料是InN、AlN、InGaN或InAlN。
2.根据权利要求1所述的增强型氮化镓器件，其特征在于，还包括隔离层，设置于所述源极与所述漏极的远离所述栅极的一侧的所述势垒层与所述沟道层中，所述隔离层的顶端与所述势垒层的顶端齐平，所述隔离层的底端不接触所述衬底。
3.根据权利要求2所述的增强型氮化镓器件，其特征在于，
所述沟道层的材料为GaN，所述势垒层的材料为AlGaN。
4.根据权利要求1所述的增强型氮化镓器件，其特征在于，所述钝化层的材质为Al2O3或SiNx。
5.一种电子设备，包括权利要求1-4任一项所述的增强型氮化镓器件。
6.一种如权利要求1-4任一项所述的增强型氮化镓器件的制作方法，其特征在于，该方法采用先栅工艺，具体包括以下步骤：
提供一衬底；
在所述衬底上沿远离所述衬底的方向上依次形成沟道层以及势垒层；
在所述势垒层上沿远离所述势垒层的方向依次形成p-GaN层与三族氮化物薄层；其中，所述三族氮化物薄层的材料是InN、AlN、InGaN或InAlN；
在所述第一方向两端的所述三族氮化物薄层、所述p-GaN层、所述势垒层、以及部分所述沟道层中注入离子以形成隔离层；
在所述三族氮化物薄层表面沉淀栅金属层材料；
刻蚀第一方向两端的所述栅金属层材料、所述隔离层、所述三族氮化物薄层以及所述p-GaN层以形成所述栅极；
所述栅极形成于所述势垒层的表面，所述隔离层嵌入所述沟道层与所述势垒层的沿第一方向的两端；
在所述势垒层表面淀积钝化层；所述钝化层覆盖所述势垒层表面与所述栅极；
刻蚀所述隔离层顶端的所述第一方向上的靠近所述栅极一侧的所述钝化层以形成源极空腔与漏极空腔；
在所述源极空腔与所述漏极空腔中沉淀金属材料并退火以形成源极与漏极；
在所述源极与所述漏极的顶端再次沉淀钝化层；
刻蚀所述源极、所述漏极以及所述栅极的顶端的所述钝化层以形成源极开孔、漏极开孔以及栅极开孔；
在所述源极开孔、所述漏极开孔以及所述栅极开孔中沉淀金属材料以形成源极金属互连层、漏极金属互连层以及栅极金属互连层，同时在所述栅极顶端的所述钝化层表面沉淀金属材料以形成栅极场板；所述栅极场板与所述源极金属互连层电性连接。
7.一种如权利要求1-4任一项所述的增强型氮化镓器件的制作方法，其特征在于，该方法采用后栅工艺，具体包括以下步骤：
提供一衬底；
在所述衬底上沿远离所述衬底的方向上依次形成沟道层以及势垒层；
在所述势垒层上沿远离所述势垒层的方向依次形所述成p-GaN层与所述三族氮化物薄层；其中，所述三族氮化物薄层的材料是InN、AlN、InGaN或InAlN；
在所述第一方向的两端的所述三族氮化物薄层、所述p-GaN层、所述势垒层、以及部分所述沟道层中注入离子以形成隔离层；
刻蚀所述隔离层、所述三族氮化物薄层与所述p-GaN层以形成所述栅极堆叠件；
在所述栅极堆叠件的沿所述第一方向的两侧的所述势垒层表面沉淀金属并退火以形成所述源极与所述漏极；
所述源极与所述漏极形成于所述栅极堆叠件的沿所述第一方向的两侧；所述隔离层位于所述源极和所述漏极的远离所述栅极的一侧的所述沟道层与所述势垒层中；所述栅极堆叠件包括沿远离所述势垒层依次形成的p-GaN层与三族氮化物薄层；
在所述栅极堆叠件、所述源极、所述漏极以及所述势垒层表面沉淀所述钝化层；
刻蚀所述栅极堆叠件顶端的所述钝化层以形成栅极空腔；
在所述栅极空腔中沉淀所述栅金属层以形成栅极；所述栅极包括所述栅极堆叠件与所述栅金属层；
在所述栅金属层表面沉淀钝化层；
刻蚀所述源极、所述漏极以及所述栅极顶端的所述钝化层以形成源极开孔、漏极开孔以及栅极开孔；
在所述源极开孔、所述漏极开孔以及所述栅极开孔中沉淀金属材料以形成源极金属互连层、漏极金属互连层以及栅极金属互连层，同时在所述栅极顶端的所述钝化层表面沉淀金属材料以形成栅极场板；所述栅极场板与所述源极金属互连层连接。
8.一种半导体器件的制备方法，其特征在于，包括：权利要求6或7所述的增强型氮化镓器件的制作方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211255572.5A CN115548095A (zh) | 2022-10-13 | 2022-10-13 | 增强型氮化镓器件以及器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211255572.5A CN115548095A (zh) | 2022-10-13 | 2022-10-13 | 增强型氮化镓器件以及器件的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115548095A true CN115548095A (zh) | 2022-12-30 |
Family
ID=84733151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211255572.5A Pending CN115548095A (zh) | 2022-10-13 | 2022-10-13 | 增强型氮化镓器件以及器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115548095A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117438457A (zh) * | 2023-12-15 | 2024-01-23 | 浙江集迈科微电子有限公司 | 凹槽栅型GaN基HEMT器件及其制备方法 |
| CN117912946A (zh) * | 2024-03-19 | 2024-04-19 | 英诺赛科(苏州)半导体有限公司 | 一种功率器件及其制备方法 |
-
2022
- 2022-10-13 CN CN202211255572.5A patent/CN115548095A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117438457A (zh) * | 2023-12-15 | 2024-01-23 | 浙江集迈科微电子有限公司 | 凹槽栅型GaN基HEMT器件及其制备方法 |
| CN117438457B (zh) * | 2023-12-15 | 2024-03-22 | 浙江集迈科微电子有限公司 | 凹槽栅型GaN基HEMT器件及其制备方法 |
| CN117912946A (zh) * | 2024-03-19 | 2024-04-19 | 英诺赛科(苏州)半导体有限公司 | 一种功率器件及其制备方法 |
| CN117912946B (zh) * | 2024-03-19 | 2024-05-17 | 英诺赛科(苏州)半导体有限公司 | 一种功率器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10446542B1 (en) | GaN structures | |
| CN102017160B (zh) | 增强模式ⅲ-n的hemt | |
| US9461122B2 (en) | Semiconductor device and manufacturing method for the same | |
| US8900939B2 (en) | Transistor with enhanced channel charge inducing material layer and threshold voltage control | |
| CN105390539B (zh) | 半导体器件 | |
| KR101045573B1 (ko) | Ⅲ족 질화물 인헨스먼트 모드 소자 | |
| US9614069B1 (en) | III-Nitride semiconductors with recess regions and methods of manufacture | |
| CN102651388B (zh) | 化合物半导体器件及其制造方法 | |
| CN103262244B (zh) | 具有隔离区的晶体管 | |
| JP5281748B2 (ja) | Ｉｉｉ族窒化物素子の不動態化およびその方法 | |
| CN115548095A (zh) | 增强型氮化镓器件以及器件的制作方法 | |
| JP2020053585A (ja) | 窒化物半導体装置及びその製造方法 | |
| CN103890923A (zh) | 半导体器件 | |
| CN101273458A (zh) | 增强模式ⅲ族氮化物场效应晶体管 | |
| WO2009076076A2 (en) | Insulated gate e-mode transistors | |
| CN103210496A (zh) | 半导体器件及其制造方法 | |
| CN102082176A (zh) | GaN增强型MISFET器件及其制备方法 | |
| CN210897283U (zh) | 一种半导体器件 | |
| KR20130063833A (ko) | 모노리식 반도체 소자 및 그 제조 방법 | |
| US11721751B2 (en) | HEMT and method of fabricating the same | |
| JP6679036B1 (ja) | ダイオード、ダイオードの製造方法および電気機器 | |
| CN105742348A (zh) | 兼容hemt的横向整流器结构 | |
| CN111009575A (zh) | 半导体器件及其制造方法 | |
| CN112687733B (zh) | 一种增强型功率器件及其制作方法 | |
| CN116682861A (zh) | 一种具有p型冒层的半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |