CN115547829A - 一种GaN基HEMT器件及其制备方法 - Google Patents
一种GaN基HEMT器件及其制备方法 Download PDFInfo
- Publication number
- CN115547829A CN115547829A CN202210550035.7A CN202210550035A CN115547829A CN 115547829 A CN115547829 A CN 115547829A CN 202210550035 A CN202210550035 A CN 202210550035A CN 115547829 A CN115547829 A CN 115547829A
- Authority
- CN
- China
- Prior art keywords
- etching
- layer
- etching groove
- type gan
- passivation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 173
- 238000002161 passivation Methods 0.000 claims abstract description 79
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- 230000004888 barrier function Effects 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000011049 filling Methods 0.000 claims abstract description 13
- 239000007772 electrode material Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000011065 in-situ storage Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 229910002601 GaN Inorganic materials 0.000 description 90
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 77
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- JLVVSXFLKOJNIY-UHFFFAOYSA-N Magnesium ion Chemical compound [Mg+2] JLVVSXFLKOJNIY-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910001425 magnesium ion Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明属于半导体技术领域，主要提供了一种GaN基HEMT器件及其制备方法，首先制备器件基底，在器件基底中的势垒层上形成钝化层，对钝化层进行第一次刻蚀形成第一刻蚀沟槽；对钝化层进行第二次刻蚀，以增加第一刻蚀沟槽的深度，并形成与第一刻蚀沟槽相邻的第二刻蚀沟槽，填充P型GaN材料以在第一刻蚀沟槽内形成P型GaN帽层，在第二刻蚀沟槽内形成P型GaN电桥；在钝化层中的第四刻蚀沟槽和第五刻蚀沟槽中填充电极材料分别形成第一接触金属层和第二接触金属层，在P型GaN帽层上形成栅极金属层，从而通过优化制备流程以及P型GaN帽层的形貌，减小栅漏电流，增大器件的饱和电流，提升GaN基HEMT器件的性能。
Description
技术领域
本发明属于半导体技术领域，尤其涉及一种GaN基HEMT器件及其制备方法。
背景技术
氮化镓(GaN)材料具有宽禁带、高临界击穿场强、高饱和电子速度、抗腐蚀性强，耐高温等优秀特性，使其成为第三代半导体材料中的佼佼者。利用Ga N与铝镓氮(Al Ga N)异质结的自发极化和压电极化效应，产生高浓度、高密度的二维电子气(2DEG)可以实现工作频率高、耐压性能卓越的高电子迁移率晶体管(HEMT)器件。
然而，目前的GaN基HEMT增强型器件的制备工艺中所采用的刻蚀方法存在一些安全隐患，例如，一旦刻蚀存在残留或过剩，就会对HEMT器件中饱和电流产生较大的影响。
发明内容
本发明的目的在于提供一种GaN基HEMT器件及其制备方法，通过优化制备流程以及P型GaN帽层的形貌，减小栅漏电流，增大器件的饱和电流，提升GaN基HEMT器件的性能。
本申请实施例还提供了一种GaN基HEMT器件的制备方法，所述制备方法包括：
制备器件基底，其中，所述器件基底包括层叠设置的衬底、缓冲层、沟道层以及势垒层；
在所述势垒层上形成钝化层；
对所述钝化层进行第一次刻蚀形成第一刻蚀沟槽；
对所述钝化层进行第二次刻蚀，以增加所述第一刻蚀沟槽的深度，并形成第二刻蚀沟槽，其中，所述第二刻蚀沟槽与所述第一刻蚀沟槽相邻；
在所述第一刻蚀沟槽和所述第二刻蚀沟槽中填充P型GaN材料，以在所述第一刻蚀沟槽内形成P型GaN帽层，在所述第二刻蚀沟槽内形成P型GaN电桥；
对所述钝化层进行第三次刻蚀形成第四刻蚀沟槽和第五刻蚀沟槽；
在所述第四刻蚀沟槽和所述第五刻蚀沟槽中填充电极材料分别形成第一接触金属层和第二接触金属层，其中，所述第一接触金属层与所述P型GaN电桥电性连接；
在所述P型GaN帽层上形成栅极金属层。
在一个实施例中，所述在所述器件基底上形成钝化层，包括：
通过在所述势垒层上淀积钝化材料在所述势垒层原位生长钝化层。
在一个实施例中，所述对所述钝化层进行第一次刻蚀形成第一刻蚀沟槽，包括：
采用干法刻蚀工艺在所述钝化层上形成第一刻蚀沟槽，其中，所述第一刻蚀沟槽的深度小于所述钝化层的深度。
在一个实施例中，所述对所述钝化层进行第二次刻蚀，以增加所述第一刻蚀沟槽的深度，并形成第二刻蚀沟槽，包括：
采用大马士革工艺在所述钝化层上形成第二刻蚀沟槽，其中，所述第二刻蚀沟槽的深度小于所述第一刻蚀沟槽的深度。
在一个实施例中，所述对所述钝化层进行第二次刻蚀，以增加所述第一刻蚀沟槽的深度，并形成第二刻蚀沟槽，包括：
采用第一掩膜确定第二刻蚀沟槽的区域，并刻蚀所述钝化层形成第二刻蚀沟槽，其中，所述第二刻蚀沟槽与所述第一刻蚀沟槽相邻。
在一个实施例中，所述第二刻蚀沟槽与所述第一刻蚀沟槽垂直设置。
在一个实施例中，所述在所述第一刻蚀沟槽和所述第二刻蚀沟槽中填充P型GaN材料，包括：
在所述钝化层上淀积P型GaN材料，并采用化学机械抛光工艺对沉积的所述P型GaN材料进行处理，以在所述第一刻蚀沟槽内形成P型GaN帽层，在所述第二刻蚀沟槽内形成P型GaN电桥。
在一个实施例中，所述P型GaN帽层呈倒梯形。
在一个实施例中，所述对所述钝化层进行第三次刻蚀形成第四刻蚀沟槽和第五刻蚀沟槽，包括：
采用第二掩膜确定接触金属层的区域，并刻蚀所述钝化层形成第四刻蚀沟槽和第五刻蚀沟槽，其中，所述第四刻蚀沟槽与所述P型GaN电桥接触。
本申请实施例第二方面还提供了一种GaN基HEMT器件，所述GaN基HEMT器件采用如上述任一项所述的制备方法制备。
本申请实施例提供了一种GaN基HEMT器件的制备方法、GaN基HEMT器件，首先制备器件基底，在器件基底中的势垒层上形成钝化层，对钝化层进行第一次刻蚀形成第一刻蚀沟槽；对钝化层进行第二次刻蚀，以增加第一刻蚀沟槽的深度，并形成与第一刻蚀沟槽相邻的第二刻蚀沟槽，在第一刻蚀沟槽和第二刻蚀沟槽中填充P型GaN材料，以在第一刻蚀沟槽内形成P型GaN帽层，在第二刻蚀沟槽内形成P型GaN电桥；在钝化层中的第四刻蚀沟槽和第五刻蚀沟槽中填充电极材料分别形成第一接触金属层和第二接触金属层，在P型GaN帽层上形成栅极金属层，从而通过优化制备流程以及P型GaN帽层的形貌，减小栅漏电流，增大器件的饱和电流，提升GaN基HEMT器件的性能。
附图说明
图1为本申请的一个实施例提供的GaN基HEMT器件的制备方法的流程示意图；
图2为本申请的一个实施例提供的器件基底的示意图；
图3为本申请的一个实施例提供的形成钝化层的示意图；
图4为本申请的一个实施例提供的形成第一刻蚀沟槽的示意图；
图5为本申请的一个实施例提供的形成第二刻蚀沟槽的垂直截面示意图；
图6为本申请的一个实施例提供的形成第二刻蚀沟槽的水平截面示意图；
图7为本申请的一个实施例提供的形成P型GaN帽层、P型GaN电桥示意图；
图8为本申请的一个实施例提供的形成第三刻蚀沟槽和第四刻蚀沟槽的示意图；
图9为本申请的一个实施例提供的形成第一接触金属层和第二接触金属层的示意图；
图10为本申请的一个实施例提供的形成栅极金属层的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实现GaN基HEMT增强型器件的方法有很多种，其中直接刻蚀P-GaN栅结构来形成增强型HEMT器件，目前所使用的刻蚀方法，存在各种隐患，一旦残留或过刻，就会对HEMT器件中饱和电流产生较大的影响，工艺难度较大；而且由于P-GaN中镁离子激活率较低，想增加阈值电压(Vt)，只能靠增加厚度来实现，不仅提升了制备成本，而且存在栅极漏电较大、饱和电流较小的问题。
为解决P-GaN器件的栅极漏电流较大、饱和电流较小，以及P-GaN刻蚀残留、阈值电压提升难度大等问题，本申请实施例提供了一种GaN基HEMT器件的制备方法，参见图1所示，本实施例中的制备方法包括步骤S100至步骤S800。
在步骤S100中，制备器件基底，其中，所述器件基底包括层叠设置的衬底、缓冲层、沟道层以及势垒层。
具体的，结合图2所示，器件基底包括层叠设置的衬底110、缓冲层120、沟道层130以及势垒层140。
在一些实施例中，衬底110可以为Si、SiC、蓝宝石等。
在一些实施例中，缓冲层120可以为AlGaN、GaN或者由AlGaN与GaN层叠设置形成。
在一些实施例中，沟道层130可以为AlGaN、GaN或者由AlGaN与GaN层叠设置形成。
在一些实施例中，势垒层140可以为AlN、AlGaN或者由AlGaN与AlN层叠设置形成。
在步骤S200中，在所述势垒层上形成钝化层。
在本实施例中，结合图3所示，通过在势垒层140上形成钝化层210，可以利用势垒层140原位生长的钝化层210抑制表面态，又可以保护势垒层140中的AlGaN不与空气接触并具有抗辐射的效果。
进一步地，在后续步骤中基于钝化层210对P-GaN刻蚀过程进行修改，还能够节约一层光罩，大大降低制造成本，最终达到对HEMT器件的革命性创新。
在一个实施例中，步骤S200中，在所述器件基底上形成钝化层，包括：通过在所述势垒层上淀积钝化材料在所述势垒层原位生长钝化层。
在本实施例中，结合图3所示，可以通过直接在势垒层140上淀积钝化材料直接在势垒层140上原位生长形成钝化层210。
在具体应用实施例中，钝化材料可以为氮化硅、氧化硅。
在具体应用实施例中，钝化层210可以由氮化硅层和氧化硅层形成。
在步骤S300中，对所述钝化层进行第一次刻蚀形成第一刻蚀沟槽。
在本实施例中，结合图4所述，对钝化层210进行第一次刻蚀形成第一刻蚀沟槽310，具体的，第一刻蚀沟槽310的位置与P型GaN帽层(P-GaN)的位置对应，此时钝化层210不仅可以作为隔离层以隔离势垒层140，还可以作为为后续的刻蚀淀积工艺作为掩膜使用。
在一个实施例中，步骤S300中，对所述钝化层进行第一次刻蚀形成第一刻蚀沟槽，包括：采用干法刻蚀工艺在所述钝化层上形成第一刻蚀沟槽，其中，所述第一刻蚀沟槽的深度小于所述钝化层的深度。
在本实施例中，可以通过干法刻蚀工艺在钝化层210上形成第一刻蚀沟槽310，第一刻蚀沟槽310的深度小于钝化层210的深度，为钝化层210上的第二次刻蚀工艺保留钝化层210的刻蚀空间。
在步骤S400中，对所述钝化层进行第二次刻蚀，以增加所述第一刻蚀沟槽的深度，并形成第二刻蚀沟槽，其中，所述第二刻蚀沟槽与所述第一刻蚀沟槽相邻。
在本实施例中，结合图5所示，在第一刻蚀沟槽310的基础上进行第二次刻蚀工艺，不仅增加第一刻蚀沟槽310的深度，同时刻蚀图案有所不同，在于第一刻蚀沟槽310相邻的区域形成第二刻蚀沟槽320。
在一个实施例中，步骤S400中，对所述钝化层进行第二次刻蚀，以增加所述第一刻蚀沟槽的深度，并形成第二刻蚀沟槽，包括：采用大马士革工艺在所述钝化层上形成第二刻蚀沟槽，其中，所述第二刻蚀沟槽的深度小于所述第一刻蚀沟槽的深度。
在本实施例中，可以通过大马士革工艺在与第一刻蚀沟槽310相邻的位置形成第二刻蚀沟槽320，第二刻蚀沟槽320的深度小于第一刻蚀沟槽310的深度。
在一个实施例中，步骤S400中，对所述钝化层进行第二次刻蚀，以增加所述第一刻蚀沟槽的深度，并形成第二刻蚀沟槽，包括：采用第一掩膜确定第二刻蚀沟槽的区域，并刻蚀所述钝化层形成第二刻蚀沟槽，其中，所述第二刻蚀沟槽与所述第一刻蚀沟槽相邻。
在本实施例中，在第一刻蚀沟槽310的基础上通过第一掩膜确定第二刻蚀沟槽320的区域，直接对第一刻蚀沟槽310和第二刻蚀沟槽320的区域进行刻蚀，在同样的刻蚀条件下，第二刻蚀沟槽320的深度小于第一刻蚀沟槽310的深度。
在一个实施例中，第二刻蚀沟槽320与第一刻蚀沟槽310之间存在一定的夹角，且第二刻蚀沟槽320的长度足够连接第一刻蚀沟槽310与预设的金属沟槽区域。
在一个实施例中，第二刻蚀沟槽320与第一刻蚀沟槽310垂直设置。
在一个实施例中，图6为钝化层210的水平截面示意图，结合图6所示，第二刻蚀沟槽320可以为多个，第二刻蚀沟槽320与第一刻蚀沟槽310垂直设置。
每个第二刻蚀沟槽320与第一刻蚀沟槽310形成一个“T”型结构，且“T”型结构的头部位置(第二刻蚀沟槽320)的深度等于钝化层210的厚度。
在一个具体应用实施例中，“T”型结构的尾部位置(第一刻蚀沟槽310)的深度小于钝化层210的厚度的一半。
在步骤S500中，在所述第一刻蚀沟槽和所述第二刻蚀沟槽中填充P型GaN材料，以在所述第一刻蚀沟槽内形成P型GaN帽层，在所述第二刻蚀沟槽内形成P型GaN电桥。
在本实施例中，结合图7所示，直接在第一刻蚀沟槽310和第二刻蚀沟槽320中填充P型GaN材料，第一刻蚀沟槽310内形成P型GaN帽层410，在第二刻蚀沟槽320内形成P型GaN电桥420，通过形成P型GaN帽层410，可以提升栅极下方AlGgN/GaN异质结导带，使其耗尽。
在一个实施例中，P型GaN帽层410中靠近势垒层140的部分的宽度较小，远离势垒层140的部分的宽度较大。
在一个实施例中，P型GaN帽层410可以分为多层P型GaN层，每层P型GaN层的宽度与该层P型GaN层与势垒层140的距离正比例关系。
在一个实施例中，P型GaN帽层410呈倒梯形。
在一个实施例中，P型GaN帽层410包括第一P型GaN层、第二P型GaN层，第一P型GaN层设于第二P型GaN层与势垒层140之间，且第一P型GaN层的宽度小于第二P型GaN层。
在一个实施例中，P型GaN帽层410包括层叠设置的第一P型GaN层、第二P型GaN层以及第三P型GaN层，其中，第一P型GaN层和第三P型GaN层为矩形，第二P型GaN层为倒梯形。
在一个实施例中，步骤S500中，在所述第一刻蚀沟槽和所述第二刻蚀沟槽中填充P型GaN材料，包括：在所述钝化层上淀积P型GaN材料，并采用化学机械抛光工艺对沉积的所述P型GaN材料进行处理，以在所述第一刻蚀沟槽内形成P型GaN帽层，在所述第二刻蚀沟槽内形成P型GaN电桥。
在本实施例中，可以在无掩膜的情况下在钝化层210上淀积P型GaN材料，然后采用化学机械抛光工艺(CMP)对沉积的P型GaN材料进行处理，对钝化层210表面多余的P型GaN材料进行抛光研磨，仅保留第一刻蚀沟槽310和第二刻蚀沟槽320内的P型GaN材料，从而在第一刻蚀沟槽310内形成P型GaN帽层410，在第二刻蚀沟槽320内形成P型GaN电桥420。
在步骤S600中，对所述钝化层进行第三次刻蚀形成第四刻蚀沟槽和第五刻蚀沟槽。
在本实施例中，结合图8所示，在钝化层210上进行第三次刻蚀形成第四刻蚀沟槽510和第五刻蚀沟槽520。
第四刻蚀沟槽510的区域用于淀积器件源极金属层，第四刻蚀沟槽510与P型GaN电桥420接触。
在步骤S700中，在所述第四刻蚀沟槽和所述第五刻蚀沟槽中填充电极材料分别形成第一接触金属层和第二接触金属层，其中，所述第一接触金属层与所述P型GaN电桥电性连接。
在本实施例中，结合图9所示，在第四刻蚀沟槽510和第五刻蚀沟槽520中填充电极材料分别形成第一接触金属层610和第二接触金属层620。
第一接触金属层610作为器件的源极金属，第一接触金属层610与P型GaN电桥420电性连接，并通过P型GaN电桥420连接P型GaN帽层410。
在一些实施例中，可以在无掩膜的条件下直接在钝化层210上淀积电极材料，并通过化学机械抛光工艺(CMP)对沉积的电极材料进行处理，对钝化层210表面多余的电极材料进行抛光研磨，仅保留第四刻蚀沟槽510和第五刻蚀沟槽520内的电极材料，从而在第四刻蚀沟槽510内形成第一接触金属层610，在第五刻蚀沟槽520内形成第二接触金属层620。
在一些实施例中，第一接触金属层610和第二接触金属层620可以为Ti、TiN、Al、Ni、Au等材料。
在一些实施例中，第一接触金属层610和第二接触金属层620还可以为复合金属材料层Ti/TiN/Al/Ti/TiN或者Ti/Al/Ni/Au等。
在步骤S800中，在所述P型GaN帽层上形成栅极金属层。
在本实施例中，结合图10所示，在P型GaN帽层410上形成栅极金属层710。
在一些实施例中，栅极金属层710可以为Ni或者Au。
本申请实施例提供了一种GaN基HEMT器件的制备方法、GaN基HEMT器件，增强型HEMT器件包括层叠设置的衬底、缓冲层、沟道层以及势垒层以及隔离层，其中，隔离层内设有P型GaN帽层以及第一接触金属层和第二接触金属层，第一接触金属层和第二接触金属层通过隔离层与P型GaN帽层之间隔离且P型GaN帽层通过电桥与第一接触金属层之间电性连接，P型GaN帽层包括多层P型GaN层，多层P型GaN层的宽度依次增加，从而通过改进电桥结构的界面形状，减小P型GaN帽层与势垒层之间的接触面积优化器件输出电流，提升增强型HEMT器件的性能。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各掺杂区区的划分进行举例说明，实际应用中，可以根据需要而将上述功能区分配由不同的掺杂区完成，即将所述装置的内部结构划分成不同的掺杂区，以完成以上描述的全部或者部分功能。
实施例中的各掺杂区可以集成在一个功能区中，也可以是各个掺杂区单独物理存在，也可以两个或两个以上掺杂区集成在一个功能区中，上述集成的功能区既可以采用同种掺杂离子实现，也可以采用多种掺杂离子共同实现。另外，各掺杂区的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述器件的制备方法中的中掺杂区的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (10)
1.一种GaN基HEMT器件的制备方法，其特征在于，所述制备方法包括：
制备器件基底，其中，所述器件基底包括层叠设置的衬底、缓冲层、沟道层以及势垒层；
在所述势垒层上形成钝化层；
对所述钝化层进行第一次刻蚀形成第一刻蚀沟槽；
对所述钝化层进行第二次刻蚀，以增加所述第一刻蚀沟槽的深度，并形成第二刻蚀沟槽，其中，所述第二刻蚀沟槽与所述第一刻蚀沟槽相邻；
在所述第一刻蚀沟槽和所述第二刻蚀沟槽中填充P型GaN材料，以在所述第一刻蚀沟槽内形成P型GaN帽层，在所述第二刻蚀沟槽内形成P型GaN电桥；
对所述钝化层进行第三次刻蚀形成第四刻蚀沟槽和第五刻蚀沟槽；
在所述第四刻蚀沟槽和所述第五刻蚀沟槽中填充电极材料分别形成第一接触金属层和第二接触金属层，其中，所述第一接触金属层与所述P型GaN电桥电性连接；
在所述P型GaN帽层上形成栅极金属层。
2.如权利要求1所述的制备方法，其特征在于，所述在所述器件基底上形成钝化层，包括：
通过在所述势垒层上淀积钝化材料在所述势垒层原位生长钝化层。
3.如权利要求1所述的制备方法，其特征在于，所述对所述钝化层进行第一次刻蚀形成第一刻蚀沟槽，包括：
采用干法刻蚀工艺在所述钝化层上形成第一刻蚀沟槽，其中，所述第一刻蚀沟槽的深度小于所述钝化层的深度。
4.如权利要求3所述的制备方法，其特征在于，所述对所述钝化层进行第二次刻蚀，以增加所述第一刻蚀沟槽的深度，并形成第二刻蚀沟槽，包括：
采用大马士革工艺在所述钝化层上形成第二刻蚀沟槽，其中，所述第二刻蚀沟槽的深度小于所述第一刻蚀沟槽的深度。
5.如权利要求3所述的制备方法，其特征在于，所述对所述钝化层进行第二次刻蚀，以增加所述第一刻蚀沟槽的深度，并形成第二刻蚀沟槽，包括：
采用第一掩膜确定第二刻蚀沟槽的区域，并刻蚀所述钝化层形成第二刻蚀沟槽，其中，所述第二刻蚀沟槽与所述第一刻蚀沟槽相邻。
6.如权利要求4或者5所述的制备方法，其特征在于，所述第二刻蚀沟槽与所述第一刻蚀沟槽垂直设置。
7.如权利要求1所述的制备方法，其特征在于，所述在所述第一刻蚀沟槽和所述第二刻蚀沟槽中填充P型GaN材料，包括：
在所述钝化层上淀积P型GaN材料，并采用化学机械抛光工艺对沉积的所述P型GaN材料进行处理，以在所述第一刻蚀沟槽内形成P型GaN帽层，在所述第二刻蚀沟槽内形成P型GaN电桥。
8.如权利要求7所述的制备方法，其特征在于，所述P型GaN帽层呈倒梯形。
9.如权利要求4所述的制备方法，其特征在于，所述对所述钝化层进行第三次刻蚀形成第四刻蚀沟槽和第五刻蚀沟槽，包括：
采用第二掩膜确定接触金属层的区域，并刻蚀所述钝化层形成第四刻蚀沟槽和第五刻蚀沟槽，其中，所述第四刻蚀沟槽与所述P型GaN电桥接触。
10.一种GaN基HEMT器件，其特征在于，所述GaN基HEMT器件采用如权利要求1-9任一项所述的制备方法制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210550035.7A CN115547829A (zh) | 2022-05-20 | 2022-05-20 | 一种GaN基HEMT器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210550035.7A CN115547829A (zh) | 2022-05-20 | 2022-05-20 | 一种GaN基HEMT器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115547829A true CN115547829A (zh) | 2022-12-30 |
Family
ID=84724294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210550035.7A Pending CN115547829A (zh) | 2022-05-20 | 2022-05-20 | 一种GaN基HEMT器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115547829A (zh) |
-
2022
- 2022-05-20 CN CN202210550035.7A patent/CN115547829A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4179539B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US10164047B2 (en) | High electron mobility transistor structure | |
| CN102881720A (zh) | 半导体结构及其形成方法 | |
| KR101285598B1 (ko) | 질화물계 이종접합 반도체 소자 및 그 제조 방법 | |
| US10707322B2 (en) | Semiconductor devices and methods for fabricating the same | |
| CN103594507B (zh) | 高击穿电压iii族氮化物器件 | |
| KR101878931B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| EP3460841B1 (en) | Asymmetrical plug-interconnect structure for gan devices | |
| CN103715274A (zh) | 半导体装置 | |
| CN113990950A (zh) | 一种半导体器件及其应用与制造方法 | |
| CN114270533A (zh) | 半导体器件及其制造方法 | |
| CN103296077A (zh) | 半导体结构及其形成方法 | |
| US20230238446A1 (en) | Semiconductor structure and manufacturing method thereof | |
| CN112216741B (zh) | 高电子迁移率晶体管的绝缘结构以及其制作方法 | |
| CN113035935B (zh) | GaN器件及制备方法 | |
| US20240030330A1 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
| CN111755330A (zh) | 一种半导体结构及其制造方法 | |
| CN115547829A (zh) | 一种GaN基HEMT器件及其制备方法 | |
| JP2010062321A (ja) | 半導体装置およびその製造方法 | |
| CN111223928B (zh) | 栅指渐宽式GaN FinFET结构及其制备方法 | |
| CN112054052B (zh) | 一种半导体器件 | |
| CN115548112A (zh) | 一种增强型hemt器件及其制备方法 | |
| CN111613666A (zh) | 半导体组件及其制造方法 | |
| JP2008219054A (ja) | 化合物半導体装置 | |
| KR20190038259A (ko) | 반도체 소자 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |