CN115529429A - 图像感测装置 - Google Patents

图像感测装置 Download PDF

Info

Publication number
CN115529429A
CN115529429A CN202210597836.9A CN202210597836A CN115529429A CN 115529429 A CN115529429 A CN 115529429A CN 202210597836 A CN202210597836 A CN 202210597836A CN 115529429 A CN115529429 A CN 115529429A
Authority
CN
China
Prior art keywords
region
well
pixel
mask
image sensing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210597836.9A
Other languages
English (en)
Inventor
尹亨埈
郭镐映
金男镒
李东真
李在原
崔熏武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN115529429A publication Critical patent/CN115529429A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/46—Indirect determination of position data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/705—Pixels for depth measurement, e.g. RGBZ
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本申请涉及图像感测装置。一种图像感测装置可以包括：基板，其具有光被入射到其上的第一表面和面对第一表面的第二表面；多个检测结构，多个检测结构各自包括被配置为呈现导电类型并在基板中生成电位梯度的控制节点，以及被配置为捕获响应于入射光而生成并响应于电位梯度而迁移的光电荷的检测节点；以及第一阱区，其被设置为邻接多个检测结构的控制节点并且包含具有与控制节点的导电类型不同的导电类型的杂质。

Description

图像感测装置
技术领域
各种实施方式总体上涉及用于感测到目标物体的距离的图像感测装置。
背景技术
图像感测装置是指用于通过使用对光起反应的光敏半导体材料将光转换成电信号来捕获光学图像的装置。随着汽车、医疗、计算机和通信行业的发展，在诸如智能电话、数码相机、游戏机、IOT(物联网)、机器人、安全相机和医疗微型相机之类的各个领域中对高性能图像感测装置的需求日益增加。
图像感测装置大致可以分为CCD(电荷耦合器件)图像感测装置和CMOS(互补金属氧化物半导体)图像感测装置。与CMOS图像感测装置相比，CCD图像感测装置提供更好的图像质量，但是它们趋向于消耗更多的功率并且更大。CMOS图像感测装置比CCD图像感测装置尺寸更小且消耗更少的功率。此外，CMOS传感器是使用CMOS制造技术制造的，因此光敏元件和其它信号处理电路可以集成到单个芯片中，使得能够以低成本生产小型化的图像感测装置。由于这些原因，正在为包括移动装置在内的许多应用开发CMOS图像感测装置。
发明内容
各种实施方式涉及包括能够减少不必要的功耗的ToF像素的图像感测装置。
本公开的技术问题不限于上述技术问题，并且本领域技术人员根据以下描述将清楚地理解本文未提及的其它技术问题。
在实施方式中，一种图像感测装置可以包括：基板，其具有光入射到其上的第一表面和面对第一表面的第二表面；多个检测结构，多个检测结构各自包括被配置为呈现导电类型并在基板中生成电位梯度(potential gradient)的控制节点，以及被配置为捕获响应于入射光而生成并响应于电位梯度而迁移的光电荷的检测节点；以及第一阱区，其被设置为邻接多个检测结构的控制节点并且包含具有与控制节点的导电类型不同的导电类型的杂质。
在实施方式中，一种图像感测装置可以包括：检测结构，其设置在像素中并且被配置为在基板中生成电位梯度并且捕获由入射光生成并通过电位梯度而迁移的光电荷；第一阱区，其设置为邻接检测结构并且包括具有第一导电类型的杂质；像素晶体管区，其沿像素的边缘设置并且包括像素晶体管，像素晶体管被配置为将捕获的光电荷转换为像素信号；STI区，其包括设置在像素晶体管区和每个检测结构之间的沟槽；以及一个或更多个阱掩体(bunker)区，其设置在STI区而不具有沟槽。
根据本实施方式，图像感测装置能够提高ToF像素的性能，同时降低ToF像素的功耗。
此外，可以提供通过本文档直接或间接理解的各种效果。
附图说明
图1是示意性地例示根据实施方式的图像感测装置的配置的配置图。
图2是简要例示图1所示的像素的布局的示例的图。
图3是图2所示的像素的电路图。
图4是通过沿着图2的第一切割线或第二切割线切割像素而获得的截面的示例的图。
图5是例示在第一时段中在像素的截面上流动的光电荷的图。
图6是例示在第二时段中在像素的截面上流动的光电荷的图。
图7是通过沿着图2的第五切割线或第六切割线切割像素而获得的截面的示例的图。
图8是例示在第一时段中流过以矩阵布置的像素的空穴电流的图。
图9是例示在第二时段中流过以矩阵布置的像素的空穴电流的图。
具体实施方式
在下文中，将参照附图描述本公开的各种实施方式。
在诸如安全装置、医疗装置、车辆、游戏机、VR/AR和移动装置之类的各个领域中，对用于使用图像传感器测量深度的方法的需求正在迅速增加。用于测量深度的方法的代表性示例可以包括三角测量、ToF(飞行时间)和干涉测量。在这些方法当中，ToF方法可以用于宽范围中，具有高处理速度，并且可以以低成本来实现。因此，ToF方法的重要性正在上升。
ToF方法可以基于使用发射光以及反射并返回的光来测量距离的共同原理而大致分为用于通过直接计算往返时间来测量距离的直接方法和用于使用相位差测量距离的间接方法。由于直接方法适用于远距离，因此直接方法常用于车辆等中。适用于短距离的间接方法用于需要高处理速度的游戏机或移动相机。间接方法需要简单的电路配置和更少的存储器，并且可以以相对低的成本来实现。
作为通过间接ToF方法操作的像素之一的CAPD(Current-Assisted PhotonicDemodulator：电流辅助光子解调器)像素施加基板电压并且基于电场的电位差使用多数电流来检测在像素中生成的电子。由于CAPD像素使用多数电流，因此CAPD像素可以快速地检测电子。此外，由于CAPD像素甚至可以检测从光入射表面深处形成的电子，因此CAPD像素可以被认为具有优异的效率。
图1是示意性地例示根据实施方式的图像感测装置的配置的配置图。
参照图1，图像感测装置ISD可以使用ToF方法测量到目标物体1的距离。ToF方法可以分为直接ToF方法和间接ToF方法。直接ToF方法可以指示通过朝向目标物体1发射光并且随着来自目标物体的反射光到达ISD而测量光从ISD的光源行进到目标物体1并返回ISD的飞行时间(ToF)来测量到目标物体1的距离的方法，其中该距离是光速乘以ToF的一半。间接ToF方法可以指示朝向目标物体1发射调制光，感测从目标物体1反射并入射的光，并且基于调制光和反射光之间的相位差来间接测量图像感测装置ISD和目标物体1之间的距离的方法。在本实施方式中，将以图像感测装置ISD使用间接ToF方法的情况为例进行描述。然而，本实施方式的范围不限于此。此外，目标物体1不仅指示一个独立的物体，而且可以指示由图像感测装置ISD捕获的场景。
图像感测装置ISD可以包括光源10、透镜模块20、像素阵列30和控制块40。
光源10响应于从控制块40提供的光调制信号MLS而将光发射到目标物体1上。光源10的示例可以包括LD(激光二极管)或LED(发光二极管)、NIR(近红外激光器)、点光源、单色照明源以及其它激光源的组合。LD或LED发射特定波段的光(例如，近红外线、红外线或可见光)，而通过组合白灯和单色仪来配置单色照明源。例如，光源10可以发射具有800nm至1000nm的波长的红外光。从光源10发射的光可以是以预定频率调制的光。为了便于描述，图1仅例示了一个光源10，但是多个光源可以布置在透镜模块20周围。
透镜模块20可以收集从目标物体1反射的光，并且将收集到的光聚焦在像素阵列30的像素PX上。例如，透镜模块20可以包括具有玻璃或塑料表面的聚焦透镜或圆柱形光学元件。透镜模块20可以包括与光轴对齐的多个透镜。
像素阵列30可以包括以2D矩阵接连布置的多个单位像素PX，例如，在列方向和行方向上接连布置的多个单位像素PX。单位像素PX可以形成在半导体基板中，并且每个单位像素PX可以将通过透镜模块20入射的光转换成与光的强度相对应的电信号，并且将电信号作为像素信号输出。此时，像素信号可以是指示到目标物体1的距离的信号。例如，每个单位像素PX可以是CAPD(电流辅助光子解调器)像素或QEM(量子效率调制)像素。在本实施方式中，将以CAPD像素为例进行描述。然而，与本实施方式基本相同的技术构思可以应用于QEM像素或其它类型的像素。下面将参照图2及以下来描述单位像素PX的更详细的结构和操作。
控制块40可以控制光源10以将光发射在目标物体1上，并且驱动像素阵列30的单位像素PX以处理与从目标物体1反射的光相对应的像素信号，由此测量到目标物体1的表面的距离。
这样的控制块40可以包括行驱动器41、解调驱动器42、光源驱动器43、定时控制器(T/C)44和读出电路45。
行驱动器41和解调驱动器42可以统称为控制电路。
控制电路可以响应于从定时控制器44输出的定时信号而驱动像素阵列30的单位像素PX。
控制电路可以生成能够选择并控制像素阵列30的多条行线当中的一条或更多条行线的控制信号。这样的控制信号可以包括用于在基板内生成像素电流的解调控制信号、用于控制复位晶体管的复位信号、用于控制响应于入射光而生成并累积在检测节点中的光电荷的传送的传输信号、用于在高照度条件下提供附加电容的浮置扩散信号、以及用于控制选择晶体管的选择信号。像素电流可以指示与将在基板中生成的光电荷朝向检测节点迁移相关联的电流或与该电流相关。
行驱动器41可以生成复位信号、传输信号、浮置扩散信号和选择信号，并且解调驱动器42可以生成解调控制信号。在本实施方式中，行驱动器41和解调驱动器42被配置为独立的电路组件。然而，在另一实施方式中，行驱动器41和解调驱动器42可以被配置为一个电路组件并且设置在像素阵列30的一侧。
光源驱动器43可以在定时控制器44的控制下生成能够驱动光源10的光调制信号MLS。光调制信号MLS可以是以预定频率调制的信号，使得以该预定频率调制来自光源10的输出光。
定时控制器44可以生成用于控制行驱动器41、解调驱动器42、光源驱动器43和读出电路45的操作的定时信号。
读出电路45可以在定时控制器44的控制下，通过处理从像素阵列30输出的像素信号，来生成数字信号形式的像素数据。对于该操作，读出电路45可以包括用于对从像素阵列30输出的像素信号执行相关双采样的CDS(相关双采样器)。读出电路45可以包括用于将来自CDS的输出信号转换为数字信号的模数转换器。此外，读出电路45可以包括缓冲器电路，缓冲器电路在定时控制器44的控制下临时存储从模数转换器输出的像素数据并且向外部输出像素数据。由于像素阵列30由CAPD像素构成，因此像素阵列30的每一列可以包括用于传送像素信号的两条列线，并且也可以针对各条列线提供用于处理从列线输出的像素信号的组件。
光源10可以朝向由图像感测装置ISD捕获的场景发射以预定频率调制的光，并且图像感测装置ISD可以感测从场景内的目标物体1反射的调制光(即，入射光)，并且在每个单位像素PX上生成深度信息。依据图像感测装置ISD与目标物体1之间的距离，调制光和入射光具有存在于其间的时间延迟。这种时间延迟表现为由图像感测装置ISD生成的信号与用于控制光源10的光调制信号MLS之间的相位差。图像处理器(未示出)可以通过计算在从图像感测装置ISD输出的信号中出现的相位差，来生成包含每个单位像素PX上的深度信息的深度图像。
图2是例示图1所示的像素的布局的示例的图。
参照图2，像素200可以是图1所示的像素PX中的任何一个。虽然图2示出了单个像素200的示意图，但是相同或相似的结构和操作可以应用于像素阵列30中所包括的任何像素。
像素200可以包括第一抽头(tap)TA1、第二抽头TB2、第三抽头TB3、第四抽头TA4、引导阱区GW、电位控制区PC、像素晶体管区PTA、第一电压稳定区VS1至第四电压稳定区VS4、STI(浅沟槽隔离)区STI、以及第一阱掩体区WBA1至第四阱掩体区WBA4。在本实施方式中，以其中一个像素200包括四个抽头TA1、TB2、TB3和TA4的情况为例进行描述。然而，像素200中所包括的抽头数量不限于四个，并且其它实现也是可行的。因此，一个像素200可以包括三个或更少的抽头或五个或更多的抽头。在这种情况下，多个抽头可以接收相同或不同类型的解调控制信号。不同类型的解调控制信号可以指示在不同定时接收的解调控制信号。
第一抽头TA1和第四抽头TA4可以被定义为接收相同解调控制信号的第一抽头组，而第二抽头TB2和第三抽头TB3可以被定义为接收相同解调控制信号的第二抽头组。第一抽头组和第二抽头组可以接收不同的解调控制信号。由第一抽头组接收的解调控制信号可以被定义为第一解调控制信号，而由第二抽头组接收的解调控制信号可以被定义为第二解调控制信号。
第一抽头TA1和第四抽头TA4可以设置在像素200的中心的沿第一对角线方向的两侧上，而第二抽头TB2和第三抽头TB3可以设置在像素200的中心的沿第二对角线方向的两侧上。第一对角线方向可以指示穿过位于像素200的左上的第一顶点和位于像素200的右下的第四顶点的直线A-A′的方向，并且第二对角线方向可以指示穿过位于像素200的右上的第二顶点和位于像素200的左下的第三顶点的直线B-B′的方向。因此，第一抽头TA1和第四抽头TA4可以被设置为相对于像素200的中心在第一对角方向上彼此面对，并且第二抽头TB2和第三抽头TB3可以设置为相对于像素的中心在第二对角方向上彼此面对。
第一抽头TA1可以包括第一控制节点CA1、第一检测节点DA1和第一底阱区BW1。
图2例示了第一控制节点CA1具有矩形形状，并且第一检测节点DA1围绕第一控制节点CA1的上侧和左侧，但本实施方式的范围不限于此。在如图2所示的示例中，第一检测节点DA1跨越更大的面积围绕第一控制节点CA1，这使得第一检测节点DA1更容易捕获沿着由第一控制节点CA1形成的电位梯度迁移的信号载流子。本公开中描述的电位可以指示电位势。
第一底阱区BW1可以设置为与第一控制节点CA1和第一检测节点DA1交叠，并且比第一控制节点CA1具有更大的面积。第一底阱区BW1可以与第一控制节点CA1和第一检测节点DA1垂直地间隔开，并且引导阱区GW可以设置在第一控制节点CA1和第一检测节点DA1与第一底阱区BW1之间。
在一个实现中，第一控制节点CA1和第一检测节点DA1可以设置为彼此邻接，并且通过反向掺杂由结隔离而彼此物理地隔离。
根据另一实施方式，第一控制节点CA1和第一检测节点DA1可以彼此隔开预定距离，并且绝缘材料可以设置在第一控制节点CA1和第一检测节点DA1之间。
第二抽头TB2可以包括第二控制节点CB2、第二检测节点DB2和第二底阱区BW2。
图2例示了第二控制节点CB2具有矩形形状，并且第二检测节点DB2围绕第二控制节点CB2的上侧和右侧，但本公开的范围不限于此。在如图2所示的示例中，第二检测节点DB2跨越更大的面积围绕第二控制节点CB2，这使得第二检测节点DB2更容易捕获根据由第二控制节点CB2形成的电位梯度而迁移的信号载流子。
第二底阱区BW2可以设置为与第二控制节点CB2和第二检测节点DB2交叠，并且比第二控制节点CB2具有更大的面积。第二底阱区BW2可以与第二控制节点CB2和第二检测节点DB2垂直地间隔开，并且引导阱区GW可以设置在第二控制节点CB2和第二检测节点DB2与第二底阱区BW2之间。
第二控制节点CB2、第二检测节点DB2和第二底阱区BW2的布置形状和结构可以对应于第一控制节点CA1、第一检测节点DA1和第一底阱区BW1的布置形状和结构。因此，本文将省略其重复描述。
除了第三抽头TB3与第二抽头TB2设置在不同的位置，并且第三检测节点DB3围绕第三控制节点CB3的下侧和左侧之外，第三抽头TB3的布置形状和结构与第二抽头TB2的布置形状和结构基本相同。因此，本文将省略其重复描述。
除了第四抽头TA4与第一抽头TA1设置在不同的位置，并且第四检测节点DA4围绕第四控制节点CA4的下侧和右侧之外，第四抽头TA4的布置形状和结构与第一抽头TA1的布置形状和结构基本相同。因此，本文将省略其重复描述。
引导阱区GW可以设置为与第一检测节点至第四检测节点DA1、DB2、DB3和DA4中的每一个的至少一部分以及第一底阱区BW1至第四底阱区BW4中的每一个的至少一部分交叠，同时围绕第一控制节点至第四控制节点CA1、CB2、CB3和CA4。引导阱区GW可以掺杂有具有与第一控制节点至第四控制节点CA1、CB2、CB3和CA4的导电类型不同的导电类型的杂质，并且电浮置。
因为引导阱区GW被设置为邻接第一控制节点至第四控制节点CA1、CB2、CB3和CA4中的每一个以及第一底阱区BW1至第四底阱区BW4中的每一个，所以引导阱区GW可以包括由PN结形成的耗尽区。可以根据施加到第一控制节点至第四控制节点CA1、CB2、CB3和CA4中的每一个的电压(即，第一解调控制信号或第二解调控制信号)来控制与第一控制节点至第四控制节点CA1、CB2、CB3和CA4中的每一个相邻的耗尽区的电位。例如，假设活动电压(activevoltage)被施加到第一控制节点CA1和第四控制节点CA4，并且非活动电压(inactivevoltage)被施加到第二控制节点CB2和第三控制节点CB3。此时，与第一控制节点CB1和第四控制节点CA4中的每一个相邻的耗尽区具有瞬时升高以保持PN结的电位，并且与第二控制节点CB2和第三控制节点CB3中的每一个相邻的耗尽区具有相对低的电位。因此，响应于入射光而在基板中生成的光电荷可以迁移穿过具有高电位的与第一控制节点CA1和第四控制节点CA4相邻的耗尽区，并被第一检测节点DA1和第四检测节点DA4捕获。
因此，引导阱区GW可以提供电位梯度，使得响应于入射光而在基板中生成的光电荷可以向对应的检测节点迁移。根据本实施方式，不需要为了使信号载流子迁移而生成单独的电流(例如，空穴电流)。能够瞬时地控制耗尽区的电位来以高速执行解调操作而不会浪费功率。因此，本实施方式允许基于阱的光调制，其通过调整浮置的引导阱区GW的电位来捕获从调制光生成的光电荷。
因为引导阱区GW的内部大部分填充有由于与抽头TA1、TB2、TB3和TA4的PN结而形成的耗尽区，因此由于耗尽区中不存在载流子(即，空穴和电子)的特性，空穴电流几乎不会在引导阱区GW内部的激活的抽头和未激活的抽头之间流动。在本实施方式中，假设在激活的抽头和未激活的抽头之间没有空穴电流(或几乎为零的空穴电流)流动。
引导阱区GW可以包括与第一底阱区BW1至第四底阱区BW4不交叠的阱开口WO。其中未设置第一底阱区BW1至第四底阱区BW4的阱开口WO可以对应于将基板内的光电荷引入到引导阱区GW中的路径。
阱开口WO可以被设置为与电位控制区PC交叠，并且可以根据施加到电位控制区PC的电压来控制与阱开口WO相对应的引导阱区GW的电位。电位控制区PC可以设置在像素200的中心或者第一抽头至第四抽头TA1、TB2、TB3和TA4的中心中。
电位控制区PC的电位可以通过由行驱动器41或解调驱动器42生成的电位控制电压来控制。电位控制电压的绝对值可以小于第一解调控制信号和第二解调控制信号的活动电压的绝对值并且大于其非活动电压的绝对值。当假设活动电压和非活动电压具有相同的极性时，电位控制电压可以具有与活动电压和非活动电压的极性相反的极性。根据实施方式，电位控制电压可以具有与活动电压和非活动电压的平均电压(例如，0.6V)相对应的绝对值。为了减少不必要的功耗，电位控制区PC可以仅在像素200被操作的时段中接收电位控制电压。
随着电位控制电压被施加到电位控制区PC，电位控制区PC可以形成电位梯度，使得光电荷可以容易地朝向第一抽头至第四抽头TA1、TB2、TB3和TA4迁移。例如，当活动电压被施加到第一抽头TA1和第四抽头TA4并且非活动电压被施加到第二抽头TB2和第三抽头TB3时，与第一抽头TA1和第四抽头TA4相邻的引导阱区GW可以具有最高电位，与第二抽头TB2和第三抽头TB3相邻的引导阱区GW具有最低电位，并且与阱开口WO相对应的引导阱区GW具有中间电位。因此，在基板中生成的光电荷被引入阱开口WO中，并且可以在通过由电位控制区PC形成的电位梯度而容易地迁移到第一抽头TA1和第四抽头TA4之后被捕获。
像素晶体管区PTA可以设置成围绕第一抽头至第四抽头TA1、TB2、TB3和TA4所设置于的区域的形状。像素晶体管区PTA可以包括用于处理由与第一抽头组相对应的第一抽头TA1和第四抽头TA4捕获的光电荷的像素晶体管(图3的TX1、RX1、BX1、SF1和SX1)和用于处理由与第二抽头组相对应的第二抽头TB2和第三抽头TB3捕获的光电荷的像素晶体管(图3的TX2、RX2、BX2、SF2和SX2)。根据实施方式，像素晶体管区PTA中所包括的像素晶体管可以沿着彼此相邻的像素之间的边界设置成一排。然而，本公开的范围不限于此。
第一电压稳定区VS1至第四电压稳定区VS4可以分别设置在像素200的第一顶点至第四顶点。
像素晶体管区PTA中所包括的每个晶体管可以包括：被配置为栅电极的栅极，其设置于在基板的一个表面上形成的介电层上；被配置为杂质区的源极和漏极，其设置于基板中的栅电极的两侧上；以及沟道区，其与基板中的栅电极的下部区域相对应。源极和漏极可以被掺杂有预定浓度的P型杂质的P阱围绕，并且P阱甚至可以延伸并且设置于栅电极的下部区域中。P阱还可以延伸到第一电压稳定区VS1至第四电压稳定区VS4的底部，并在与第一电压稳定区VS1至第四电压稳定区VS4邻接的同时围绕第一电压稳定区VS1至第四电压稳定区VS4。换句话说，围绕电压稳定区的P阱可以延伸直至彼此相邻的像素晶体管的底部。
第一电压稳定区VS1至第四电压稳定区VS4可以是基板中的比P阱以更高浓度掺杂的P+杂质区。
第一电压稳定区VS1至第四电压稳定区VS4可以接收特定电压(例如，接地电压)，并将与第一电压稳定区VS1至第四电压稳定区VS4邻接的P阱的电压钳位至特定电压。特定电压可以指示非活动电压(或接地电压)。P阱可以设置在像素晶体管区PTA下方并且形成每个像素晶体管的主体(body)，并且P阱的电压可以对每个像素晶体管的阈值电压具有影响。第一电压稳定区VS1至第四电压稳定区VS4可以提供像素晶体管的体电压，由此保证像素晶体管区PTA中包括的像素晶体管的稳定操作。
像素阵列30中所包括的电压稳定区可以以网格形状彼此电联接。这样的联接可以防止接地电压由于用于提供接地电压的信号线的IR压降而没有正常地提供到特定电压稳定区的现象。
STI区STI可以设置成围绕第一抽头至第四抽头TA1、TB2、TB3和TA4所设置于的区域的形状，并且被像素晶体管区PTA围绕。也就是说，STI区STI可以设置在像素晶体管区PTA与设置有第一抽头至第四抽头TA1、TB2、TB3和TA4的区域之间，以便于使这两个区域彼此隔离。
STI区STI可以包括用介电材料通过间隙填充沟槽(或STI结构)而形成的介电层，该沟槽通过STI工艺形成。例如，介电材料可以包括氮氧化硅(SixOyNz)、氧化硅(SixOy)和氮化硅(SixNy)中的一种或更多种，其中x、y和z是自然数。STI区STI的沟槽可以通过蚀刻基板以使得沟槽距基板的一个表面(例如，前表面)具有预定深度来形成。
第一阱掩体区WBA1至第四阱掩体区WBA4可以各自具有L形状。第一阱掩体区WBA1至第四阱掩体区WBA4可以设置在STI区STI中，沿着STI区STI的对应侧延伸，并且设置在STI区STI与第一对角方向或第二对角方向相交的相应角部处。换句话说，第一阱掩体区WBA1至第四阱掩体区WBA4可以分别设置在第一电压稳定区VS1至第四电压稳定区VS4与第一抽头至第四抽头TA1、TB2、TB3和TA4之间。
第一阱掩体区WBA1至第四阱掩体区WBA4中的每一个可以是从中排除(或省略)用于形成STI区STI的STI工艺的区域。因此，第一阱掩体区WBA1至第四阱掩体区WBA4中的每一个可以不包括沟槽(或STI结构)或介电层。因此，与第一阱掩体区WBA1至第四阱掩体区WBA4中的每一个的上下或左右相邻的STI区STI可以通过对应的阱掩体区而隔离(断开)。
在第一阱掩体区WBA1至第四阱掩体区WBA4当中彼此相邻的两个阱掩体区之间，可以设置掩体断开区。因此，第一掩体断开区BDA1可以设置在第一阱掩体区WBA1和第四阱掩体区WBA4之间，第二掩体断开区BDA2可以设置在第一阱掩体区WBA1和第二阱掩体区WBA2之间，第三掩体断开区BDA3可以设置在第二阱掩体区WBA2和第三阱掩体区WBA3之间，并且第四掩体断开区BDA4可以设置在第三阱掩体区WBA3和第四阱掩体区WBA4之间。
与STI区STI的一部分相对应的第一掩体断开区BDA1至第四掩体断开区BDA4中的每一个可以包括沟槽(或STI结构)和介电层，这类似于STI区STI。第一掩体断开区BDA1至第四掩体断开区BDA4中的每一个可以设置为使相邻的阱掩体区彼此断开。
第一阱掩体区WBA1至第四阱掩体区WBA4弯曲的点分别被定义为第一弯曲点至第四弯曲点。第一阱掩体区WBA1的从第一阱掩体区WBA1的第一弯曲点沿第一方向(水平方向或行方向)延伸的长度可以大于第一阱掩体区WBA1的从第一弯曲点沿第二方向(垂直方向或列方向)延伸的长度。第二阱掩体区WBA2的从第二阱掩体区WBA2的第二弯曲点沿第二方向延伸的长度可以大于第二阱掩体区WBA2的从第二弯曲点沿第一方向延伸的长度。第三阱掩体区WBA3的从第三阱掩体区WBA3的第三弯曲点沿第一方向延伸的长度可以大于第三阱掩体区WBA3的从第三弯曲点沿第二方向延伸的长度。第四阱掩体区WBA4的从第四阱掩体区WBA4的第四弯曲点沿第二方向延伸的长度可以大于第四阱掩体区WBA4的从第四弯曲点沿第一方向延伸的长度。
在一些实现中，第一阱掩体区WBA1和第一掩体断开区BDA1可以绕像素200沿顺时针方向旋转90度，并且分别与第二阱掩体区WBA2和第二掩体断开区BDA2交叠。第二阱掩体区WBA2和第二掩体断开区BDA2可以绕像素200沿顺时针方向旋转90度，并且分别与第三阱掩体区WBA3和第三掩体断开区BDA3交叠。第三阱掩体区WBA3和第三掩体断开区BDA3可以绕像素200沿顺时针方向旋转90度，并且分别与第四阱掩体区WBA4和第四掩体断开区BDA4交叠。第四阱掩体区WBA4和第四掩体断开区BDA4可以绕像素200沿顺时针方向旋转90度，并且分别与第一阱掩体区WBA1和第一掩体断开区BDA1交叠。
因此，第一阱掩体区WBA1至第四阱掩体区WBA4可以绕像素200彼此旋转对称。
第一阱掩体区WBA1至第四阱掩体区WBA4可以基于穿过像素200的中心的沿第一方向延伸的第一直线或穿过像素200的中心的沿第二方向延伸的第二直线彼此不对称。也就是说，第一掩体断开区BDA1可以位于第一直线的上侧，而相对于第二直线设置于第一掩体断开区BDA1的相对侧上的第三掩体断开区BDA3可以位于第一直线的下侧。此外，第二掩体断开区BDA2可以位于第二直线的右侧，而相对于第一直线设置于第二掩体断开区BDA2的相对侧的第四掩体断开区BDA4可以位于第二条直线的左侧。
因此，第一阱掩体区WBA1至第四阱掩体区WBA4可以相对于第一直线或第二直线彼此双边地不对称。
图3是图2所示的像素的电路图。
参照图3，像素300具有通过将图2的像素200例示为电路图而获得的配置。像素300可以大致包括光电转换区310和电路区320。
光电转换区310可以包括光电转换元件PD和第一可变电阻器VR1至第四可变电阻器VR4。
光电转换元件PD可以生成并累积与入射光的强度相对应的光电荷。
如上所述，第一抽头至第四抽头TA1、TB2、TB3和TA4可以形成于基板中。随着光入射，可以在基板中生成并累积与入射光的强度相对应的光电荷。也就是说，光电转换元件PD可以对应于基板中的通过入射光生成光电荷的区域。
光电转换元件PD的一侧可以联接至第一可变电阻器VR1至第四可变电阻器VR4，并且光电转换元件PD的另一侧可以接收基板电压Vsub。基板电压Vsub可以是施加到将参照图4描述的表面掺杂区404的基板电压。
第一可变电阻器VR1可以联接在光电转换元件PD的一侧和第一公共节点CN1之间。第一可变电阻器VR1可以响应于第一解调控制信号DCS1而将光电转换元件PD中累积的光电荷向第一公共节点CN1传送。第一解调控制信号DCS1可以具有活动电压(例如，1.2V)和非活动电压(例如，0V)。
当第一解调控制信号DCS1具有活动电压时，第一可变电阻器VR1可以具有相对低的电阻，使得光电转换元件PD中累积的光电荷向第一公共节点CN1传送。当第一解调控制信号DCS1具有非活动电压时，第一可变电阻器VR1可以具有相对高的电阻，使得光电转换元件PD中累积的光电荷不向第一公共节点CN1传送。
第二可变电阻器VR2可以联接在光电转换元件PD的一侧和第二公共节点CN2之间。第二可变电阻器VR2可以响应于第二解调控制信号DCS2而将光电转换元件PD中累积的光电荷向第二公共节点CN2传送。第二解调控制信号DCS2可以具有活动电压(例如，1.2V)和非活动电压(例如，0V)。
当第二解调控制信号DCS2具有活动电压时，第二可变电阻器VR2可以具有相对低的电阻，使得光电转换元件PD中累积的光电荷向第二公共节点CN2传送。当第二解调控制信号DCS2具有非活动电压时，第二可变电阻器VR2可以具有相对高的电阻，使得光电转换元件PD中累积的光电荷不向第二公共节点CN2传送。
第三可变电阻器VR3可以与第二可变电阻器VR2并联地联接在光电转换元件PD的一侧和第二公共节点CN2之间，并且响应于第二解调控制信号DCS2而将光电转换元件PD中累积的光电荷向第二公共节点CN2传送。由于第三可变电阻器VR3的操作与第二可变电阻器VR2的操作基本上以相同方式执行，因此这里将省略其重复描述。
第四可变电阻器VR4可以与第一可变电阻器VR1并联地联接在光电转换元件PD的一侧和第一公共节点CN1之间，并且响应于第一解调控制信号DCS1而将光电转换元件PD中累积的光电荷向第一公共节点CN1传送。由于第四可变电阻器VR4的操作与第一可变电阻器VR1的操作基本上以相同方式执行，因此这里将省略其重复描述。
第一可变电阻器VR1至第四可变电阻器VR4可以分别对应于通过将第一抽头至第四抽头TA1、TB2、TB3和TA4建模为电路元件而配置的组件。
在下文中，将描述第一抽头至第四抽头TA1、TB2、TB3和TA4的实际操作。由于第三抽头TB3的操作和第四抽头TA4的操作分别对应于第二抽头TB2的操作和第一抽头TA1的操作，因此下面的描述将集中于第一抽头TA1和第二抽头TB2的操作。
第一抽头TA1可以包括第一控制节点CA1和第一检测节点DA1，而第二抽头TB2可以包括第二控制节点CB2和第二检测节点DB2。
第一控制节点CA1和第二控制节点CB2以及第一检测节点DA1和第二检测节点DB2可以形成在基板中。基于用于掺杂的掺杂剂，这样的控制节点可以被掺杂以呈现N型导电性或P型导电性的导电类型。例如，基板可以是P型半导体基板，并且第一控制节点CA1和第二控制节点CB2可以是掺杂有一种或更多种P型杂质材料的P型杂质区，而第一检测节点DA1和第二检测节点DB2可以是掺杂有一种或更多种N型杂质材料的N型杂质区。在本实施方式中，P型可以定义为第一导电类型，而N型可以定义为第二导电类型。
第一控制节点CA1和第二控制节点CB2可以设置为邻接引导阱区GW，并且引导阱区GW可以是N型杂质区。也就是说，各自形成为P型杂质区的第一控制节点CA1和第二控制节点CB2可以各自形成对应的控制节点与形成为N型杂质区的引导阱区GW之间的PN结。因此，引导阱区GW可以包括分别与第一控制节点CA1和第二控制节点CB2相邻的耗尽区。
第一控制节点CA1和第二控制节点CB2可以分别从解调驱动器42接收第一解调控制信号DCS1和第二解调控制信号DCS2。第一解调控制信号DCS1和第二解调控制信号DCS2之间的电位差生成电位梯度，以控制由入射光在基板中生成的作为信号载流子的光电荷的流动。当第一解调控制信号DCS1的电位高于第二解调控制信号DCS2的电位时，它们之间的电位差形成电位从第一控制节点CA1朝向第二控制节点CB2减小的电位梯度。当第一解调控制信号DCS1的电位低于第二解调控制信号DCS2的电位时，它们之间的电位差形成电位从第二控制节点CB2朝向第一控制节点CA1减小的电位梯度。
第一检测节点DA1和第二检测节点DB2中的每一个可以执行捕获并累积沿着电位梯度从低电位区迁移到高电位区的光电荷的功能。
根据实施方式，光电转换区310的光电荷捕获操作可以在作为连续时间段的第一时段和第二时段上执行。在本实施方式中，图像感测装置根据其中第一抽头至第四抽头TA1、TB2、TB3和TA4使用两种解调控制信号的两相解调方法来操作。在另一实施方式中，图像感测装置可以根据其中第一抽头至第四抽头TA1、TB2、TB3和TA4使用四种解调控制信号的四相解调方法来操作。
在第一时段中，入射到像素300中的光可以根据光电效应被光电转换，并生成与入射光的强度相对应的电子-空穴对。在本实施方式中，响应于入射光的强度而生成的电子可以指示光电荷。此时，解调驱动器42可以向第一控制节点CA1施加第一解调控制信号DCS1，并且向第二控制节点CB2施加第二解调控制信号DCS2。第一解调控制信号DCS1的电压可以高于第二解调控制信号DCS2的电压。因此，第一解调控制信号DCS1可以被设置为活动电压(例如，1.2V)，并且第二解调控制信号DCS2可以被设置为非活动电压(例如，0V)。
第一解调控制信号DCS1的电压与第二解调控制信号DCS2的电压之间的电压差可以形成电位朝向第一控制节点CA1增加的电位梯度。因此，基板内的电子朝向第一控制节点CA1迁移。
可以响应于入射光的发光强度而在基板中生成电子，并且所生成的电子可以朝向第一控制节点CA1迁移并且被与第一控制节点CA1相邻的第一检测节点DA1捕获。因此，基板内的电子可以用作用于检测入射光的发光强度的信号载流子。
在跟随在第一时段之后的第二时段中，入射到像素300中的光可以根据光电效应被光电转换，并生成与入射光的强度相对应的电子-空穴对。此时，解调驱动器42可以向第一控制节点CA1施加第一解调控制信号DCS1，并且向第二控制节点CB2施加第二解调控制信号DCS2。第一解调控制信号DCS1的电压可以低于第二解调控制信号DCS2的电压。此时，第一解调控制信号DCS1的电压可以是非活动电压(例如，0V)，并且第二解调控制信号DCS2的电压可以是活动电压(例如，1.2V)。
第一解调控制信号DCS1的电压与第二解调控制信号DCS2的电压之间的电压差可以形成电位朝向第二控制节点CB2增加的电位梯度。因此，基板内的电子朝向第二控制节点CB2迁移。
因此，可以响应于入射光的发光强度而在基板内生成电子，并且所生成的电子可以朝向第二控制节点CB2迁移并且被与第二控制节点CB2相邻的第二检测节点DB2捕获。因此，基板内的电子可以用作用于检测入射光的发光强度的信号载流子。
根据实施方式，可以改变第一时段和第二时段的顺序。
在向第一抽头TA1和第四抽头TA4施加具有活动电压的第一解调控制信号DCS1并且向第二抽头TB2和第三抽头TB3施加具有非活动电压的第二解调控制信号DCS2的第一时段中，在基板中生成的光电荷可以被第一抽头TA1和第四抽头TA4捕获并累积在第一公共节点CN1中。第一检测节点DA1和第四检测节点DA4可以彼此电联接以形成一个第一公共节点CN1。
在向第一抽头TA1和第四抽头TA4施加具有非活动电压的第一解调控制信号DCS1并且向第二抽头TB2和第三抽头TB3施加具有活动电压的第二解调控制信号DCS2的第二时段中，在基板中生成的光电荷可以被第二抽头TB2和第三抽头TB3捕获并累积在第二公共节点CN2中。第二检测节点DB2和第三检测节点DB3可以彼此电联接以形成一个第二公共节点CN2。
电路区320可以包括用于通过处理光电荷来将由第一检测节点至第四检测节点DA1、DB2、DB3和DA4捕获的光电荷转换成电信号的多个元件。可以从行驱动器41提供向多个元件提供的控制信号RST1、RST2、TG1、TG2、SEL1、SEL2和Vbt。像素电压VDD可以是电源电压。
首先，将描述用于处理在第一公共节点CN1中累积的光电荷的元件。电路区320可以包括第一复位晶体管RX1、第一传输晶体管TX1、第一升压晶体管BX1、第一源极跟随器晶体管SF1和第一选择晶体管SX1。
第一复位晶体管RX1可以响应于提供至其栅极的第一复位信号RST1的逻辑高电平而导通，并将第一浮置扩散节点FD1和第一公共节点CN1的电位复位到预定电平(即，像素电压VDD)。此外，当第一复位晶体管RX1导通时，第一传输晶体管TX1可以同时导通以复位第一公共节点CN1。
第一传输晶体管TX1可以响应于提供至其栅极的第一传输信号TG1的逻辑高电平而导通，并将第一公共节点CN1中累积的光电荷传输到第一浮置扩散节点FD1。
第一升压晶体管BX1可以响应于提供至其栅极的升压电压Vbt而向第一浮置扩散节点FD1提供附加电容。第一升压晶体管BS1可以在其源极和漏极形成一个节点的同时联接至第一浮置扩散节点FD1，并且因此作为电容元件(例如，MOS(金属-氧化物-半导体)电容器)操作并具有与升压电压Vbt相对应的电容。
行驱动器41可以通过根据入射光的发光强度控制升压电压Vbt来调整第一浮置扩散节点FD1的电容。因此，在高照度条件下，第一浮置扩散节点FD1可以累积更多的光电荷，这使得可以确保高动态范围。
根据另一实施方式，升压电压Vbt可以恒定地保持以向第一浮置扩散节点FD1持续地提供预定电容。
根据又一实施方式，可以省略第一升压晶体管BX1。
第一源极跟随器晶体管SF1可以具有联接至像素电压VDD的漏极和联接至第一选择晶体管SX1的源极，并且向第一选择晶体管SX1传送与联接至其栅极的第一浮置扩散节点FD1的电位相对应的电流。
第一选择晶体管SX1可以响应于提供至其栅极的第一选择信号SEL1的逻辑高电平而导通，并输出从第一源极跟随器晶体管SF1传送的第一像素输出信号OUT1。第一像素输出信号OUT1可以通过在像素阵列30的列方向上延伸的垂直信号线(未示出)而被传送给读出电路45。
为了处理第二公共节点CN2中累积的光电荷，电路区320可以包括第二复位晶体管RX2、第二传输晶体管TX2、第二升压晶体管BX2、第二源极跟随器晶体管SF2和第二选择晶体管SX2。由于除了操作定时之外，用于处理第二公共节点CN2中累积的光电荷的元件与上述用于处理第一公共节点CN1中累积的光电荷的元件以基本相同方式配置和操作，因此本文将省略其重复描述。
第一解调控制信号DCS1可以与第二解调控制信号DCS2完全异相。例如，第一解调控制信号DCS1可以与光调制信号MLS具有相同的相位，而第二解调控制信号DCS2可以与光调制信号MSL具有180度的相位差。因此，用于处理响应于第一解调控制信号DCS1而在第一公共节点CN1中累积的光电荷的元件RX1、TX1、BX1、SF1和SX1的操作定时可以不同于用于处理响应于第二解调控制信号DCS2而在第二公共节点CN2中累积的光电荷的元件RX2、TX2、BX2、SF2和SX2的操作定时。
从电路区320输出给读出电路45的像素输出信号OUT1和OUT2可以通过噪声去除和模数转换而被转换为图像数据。
图像处理器(未示出)可以通过对从第一公共节点CN1中累积的光电荷获取的图像数据和从第二公共节点CN2中累积的光电荷获取的图像数据执行操作来计算与光调制信号MLS的相位差，根据与每个像素相对应的相位差计算指示到目标物体1的距离的深度信息，并且生成包括与每个像素相对应的深度信息的深度图像。
图4是通过沿着图2的第一切割线或第二切割线切割像素而获得的截面的示例的图。
图4所示的截面400可以对应于通过沿着图2的第一切割线A-A′或第二切割线B-B′切割像素200而获得的截面。
截面400可以包括基板402、表面掺杂区404、表面耗尽区406、第一掺杂区410、控制电极415、第二掺杂区420、检测电极425、第一阱区430、第二阱区440、第三阱区445、STI区450、阱掩体区455、第三掺杂区460、电压稳定电极462、晶体管阱区465、电位控制电极470、电位控制介电层475和基板介电层480。
基板402可以是半导体基板，例如P型体基板、通过在P型体基板中生长P型外延层而获得的基板、或者通过在N型体基板中生长P型外延层而获得的基板。根据另一实施方式，基板402可以是N型体基板、通过在P型体基板中生长N型外延层而获得的基板、或者通过在N型体基板中生长N型外延层而获得的基板。在本实施方式中，假设基板402对应于N型外延层。
虽然图4例示了组件404、406、410、415、420、425、430、440、445、450、455、460、462和465设置在基板402上方，但是，设置在这些组件下方的基板402可以是被认为是基板的一部分。组件404、406、410、415、420、425、430、440、445、450、455、460、462和465通过单独的后续工艺(例如，注入工艺、沟槽工艺等)在基板中形成，并且因此可以认为组件404、406、410、415、420、425、430、440、445、450、455、460、462和465形成于基板中。在实现中，基板具有顶表面(例如，与第一掺杂区410邻接的表面)和底表面(例如，与表面掺杂区404邻接的表面)，并且顶表面和底表面彼此面对。
表面掺杂区404可以沿着基板402的、光入射到其上的表面设置在基板402中，并且包括比基板402具有更高掺杂浓度的P型杂质。根据实施方式，表面掺杂区404可以形成与通过施加到其的基板电压而激活的抽头有关系的电位梯度，使得可以在激活的抽头中检测到在基板402的表面周围生成的光电荷。例如，基板电压可以是低于活动电压的电压，例如，非活动电压。
表面耗尽区406可以由基板402和表面掺杂区404之间的PN结形成，因为表面掺杂区404被注入到基板402中。在表面耗尽区406中，没有载流子(即，空穴和电子)存在。尽管表面耗尽区406被设计为没有载流子，但本领域普通技术人员可以理解，由于各种原因，仍然可以存在非常少的载流子，并且所公开的技术不排除这种情况。表面耗尽区406可以减少或防止可能在表面掺杂区404和激活的抽头之间流动的空穴电流，由此降低不必要的功耗。
第一掺杂区410在截面400对应于第一切割线A-A′时可以对应于第一控制节点CA1和第四控制节点CA4，并且在截面400对应于第二切割线B-B′时可以对应于第二控制节点CB2和第三控制节点CB3。第一掺杂区410可以是通过将具有相对高的掺杂浓度的P+型杂质注入到基板402中而形成的区域。
控制电极415可以从解调驱动器42接收第一解调控制信号DCS1或第二解调控制信号DCS2，并将第一解调控制信号DCS1或第二解调控制信号DCS2传送至第一掺杂区410。控制电极415可以包括具有高导电性的金属或多晶硅。控制电极415可以形成在基板402的一个表面上。
第二掺杂区420在截面400对应于第一切割线A-A′时可以对应于第一检测节点DA1和第四检测节点DA4，并且在截面400对应于第二切割线B-B′时可以对应于第二检测节点DB2和第三检测节点DB3。第二掺杂区420可以是通过将具有相对高的掺杂浓度的N+型杂质注入到基板402中而形成的区域。
检测电极425可以将由第二掺杂区420捕获的光电荷(即，电子)向第一传输晶体管TX1或第二传输晶体管TX2传送。由于第二掺杂区420形成一个节点，因此第二掺杂区420中累积的光电荷可以通过形成为对应于第二掺杂区420的一部分的检测电极425而输出。因此，检测电极425不需要形成为跨越整个第二掺杂区420。在本实施方式中，检测电极425可以形成在第二掺杂区420中的与第一切割线A-A′或第二切割线B-B′交叠的区域中。检测电极425可以包括具有高导电性的金属或多晶硅。检测电极425可以形成在基板402的一个表面上。
第一阱区430可以对应于参照图2描述的引导阱区GW。
第一阱区430可以设置在第一掺杂区410之间从而邻接基板402的一个表面，同时围绕第一掺杂区410。此外，第一阱区430可以延伸以邻接第二掺杂区420的一些部分。此外，第一阱区430可以设置为邻接分别设置于其底表面和侧表面的第二阱区440和第三阱区445。第一阱区430可以穿过绕像素200的中心未设置第二阱区440的开口区域朝向基板402的后表面延伸。第一阱区430的延伸区域可以被定义为阱开口435。阱开口435可以对应于参照图2描述的阱开口WO。
在顺序地形成第一掺杂区410、第二掺杂区420、第二阱区440和第三阱区445之后，可以通过杂质注入工艺穿过基板402的顶表面绕像素200的中心形成第一阱区430的形状。
第一阱区430可以包括具有比第一掺杂区410和第二掺杂区420的掺杂浓度更低的掺杂浓度的N型杂质。
第二阱区440可以与第一掺杂区410隔开预定距离，并且在与第一掺杂区410交叠的同时平行于基板402的一个表面延伸。如上所述，第二阱区440可以绕像素200的中心被开口或省略，并且第一阱区430可以具有穿过开口区域朝向底部(基板402的后表面)延伸至预定深度的阱开口435。第二阱区440可以包括具有比第一掺杂区410和第二掺杂区420的掺杂浓度更低的掺杂浓度的P型杂质。
第三阱区445可以在邻接第二掺杂区420的同时沿着第一阱区430和第二阱区440的侧表面向下延伸。第三阱区445可以包括具有比第一掺杂区410和第二掺杂区420的掺杂浓度更低的掺杂浓度的P型杂质。第三阱区445可以形成为比第二阱区440距基板402的一个表面具有更大的深度。
第二阱区440可以设置为与第一掺杂区410交叠，并且第三阱区445可以设置为与第二掺杂区420交叠。第二阱区440和第三阱区445可以构成参照图2描述的底阱区。因此，第二阱区440和第三阱区445在截面400对应于第一切割线A-A′时可以对应于第一底阱区BW1或第四底阱区BW4，并且在截面400对应于第二切割线B-B′时可以对应于第二底阱区BW2或第三底阱区BW3。
包括P型杂质的第二阱区440和第三阱区445可以各自在包括N型杂质的第一阱区430和基板402之间的边界处具有耗尽区，并且耗尽区可以阻挡在基板402中生成的光电荷流过第二阱区440和第三阱区445。因为第二阱区440和第三阱区445设置在第一掺杂区410和第二掺杂区420下方并且第一阱区430设置在第一掺杂区410和第二掺杂区420与第二阱区440和第三阱区445之间，因此可以引导光电荷穿过第一阱区430的耗尽区快速迁移到激活的抽头。
STI区450可以对应于图2的STI区STI。STI区450可以具有如下结构：其中通过STI工艺将沟槽形成为距基板402的一个表面预定深度并且用介电材料填充沟槽。
阱掩体区455在截面400对应于第一切割线A-A′时可以对应于第一阱掩体区WBA1和第四阱掩体区WBA4，并且在截面400对应于第二切割线B-B′时可以对应于第二阱掩体区WBA2和第三阱掩体区WBA3。如参照图2所描述的，阱掩体区455可以没有沟槽和设置于其中的介电材料，并且STI区450可以对应于断开区。
第三掺杂区460在截面400对应于第一切割线A-A′时可以对应于第一电压稳定区VS1和第四电压稳定区VS4，并且在截面400对应于第二切割线B-B′时可以对应于第二电压稳定区VS2和第三电压稳定区VS3。第三掺杂区460可以是比晶体管阱区465以更高的浓度掺杂的P+型杂质区。
电压稳定电极462可以设置为邻接第三掺杂区460的顶部，并将非活动电压向第三掺杂区460传送。
晶体管阱区465可以对应于设置于图2的像素晶体管区PTA以及对应的电压稳定区下方的P阱。晶体管阱区465可以包括比第三掺杂区460具有更低的掺杂浓度的P型杂质，并且形成像素晶体管的主体从而决定像素晶体管的元件特性(例如，阈值电压)。
晶体管阱区465的至少一部分可以设置在阱掩体区455中。此外，晶体管阱区465和基板402之间的边界的至少一部分可以设置在阱掩体区455中。根据整个工艺的顺序，可以在形成STI区450的沟槽之后执行晶体管阱区465的注入工艺。
当假设阱掩体区455不存在而是用STI区450填充阱掩体区455时，在晶体管阱区465的注入工艺期间，晶体管阱区465可以沿着STI区450的底表面进一步扩散并设置为更靠近阱开口435。被施加以非活动电压的第三掺杂区460可以生成与被施加以活动电压的第一掺杂区410有关系的空穴电流。这样的空穴电流流过具有相对低的电阻的晶体管阱区465，然后通过包括P型杂质的晶体管阱区465和基板402之间的边界，即，由于耗尽区而具有相对高的电阻的边界。当如上假设的，晶体管阱区465被设置为更靠近阱开口435时，空穴电流可以容易地迁移到靠近阱开口435的位置。因此，空穴电流可以更容易地在第一掺杂区410和第三掺杂区460之间流动。
然而，在本实施方式中，当阱掩体区455设置在STI区450中时，在晶体管阱区465的注入工艺期间，晶体管阱区465可以扩散到阱掩体区455中(即，沿着STI区450的侧表面扩散到基板402的顶表面)，并且被设置为更加远离阱开口435。这样，当晶体管阱区465被设置为更加远离阱开口435时，空穴电流不会容易地迁移到靠近阱开口435的位置，这可以防止空穴电流在第一掺杂区410和第三掺杂区460之间容易地流动。
电位控制电极470和电位控制介电层475可以对应于图2的电位控制区PC。电位控制电极470和电位控制介电层475可以层叠在基板402的一个表面上方。电位控制电极470可以包括具有高导电性的金属或多晶硅。电位控制介电层475可以包括氮氧化硅(SixOyNz)、氧化硅(SixOy)和氮化硅(SixNy)中的一种或更多种，其中x、y和z是自然数。
随着电位控制电压被施加到电位控制电极470，电位控制电极470可以控制与电位控制介电层475的底部相对应的第一阱区430的电位，并且形成使光电荷容易朝向激活的抽头迁移的电位梯度。由于设置为与像素200交叠以将光聚集到像素200中的微透镜(未示出)，可以在靠近像素200的中心的位置处生成最大量的光电荷。因此，由于阱开口435设置在像素200的中心，并且通过电位控制区PC形成用于将光电荷诱导至激活的抽头的电位梯度，因此在对应的时间段中生成的光电荷可以被激活的抽头有效地捕获，这使得可以提高像素200的灵敏度和解调对比度。
基板介电层480可以使基板的一个表面的不需要被施加以信号或输出信号的区域电绝缘。基板介电层480可以形成在基板402的一个表面上。例如，基板介电层480可以包括氧氮化硅(SixOyNz)、氧化硅(SixOy)和氮化硅(SixNy)中的一种或更多种，其中x、y和z是自然数。
图5是例示在第一时段中在像素中流动的光电荷的图。
图5的截面图500可以对应于通过沿着第三切割线A-B或第四切割线A′-B′切割像素200而获得的截面。
当通过沿着第三切割线A-B切割像素200获得截面500时，第一掺杂区410可以分别对应于第一控制节点CA1和第三控制节点CB3，而第二掺杂区420可以分别对应于第一检测节点DA1和第三检测节点DB3，并且第三掺杂区460可以分别对应于第一电压稳定区VS1和第三电压稳定区VS3。
当通过沿着第四切割线A′-B′切割像素200获得的截面500时，第一掺杂区410可以分别对应于第四控制节点CA4和第二控制节点CB2，第二掺杂区420可以分别对应于第四检测节点DA4和第二检测节点DB2，而第三掺杂区460可以分别对应于第四电压稳定区VS4和第二电压稳定区VS2。
由于图5的截面500与图4的截面400基本相同，因此本文将省略其重复描述。
在第一抽头TA1和第四抽头TA4被激活的第一时段中，与第一控制节点CA1或第四控制节点CA4相对应的左第一掺杂区410可以接收具有活动电压的第一解调控制信号DCS1，与第二控制节点CB2或第三控制节点CB3相对应的右第一掺杂区410可以接收具有非活动电压的第二解调控制信号DCS2。
由于向左第一掺杂区410施加了相对高的电压并且向右第一掺杂区410施加了相对低的电压，因此第一阱区430内的左耗尽区的电压变得高于第一阱区430内的右耗尽区的电压，以便于保持PN结。
此外，接收电位控制电压的电位控制电极470可以形成电位从右耗尽区通过第一阱区430内的包括阱开口435的中央耗尽区朝向左耗尽区增加的电位梯度，并且响应于入射光的强度而在基板402中生成的光电荷可以沿着电位梯度被引入到阱开口435中，然后朝向左第一掺杂区410迁移并被左第二掺杂区420捕获。所捕获的光电荷可以被传送给连接至左第二掺杂区420的第一公共节点CN1。
与非活动电压相对应的接地电压Vss可以被施加到第三掺杂区460。因此，可以在左第一掺杂区410和左第三掺杂区460之间生成空穴电流。然而，当形成了晶体管阱区465时，晶体管阱区465可以由于阱掩体区455而流入到阱掩体区455中。因此，阱开口435与在阱掩体区455和基板402之间的边界之间的距离可以进一步增加。此外，由于第二阱区440和第三阱区445的存在，由左第一掺杂区410和左第三掺杂区460生成的空穴电流不可避免地流过阱开口435。因此，由左第一掺杂区410和左第三掺杂区460生成的空穴电流的路径上所存在的电阻元件可以相当程度地增加。结果，沿着这样的路径生成的空穴电流的幅度可以显著减小。
图6是例示在第二时段中在像素中流动的光电荷的图。
图6的截面图600可以对应于通过沿着第三切割线A-B或第四切割线A′-B′切割像素200而获得的截面。
在第二抽头TB2和第三抽头TB3被激活的第二时段中，与第一控制节点CA1或第四控制节点CA4相对应的左第一掺杂区410可以接收具有非活动电压的第一解调控制信号DCS1，而与第二控制节点CB2或第三控制节点CB3相对应的右第一掺杂区410可以接收具有活动电压的第二解调控制信号DCS2。
由于向右第一掺杂区410施加了相对高的电压并且向左第一掺杂区410施加了相对低的电压，因此第一阱区430中的右耗尽区的电压变得高于第一阱区430中的左耗尽区的电压，以便于保持PN结。
此外，接收电位控制电压的电位控制电极470可以形成电位从左耗尽区通过第一阱区430内的包括阱开口435的中央耗尽区朝向右耗尽区增加的电位梯度，并且响应于入射光的强度而在基板402中生成的光电荷可以沿着电位梯度被引入到阱开口435中，然后朝向右第一掺杂区410迁移并被右第二掺杂区420捕获。捕获的光电荷可以被传送给连接至右第二掺杂区420的第二公共节点CN2。
与非活动电压相对应的接地电压Vss可以被施加到第三掺杂区460。因此，可以在右第一掺杂区410和右第三掺杂区460之间生成空穴电流。然而，当形成了晶体管阱区465时，晶体管阱区465可以由于阱掩体区455而流入到阱掩体区455中。因此，阱开口435与在阱掩体区455和基板402之间的边界之间的距离可以进一步增加。此外，由于第二阱区440和第三阱区445的存在，因此由右第一掺杂区410和右第三掺杂区460生成的空穴电流不可避免地流过阱开口435。因此，由右第一掺杂区410和右第三掺杂区460生成的空穴电流的路径上所存在的电阻元件可以显著增加。结果，沿着这样的路径生成的空穴电流的幅度可以显著减小。
图7是通过沿着图2的第五切割线或第六切割线切割像素而获得的截面的示例的图。
图7的截面700可以对应于通过沿着图2的第五切割线X-X′或第六切割线Y-Y′切割像素200而获得的截面。
截面700可以包括基板402、表面掺杂区404、表面耗尽区406、第一阱区430、STI区450、阱掩体区455、掩体断开区457、晶体管阱区465、电位控制电极470、电位控制介电层475和基板介电层480。对于已经参照图4描述的组件，本文将省略其重复描述，并且以下描述将集中在掩体断开区457上。
掩体断开区457和阱掩体区455可以分别设置在第一阱区430的左侧和右侧。
在阱掩体区455具有从中省略了沟槽和介电材料的结构的同时，掩体断开区457可以包括沟槽和介电材料，使得STI区450在掩体断开区457中连续地连接。
在晶体管阱区465的注入工艺期间，掩体断开区457可以使晶体管阱区465沿STI区450的底表面扩散得更远，使得晶体管阱区465设置为更靠近阱开口435。当晶体管阱区465设置为更靠近阱开口435时，在被施加以非活动电压的第三掺杂区460和被施加以活动电压的第一掺杂区410之间流动的空穴电流可以容易地迁移到靠近阱开口435的位置。因此，空穴电流可以更容易地在第一掺杂区410和第三掺杂区460之间流动。
第一掺杂区410和第三掺杂区460之间的空穴电流几乎不流过具有相对大的电阻的阱掩体区455的底部，并且可以容易地流过具有相对小的电阻的掩体断开区457的底部。
图8是例示在第一时段中流过以矩阵布置的像素的空穴电流的图。
图8例示了以包括三行和三列的3×3矩阵布置的九个像素。在本实施方式中，将采用仅九个像素作为示例，但其它实现也是可行的。以下描述也可以应用于包括以矩阵布置的N个像素的像素阵列30，其中，N为任意自然数。
在图8中，第一抽头至第四抽头TA1、TB2、TB3和TA4、设置在每个像素的中心的电位控制区PC、设置在每个像素的相应顶点处的电压稳定区VS、以及沿着每个像素的边缘设置的像素晶体管区PTA被例示为不同的图案。
特定像素可以与沿行方向(即，水平方向)相邻的像素(第一相邻像素)、沿列方向(即，垂直方向)相邻的像素(第二相邻像素)、沿第一对角方向相邻的像素(第三相邻像素)、或者沿第二对角方向相邻的像素(第四相邻像素)共享电压稳定区VS。
属于第一行的像素可以从左依次被定义为第一像素至第三像素，属于第二行的像素可以从左依次被定义为第四像素至第六像素，并且属于第三行的像素可以从左依次被定义为第七像素至第九像素。此时，对于位于3×3矩阵的中心的第五像素，第一相邻像素可以是第四像素和第六像素，第二相邻像素可以是第二像素和第八像素，第三相邻像素可以是第一像素和第九像素，而第四相邻像素可以是第三像素和第七像素。
特定像素的像素晶体管区PTA可以与第一相邻像素或第二相邻像素的像素晶体管区PTA集成在一起。
图8例示了在属于第一抽头组的第一抽头TA1和第四抽头TA4被激活并且属于第二抽头组的第二抽头TB2和第三抽头TB3被去激活的第一时段中在激活的第一抽头组和电压稳定区VS之间流动的空穴电流。为了便于描述，以下描述将集中于第五像素。然而，同样的描述也可以应用于其它像素。被施加以活动电压的第一抽头组被标记为活动状态H，而被施加以非活动电压的第二抽头组和电压稳定区VS各自被标记为非活动状态L。
第一空穴电流HC1可以从第一抽头组TA1和TA4流向电压稳定区VS。
在一些实现中，第一抽头TA1可以生成朝向与第一抽头TA1相邻的第一电压稳定区和第二电压稳定区的第一空穴电流HC1。此时，在第一抽头TA1和第一电压稳定区之间流动的第一空穴电流HC1可以从第一抽头TA1输出，并沿着弯曲路径朝向第一掩体断开区流动并穿过第一掩体断开区。然后，第一空穴电流HC1可以沿着弯曲路径朝向第一电压稳定区流动并被输入到第一电压稳定区。类似地，在第一抽头TA1和第二电压稳定区之间流动的第一空穴电流HC1可以从第一抽头TA1输出，并沿着弯曲路径朝向第二掩体断开区流动并穿过第二掩体断开区。然后，第一空穴电流HC1可以沿着弯曲路径朝向第二电压稳定区流动并且被输入到第二电压稳定区。这是因为掩体断开区的电阻相当程度地低于阱掩体区的电阻，并且第一空穴电流HC1可以基本上仅流过掩体断开区。此外，由于第一掩体断开区设置为相比于第三电压稳定区更靠近第一电压稳定区并且第二掩体断开区设置为相比于第一电压稳定区更靠近第二电压稳定区，因此可以诱导第一空穴电流HC1的上述流动。
在本实施方式中，当空穴电流流过阱掩体区或掩体断开区时，这可以指示空穴电流流过阱掩体区或掩体断开区的底部。
第四抽头TA4可以生成朝向与第四抽头TA4相邻的第三电压稳定区和第四电压稳定区的第一空穴电流HC1。此时，在第四抽头TA4和第三电压稳定区之间流动的第一空穴电流HC1可以从第四抽头TA4输出，并沿着弯曲路径朝向第三掩体断开区流动，并穿过第三掩体断开区。然后，第一空穴电流HC1可以沿着弯曲路径朝向第三电压稳定区流动并被输入到第三电压稳定区。类似地，在第四抽头TA4和第四电压稳定区之间流动的第一空穴电流HC1可以从第四抽头TA4输出，并沿着弯曲路径朝向第四掩体断开区流动并穿过第四掩体断开区。然后，第一空穴电流HC1可以沿着弯曲路径朝向第四电压稳定区流动并被输入到第四电压稳定区。这是因为掩体断开区的电阻相当程度地低于阱掩体区的电阻，并且第一空穴电流HC1可以基本上仅流过掩体断开区。此外，由于第三掩体断开区被设置为相比于第二电压稳定区更靠近第四电压稳定区并且第四掩体断开区被设置为相比于第四电压稳定区更靠近第三电压稳定区，因此可以诱导第一空穴电流HC1的上述流动。
因此，第一空穴电流HC1集中地流过第一空穴电流HC1可以从第一抽头组TA1和TA4流到电压稳定区VS的各种路径当中的包括掩体断开区的路径。
STI区STI可以包括通过STI工艺形成的沟槽结构，并且间隙填充沟槽结构的介电材料可以在沟槽结构的表面上造成悬空键，该悬空键导致暗电流。当阱掩体区连接为整体而没有掩体断开区时，第一空穴电流HC1可以流经从第一抽头组TA1和TA4到电压稳定区VS的各种路径。在这种情况下，由于第一空穴电流HC1与STI区STI接触，这造成悬空键跨越更大的面积，因此暗电流对第一空穴电流HC1的影响可以相对增加以生成大量噪声。
当第一空穴电流HC1如本实施方式中那样集中地流过包括掩体断开区的路径时，第一空穴电流HC1与STI区STI接触，这造成悬空键跨越较小的面积。因此，暗电流对第一空穴电流HC1的影响可以相对减小以最小化噪声。
如图8所示，第一空穴电流HC1可以流过第一抽头组TA1和TA4与电压稳定区VS之间的弯曲路径，而不是直线路径。第一空穴电流HC1可以从电位势高的位置流到电位势低的位置。由于掩体断开区设置为比第一阱掩体区WBA1至第四阱掩体区WBA4的第一弯曲点至第四弯曲点更靠近参照图2描述的第一直线或第二直线，因此电位势可以沿着诸如第一空穴电流HC1的路径之类的弯曲路径依次改变。当电位势沿着诸如第一空穴电流HC1的路径之类的弯曲路径改变时，可以尽可能多地抑制第一空穴电流HC1，这使得可以最小化不必要的功耗。此外，与电位势沿着直线路径改变时相比，可以跨越更大的面积地形成电场，这使得可以高效地收集光电荷。因此，可以提高解调对比度。
图9是例示在第二时段中流过以矩阵布置的像素的空穴电流的图。
图9例示了对于图8所示的像素，在属于第一抽头组的第一抽头TA1和第四抽头TA4被去激活并且属于第二抽头组的第二抽头TB2和第三抽头TB3被激活的第二时段中在激活的第二抽头组和电压稳定区VS之间流动的空穴电流。
第二空穴电流HC2可以从第二抽头组TB2和TB3流向电压稳定区VS。
具体地，第二抽头TB2可以生成朝向与第二抽头TB2相邻的第二电压稳定区和第四电压稳定区的第二空穴电流HC2。此时，在第二抽头TB2和第二电压稳定区之间流动的第二空穴电流HC2可以从第二抽头TB2输出，并沿着弯曲路径朝向第二掩体断开区流动并穿过第二掩体断开区。然后，第二空穴电流HC2可以沿着弯曲路径朝向第二电压稳定区流动并被输入到第二电压稳定区。类似地，在第二抽头TB2和第四电压稳定区之间流动的第二空穴电流HC2可以从第二抽头TB2输出，并且沿着弯曲路径朝向第三掩体断开区流动并穿过第三掩体断开区。然后，第二空穴电流HC2可以沿着弯曲路径朝向第四电压稳定区流动并被输入到第四电压稳定区。这是因为掩体断开区的电阻相当程度地低于阱掩体区的电阻，并且第二空穴电流HC2可以基本上仅流过掩体断开区。此外，由于第二掩体断开区设置为相比于第一电压稳定区更靠近第二电压稳定区，并且第三掩体断开区设置为相比于第二电压稳定区更靠近第四电压稳定区，因此可以诱导第二空穴电流HC2的上述流动。
第三抽头TB3可以生成朝向与第三抽头TB3相邻的第一电压稳定区和第三电压稳定区的第二空穴电流HC2。此时，在第三抽头TB3和第一电压稳定区之间流动的第二空穴电流HC2可以从第三抽头TB3输出，并沿着弯曲路径朝向第一掩体断开区流动并穿过第一掩体断开区。然后，第二空穴电流HC2可以沿着弯曲路径朝向第一电压稳定区流动并被输入到第一电压稳定区。类似地，在第三抽头TB3和第三电压稳定区之间流动的第二空穴电流HC2可以从第三抽头TB3输出，并沿着弯曲路径朝向第四掩体断开区流动并穿过第四掩体断开区。然后，第二空穴电流HC2可以沿着弯曲路径朝向第三电压稳定区流动并被输入到第三电压稳定区。这是因为掩体断开区的电阻相当程度地低于阱掩体区的电阻，并且第二空穴电流HC2可以基本上仅流过掩体断开区。此外，由于第一掩体断开区设置为相比于第三电压稳定区更靠近第一电压稳定区并且第四掩体断开区设置为相比于第四电压稳定区更靠近第三电压稳定区，因此可以诱导第二空穴电流HC2的上述流动。
第二空穴电流HC2集中地流过第二空穴电流HC2可以从第二抽头组TB2和TB3流到电压稳定区VS的各种路径当中的包括掩体断开区的路径。
当阱掩体区连接为整体而没有掩体断开区时，第二空穴电流HC2可以流过从第二抽头组TB2和TB3到电压稳定区VS的各种路径。在这种情况下，由于第二空穴电流HC2与STI区STI接触，这造成悬空键跨越更大的面积，因此暗电流对第二空穴电流HC2的影响可以增大以生成大量噪声。
然而，当第二空穴电流HC2如本实施方式中那样集中地流过包括掩体断开区的路径时，第二空穴电流HC2与STI区STI接触，这造成悬空键跨越较小的面积。因此，暗电流对第二空穴电流HC2的影响可以减小以最小化噪声。
如图9所示，第二空穴电流HC2可以流过第二抽头组TB2和TB3与电压稳定区VS之间的弯曲路径，而不是直线路径。第二空穴电流HC2从电位势高的位置流向电位势低的位置。由于掩体断开区设置为比第一阱掩体区WBA1至第四阱掩体区WBA4的第一弯曲点至第四弯曲点更靠近参照图2描述的第一直线或第二直线，因此电位势可以沿着诸如第二空穴电流HC2的路径之类的弯曲路径依次改变。当电位势沿着诸如第二空穴电流HC2的路径之类的弯曲路径改变时，可以尽可能多地抑制第二空穴电流HC2，这使得可以最小化功耗。此外，与电位势沿着直线路径改变时相比，可以跨越更大的面积地形成电场，这使得可以高效地收集光电荷。因此，可以提高解调对比度。
虽然以上已经描述了各种实施方式，但是本领域技术人员将理解的是，所描述的实施方式仅仅是示例。可以基于本专利文档中所公开的内容对所公开的实施方式和所公开的技术的其它实施方式做出变型和改进。
相关申请的交叉引用
本申请要求于2021年6月25日向韩国知识产权局提交的韩国申请No.10-2021-0083365的优先权，其全部内容通过引用并入本文中。

Claims (20)

1.一种图像感测装置，该图像感测装置包括：
基板，所述基板具有第一表面和面对所述第一表面的第二表面，光被入射到所述第一表面上；
多个检测结构，所述多个检测结构各自包括呈现导电类型并且在所述基板中生成电位梯度的控制节点，以及捕获响应于入射光而生成并响应于所述电位梯度而迁移的光电荷的检测节点；以及
第一阱区，所述第一阱区被设置为邻接所述多个检测结构的所述控制节点并且包含具有与所述控制节点的导电类型不同的导电类型的杂质。
2.根据权利要求1所述的图像感测装置，其中，所述第一阱区包括由与每个所述控制节点的PN结形成的耗尽区，
其中，所述耗尽区的电位由施加到与所述耗尽区邻接的所述控制节点的电压来控制。
3.根据权利要求1所述的图像感测装置，该图像感测装置还包括：
像素晶体管区，所述像素晶体管区包括像素晶体管，每个所述像素晶体管将捕获的光电荷转换为像素信号；
浅沟槽隔离STI区，所述STI区将所述像素晶体管区与每个所述检测结构隔离；以及
阱掩体区，所述阱掩体区设置在所述STI区中以将所述STI区与另一STI区隔离。
4.根据权利要求3所述的图像感测装置，其中，所述STI区包括距所述第二表面具有预定深度的沟槽，
其中，所述沟槽不设置在所述阱掩体区中。
5.根据权利要求3所述的图像感测装置，其中，所述像素晶体管区包括与所述像素晶体管的主体相对应的晶体管阱区，
其中，所述晶体管阱区的至少一部分被设置在所述阱掩体区中。
6.根据权利要求5所述的图像感测装置，其中，所述晶体管阱区与所述基板之间的边界的至少一部分被设置在所述阱掩体区中。
7.根据权利要求1所述的图像感测装置，其中，所述控制节点包括具有第一导电类型的杂质，并且所述检测节点包括具有不同于所述第一导电类型的第二导电类型的杂质。
8.根据权利要求7所述的图像感测装置，其中，所述第一阱区包括具有所述第二导电类型的杂质。
9.根据权利要求7所述的图像感测装置，该图像感测装置还包括：
第二阱区，所述第二阱区与所述控制节点间隔开预定距离并且与所述控制节点交叠，所述第二阱区包括具有所述第一导电类型的杂质；以及
第三阱区，所述第三阱区与所述控制节点间隔开预定距离并且与所述检测节点交叠，所述第三阱区包括具有所述第一导电类型的杂质。
10.根据权利要求9所述的图像感测装置，其中，所述第一阱区包括在彼此相邻的所述第二阱区之间朝向所述第一表面延伸的阱开口。
11.根据权利要求3所述的图像感测装置，其中，所述检测结构包括分别设置于像素的左上、右上、左下和右下的第一抽头、第二抽头、第三抽头和第四抽头。
12.根据权利要求11所述的图像感测装置，该图像感测装置还包括分别设置在所述像素的第一顶点、第二顶点、第三顶点和第四顶点处并且提供所述像素晶体管的体电压的第一电压稳定区、第二电压稳定区、第三电压稳定区和第四电压稳定区。
13.根据权利要求12所述的图像感测装置，其中，所述阱掩体区包括设置在所述第一电压稳定区至所述第四电压稳定区与所述第一抽头至所述第四抽头之间的第一阱掩体区、第二阱掩体区、第三阱掩体区和第四阱掩体区，
其中，所述第一阱掩体区至所述第四阱掩体区中的每一个具有L形状。
14.根据权利要求13所述的图像感测装置，其中，所述STI区包括设置在所述第一阱掩体区至所述第四阱掩体区当中彼此相邻的所述阱掩体区之间的第一掩体断开区、第二掩体断开区、第三掩体断开区和第四掩体断开区，
其中，所述第一掩体断开区至所述第四掩体断开区中的每一个包括距所述第二表面具有预定深度的沟槽。
15.根据权利要求14所述的图像感测装置，其中，所述第一掩体断开区被设置为相比于所述第三电压稳定区更靠近所述第一电压稳定区，
所述第二掩体断开区被设置为相比于所述第一电压稳定区更靠近所述第二电压稳定区，
所述第三掩体断开区被设置为相比于所述第二电压稳定区更靠近所述第四电压稳定区，并且
所述第四掩体断开区被设置为相比于所述第四电压稳定区更靠近所述第三电压稳定区。
16.根据权利要求13所述的图像感测装置，其中，所述第一阱掩体区至所述第四阱掩体区绕所述像素的中心彼此旋转对称。
17.一种图像感测装置，该图像感测装置包括：
检测结构，所述检测结构设置在像素中并且在基板中生成电位梯度并捕获由入射光生成并通过所述电位梯度而迁移的光电荷；
第一阱区，所述第一阱区设置为邻接所述检测结构并且包括具有第一导电类型的杂质；
像素晶体管区，所述像素晶体管区沿着所述像素的边缘设置并且包括像素晶体管，所述像素晶体管将捕获的光电荷转换为像素信号；
STI区，所述STI区包括设置在所述像素晶体管区与每个所述检测结构之间的沟槽；以及
一个或更多个阱掩体区，所述一个或更多个阱掩体区设置在所述STI区中而不具有所述沟槽。
18.根据权利要求17所述的图像感测装置，其中，每个所述检测结构包括：控制节点，所述控制节点接收控制信号；以及检测节点，所述检测节点设置在所述控制节点的一侧并且捕获沿着所述电位梯度迁移的信号载流子。
19.根据权利要求18所述的图像感测装置，其中，所述检测结构的控制节点具有不同于所述第一导电类型的第二导电类型的杂质。
20.根据权利要求18所述的图像感测装置，其中，所述第一阱区包括耗尽区，所述光电荷穿过所述耗尽区朝向所述检测结构的检测节点移动。
CN202210597836.9A 2021-06-25 2022-05-30 图像感测装置 Pending CN115529429A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210083365A KR20230000795A (ko) 2021-06-25 2021-06-25 이미지 센싱 장치
KR10-2021-0083365 2021-06-25

Publications (1)

Publication Number Publication Date
CN115529429A true CN115529429A (zh) 2022-12-27

Family

ID=84542634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210597836.9A Pending CN115529429A (zh) 2021-06-25 2022-05-30 图像感测装置

Country Status (5)

Country Link
US (1) US20220415942A1 (zh)
JP (1) JP2023004946A (zh)
KR (1) KR20230000795A (zh)
CN (1) CN115529429A (zh)
TW (1) TW202306142A (zh)

Also Published As

Publication number Publication date
JP2023004946A (ja) 2023-01-17
KR20230000795A (ko) 2023-01-03
US20220415942A1 (en) 2022-12-29
TW202306142A (zh) 2023-02-01

Similar Documents

Publication Publication Date Title
KR101352436B1 (ko) 이미지 센서
US10367029B2 (en) Image sensors having a separation impurity layer
KR100504562B1 (ko) 씨모스 이미지 센서
CN112243094B (zh) 图像感测装置
CN113938584A (zh) 图像感测装置
CN113395467A (zh) 图像传感器
KR20110019675A (ko) 이미지 센서 및 그 구동 방법
US20240088177A1 (en) Image sensing device
CN113365006B (zh) 像素及包括像素的图像传感器
US20220246650A1 (en) Image sensing device
US20220208815A1 (en) Image sensing device
CN115529429A (zh) 图像感测装置
CN112866595A (zh) 图像传感器
US20230050069A1 (en) Image sensing device
US20230246058A1 (en) Image sensing device
US11942492B2 (en) Image sensing device
US20230118540A1 (en) Image sensing device
US20220329744A1 (en) Image sensing device
KR100714604B1 (ko) 이미지 센서 및 그 제조방법
KR20220122001A (ko) 이미지 센싱 장치
KR20230148602A (ko) 이미지 센싱 장치
KR20070045668A (ko) 씨모스 이미지 센서 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination