KR20220122001A - 이미지 센싱 장치 - Google Patents

이미지 센싱 장치 Download PDF

Info

Publication number
KR20220122001A
KR20220122001A KR1020210026078A KR20210026078A KR20220122001A KR 20220122001 A KR20220122001 A KR 20220122001A KR 1020210026078 A KR1020210026078 A KR 1020210026078A KR 20210026078 A KR20210026078 A KR 20210026078A KR 20220122001 A KR20220122001 A KR 20220122001A
Authority
KR
South Korea
Prior art keywords
substrate layer
photocharges
substrate
layer
conductivity type
Prior art date
Application number
KR1020210026078A
Other languages
English (en)
Inventor
곽호영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210026078A priority Critical patent/KR20220122001A/ko
Priority to CN202111288758.6A priority patent/CN114979517A/zh
Priority to US17/525,207 priority patent/US20220278163A1/en
Publication of KR20220122001A publication Critical patent/KR20220122001A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H04N25/7013—Line sensors using abutted sensors forming a long line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H04N5/3694—
    • H04N5/379—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Air Bags (AREA)

Abstract

본 기술의 일 실시예에 따른 이미지 센싱 장치는 제 1 도전형의 불순물들을 포함하며, 입사된 광을 변환하여 광전하들을 생성하고 복조 제어 신호에 따른 전위차를 이용하여 광전하들을 캡쳐하는 제 1 기판층, 상기 제 1 도전형과 반대되는 제 2 도전형의 불순물들을 포함하며, 상기 제 1 기판층과 접합되는 제 2 기판층, 및 상기 제 1 기판층과 상기 제 2 기판층의 접합면 주변에 형성된 공핍층을 포함할 수 있다.

Description

이미지 센싱 장치{IMAGE SENSING DEVICE}
본 발명은 이미지 센싱 장치에 관한 것이다.
이미지 센서(image sensor)는 광학 영상을 전기 신호로 변환시키는 장치이다. 최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라, 디지털 카메라, 캠코더, PCS(personal communication system), 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 또는 로봇 등의 다양한 분야에서 이미지 센서의 수요가 증가하고 있다.
이미지 센서를 이용해 3차원 영상을 얻기 위해서는, 색상(color)에 관한 정보뿐만 아니라 대상 물체(target object)에 대한 거리(depth) 정보가 필요하다.
대상 물체에 대한 depth를 측정하는 방식은 삼각 측량(triangulation) 방식과 ToF(time of flight) 방식 등이 있다. 이들 중 ToF 방식이 활용 할 수 있는 범위가 넓고 처리속도가 빠르며 비용 면에서도 유리하기 때문에 중요도가 높아지고 있다. ToF 방식은 직접(direct) 방식과 간접(in-direct) 방식으로 구분될 수 있다. 직접 방식과 간접 방식은 빛을 조사한 후 대상 물체에서 반사되어 돌아오는 빛을 이용하여 거리를 구한다는 점에서 유사하나, 직접 방식은 빛의 왕복 시간을 이용하는 반면에 간접 방식은 위상 차이를 이용한다는 점에서 차이가 있다. 직접 방식은 장거리에 유리하여 자동차 등에 많이 사용되고 있으며, 간접 방식은 거리가 보다 가깝고 빠른 처리속도가 요구되는 게임기나 모바일 카메라에 주로 이용되고 있다.
간접 방식 ToF 센서의 픽셀 구조 중 하나인 CAPD(Current-Assisted Photonic Demodulator) 구조는 기판 내에 홀 전류(hole current)를 발생시켜 전자들을 검출하는 방식으로, 전자들을 빠르게 검출 할 수 있으며, 깊은 위치에 있는 전자들까지 검출 할 수 있어 효율 면에서도 우수하다고 볼 수 있다.
본 발명의 실시예는 기판 내에 생성된 전자들을 보다 효과적으로 캡쳐할 수 있는 새로운 3차원 적층 구조의 이미지 센싱 장치를 제공하고자 한다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재들로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 이미지 센싱 장치는 제 1 도전형의 불순물들을 포함하며, 입사된 광을 변환하여 광전하들을 생성하고 복조 제어 신호에 따른 전위차를 이용하여 광전하들을 캡쳐하는 제 1 기판층, 상기 제 1 도전형과 반대되는 제 2 도전형의 불순물들을 포함하며, 상기 제 1 기판층과 접합되는 제 2 기판층, 및 상기 제 1 기판층과 상기 제 2 기판층의 접합면 주변에 형성된 공핍층을 포함할 수 있다.
본 발명의 일 실시예에 따른 이미지 센싱 장치는 제 1 도전형의 불순물들을 포함하는 제 1 에피택셜 기판, 상기 제 1 도전형과 반대되는 제 2 도전형의 불순물들을 포함하며 상기 제 1 에피택셜 기판과 접합되는 제 2 에피택셜 기판, 및 상기 제 1 도전형의 불순물들과 상기 제 2 도전형의 불순물들의 접합에 의해 상기 제 1 에피택셜 기판과 상기 제 2 에피택셜 기판의 접합면 주변에 형성된 공핍층을 포함할 수 있다.
본 발명의 실시예에 따른 이미지 센싱 장치는 입사광에 의해 기판 내에 생성된 전자들을 보다 효과적으로 포집함으로써 광효율을 증가시킬 수 있다.
도 1은 본 발명의 일 실시예들에 따른 이미지 센싱 장치의 구성을 개략적으로 도시한 블록도.
도 2는 도 1의 픽셀 어레이에서 어느 한 유닛 픽셀의 레이아웃을 예시적으로 간략하게 나타낸 도면.
도 3은 도 2의 유닛 픽셀에 대한 회로 구조를 예시적으로 보여주는 도면.
도 4는 도 2에서 A-A′ 절취선을 따라 절단된 단면 구조의 일 실시예를 보여주는 도면.
도 5는 기판층에서 산란되는 광들의 진행 모습을 예시적으로 보여주는 도면.
도 6은 도 2에서 A-A′ 절취선을 따라 절단된 단면 구조의 다른 실시예를 보여주는 도면.
도 7은 기판층에서 산란되는 광들의 진행 모습을 예시적으로 보여주는 도면.
이하, 본 발명의 일부 실시 예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시 예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1은 본 발명의 일 실시예들에 따른 이미지 센싱 장치의 구성을 개략적으로 도시한 블록도이다.
도 1을 참조하면, 이미지 센싱 장치(ISD)는 간접(in-direct) ToF(time of flight) 방식을 이용하여 대상 물체(1)와의 거리를 측정할 수 있다. 간접 ToF 방식은 대상 물체(1)를 향해 변조광을 조사하고(emit), 대상 물체(1)로부터 반사되어 입사되는 반사광을 감지하여, 변조광과 반사광 간의 위상차(phase difference)에 기초하여 간접적으로 이미지 센싱 장치(ISD)와 대상 물체(1) 간의 거리를 측정하는 방식을 의미할 수 있다.
이러한 이미지 센싱 장치(ISD)는 광원(10), 렌즈 모듈(20), 픽셀 어레이(30) 및 제어 블록(40)을 포함할 수 있다.
광원(10)은 제어 블록(40)으로부터 제공되는 광 변조 신호(MLS)에 응답하여 대상 물체(1)에 광을 조사한다. 광원(10)은 특정 파장 대역의 광(예를 들어, 근적외선, 적외선 또는 가시광)을 발광하는 레이저 다이오드(LD; Laser Diode)나 발광 다이오드(LED; Light Emitting Diode), 근적외선 레이저(NIR; Near Infrared Laser), 포인트 광원, 백색 램프와 모노크로메이터(monochromator)가 조합된 단색(monochromatic) 조명원, 또는 다른 레이저 광원의 조합일 수 있다. 예를 들어, 광원(10)은 800㎚ 내지 1000㎚의 파장을 가지는 적외선을 발광할 수 있다. 도 1에서는 설명의 편의를 위해 하나의 광원(10)만을 도시하였으나, 복수의 광원들이 렌즈 모듈(20)의 주변에 배열될 수도 있다.
렌즈 모듈(20)은 대상 물체(1)로부터 반사된 광을 수집하여 픽셀 어레이(30)의 픽셀들(PX)에 집중 시킬 수 있다. 렌즈 모듈(20)은 유리 또는 플라스틱 표면의 집중 렌즈 또는 다른 원통형 광학 원소를 포함할 수 있다. 렌즈 모듈(20)은 광축을 중심으로 정렬된 복수의 렌즈들을 포함할 수 있다.
픽셀 어레이(30)는 2차원 매트릭스 구조로 연속적으로 배열된{예를 들어, 컬럼(column) 방향 및 로우(row) 방향으로 연속적으로 배열된} 복수의 유닛 픽셀들(PX)을 포함할 수 있다. 유닛 픽셀들(PX)은 반도체 기판에 형성될 수 있으며, 각 유닛 픽셀(PX)은 렌즈 모듈(20)을 통해 수신된 광을 광의 세기에 대응하는 전기 신호로 변환하여 픽셀 신호를 출력할 수 있다. 이때, 픽셀 신호는 대상 물체(1)와의 거리를 나타내는 신호일 수 있다. 각 유닛 픽셀(PX)은 입사광에 의해 반도체 기판 내에서 생성된 광전하들(photcharges)을 전계의 포텐셜 차이를 이용하여 캡쳐하는 CAPD(Current-Assisted Photonic Demodulator) 픽셀을 포함할 수 있다. 유닛 픽셀(PX)의 반도체 기판은 서로 반대되는 도전형의 불순물들을 포함하는 에피택셜층들이 적층된 구조를 포함할 수 있다. 예를 들어, 제 1 도전형(P형) 불순물들을 포함하는 에피택셜층(P-epi layer)과 제 2 도전형(N형) 불순물들을 포함하는 에피택셜층(N-epi layer)이 접합되어 그 접합면 주변에 공핍층(depletion layer)이 형성된 3차원 적층 구조를 포함할 수 있다. 각 유닛 픽셀(PX)의 보다 상세한 구조에 대해서는 도 2 이하를 참조하여 후술하기로 한다.
제어 블록(40)은 광원(100)을 제어하여 대상 물체(1)에 광을 조사하고, 픽셀 어레이(30)의 유닛 픽셀들(PX)을 구동시켜 대상 물체(1)로부터 반사된 광에 대응되는 픽셀 신호들을 처리하여 대상 물체(1)의 표면에 대한 거리를 측정한다.
이러한 제어 블록(40)은 로우 드라이버(row driver, 41), 복조 드라이버(demodulation driver, 42), 광원 드라이버(light source driver, 43), 타이밍 컨트롤러(timing controller; T/C, 44) 및 리드아웃 회로(readout circuit, 45)를 포함할 수 있다.
로우 드라이버(41)와 복조 드라이버(42)는 제어 회로(control circuit)로 통칭될 수 있다.
제어 회로는 타이밍 컨트롤러(44)로부터 출력된 타이밍 신호에 응답하여 픽셀 어레이(30)의 유닛 픽셀들(PX)을 구동할 수 있다.
제어 회로는 픽셀 어레이(30)의 복수의 로우 라인들(row lines) 중에서 적어도 하나의 로우 라인을 선택 및 제어할 수 있는 제어 신호를 생성할 수 있다. 이러한 제어 신호는 기판 내 픽셀 전류(pixel current)를 발생시키기 위한 복조 제어 신호, 리셋 트랜지스터를 제어하는 리셋 신호, 검출 노드에 축적된 광전하들의 전달을 제어하는 전송 신호, 고조도 조건에서 추가적인 정전 용량을 제공하기 위한 플로팅 디퓨전 신호, 선택 트랜지스터를 제어하는 선택 신호 등을 포함할 수 있다. 픽셀 전류는 기판에서 생성된 광전하들을 검출 노드 방향으로 이동시키기 위한 전류를 의미할 수 있다.
여기서, 로우 드라이버(41)는 리셋 신호, 전송 신호, 플로팅 디퓨전 신호 및 선택 신호를 생성할 수 있고, 복조 드라이버(42)는 복조 제어 신호를 생성할 수 있다. 본 실시예에서는 로우 드라이버(41)와 복조 드라이버(42)가 독립적인 구성으로 설명되었으나, 다른 실시예에 따라 로우 드라이버(41)와 복조 드라이버(42)는 하나의 구성으로 구현되어 픽셀 어레이(30)의 일측에 배치될 수 있다.
광원 드라이버(43)는 타이밍 컨트롤러(44)의 제어에 따라 광원(10)을 구동시킬 수 있는 광 변조 신호(MLS)를 생성할 수 있다. 광 변조 신호(MLS)는 미리 정해진 주파수로 변조된 신호일 수 있다.
타이밍 컨트롤러(44)는 로우 드라이버(41), 복조 드라이버(42), 광원 드라이버(43) 및 리드아웃 회로(45)의 동작을 제어하기 위한 타이밍 신호를 생성할 수 있다.
리드아웃 회로(45)는 타이밍 컨트롤러(44)의 제어에 따라 픽셀 어레이(30)로부터 출력되는 픽셀 신호들을 처리하여 디지털 신호 형태의 픽셀 데이터를 생성할 수 있다. 이를 위해, 리드아웃 회로(45)는 픽셀 어레이(30)로부터 출력된 픽셀 신호들에 대해 상관 이중 샘플링(correlated double sampling)을 수행하기 위한 상관 이중 샘플러(CDS: correlated double sampler)를 포함할 수 있다. 또한, 리드아웃 회로(45)는 상관 이중 샘플러로부터의 출력 신호들을 디지털 신호들로 변환하기 위한 아날로그-디지털 컨버터를 포함할 수 있다. 아울러, 리드아웃 회로(45)는 아날로그-디지털 컨버터로부터 출력되는 픽셀 데이터를 임시 저장하고 타이밍 컨트롤러(44)의 제어에 따라 외부로 출력하기 위한 버퍼 회로를 포함할 수 있다. 한편, 픽셀 어레이(30)가 CAPD 픽셀들로 구성됨에 따라, 픽셀 신호를 전달하기 위한 컬럼 라인은 픽셀 어레이(30)의 한 컬럼당 2개씩 구비될 수 있으며, 각 컬럼 라인으로부터 출력되는 픽셀 신호를 처리하기 위한 구성들 역시 각 컬럼 라인에 대응하여 구비될 수 있다.
광원(10)은 이미지 센싱 장치(ISD)가 촬영하는 장면을 향해 미리 정해진 주파수로 변조된 변조광을 조사하고, 이미지 센싱 장치(ISD)는 장면 내의 대상 물체들(1)로부터 반사된 변조광(즉, 입사광)을 감지하여 각 유닛 픽셀(PX) 마다 깊이 정보를 생성할 수 있다. 변조광과 입사광 사이에는 이미지 센싱 장치(ISD)와 대상 물체(1) 간의 거리에 따른 시간 지연(time delay)이 존재하게 된다. 이러한 시간 지연은 이미지 센싱 장치(ISD)가 생성하는 신호와 광원(10)을 제어하는 광 변조 신호(MLS) 간의 위상차(phase difference)로 나타나게 된다. 이미지 프로세서(미도시)는 이미지 센싱 장치(ISD)로부터 출력되는 신호에 나타난 위상차를 연산하여 각 유닛 픽셀(PX)마다의 깊이 정보를 포함하는 깊이 이미지를 생성할 수 있다.
도 2는 도 1의 픽셀 어레이에서 어느 한 유닛 픽셀의 레이아웃을 예시적으로 간략하게 나타낸 도면이다.
도 2를 참조하면, 유닛 픽셀(PX)은 도 1에 도시된 유닛 픽셀들(PXs) 중 어느 하나일 수 있다. 설명의 편의를 위해, 도 2에서는 어느 하나의 유닛 픽셀(PX)을 예시적으로 설명하나, 픽셀 어레이(30)에 포함된 임의의 픽셀(PX)에 실질적으로 동일한 구조 및 동작이 적용될 수 있다.
유닛 픽셀(PX)은 광전 변환 영역(100) 및 픽셀 회로 영역(200)을 포함할 수 있다.
광전 변환 영역(100)은 반도체 기판 내에 형성되는 제 1 탭(또는 제 1 복조 노드)(TA)과 제 2 탭(또는 제 2 복조 노드)(TB)을 포함할 수 있다. 본 개시에서는 하나의 유닛 픽셀(PX) 내에 2개의 탭들(TA, TB)이 포함되는 경우를 예시하고 있으나, 본 발명의 범위는 이에 한정되지 않는다. 예를 들어, 하나의 유닛 픽셀(PX) 내에 3개 이상의 탭들이 포함될 수도 있으며, 이 경우 복수의 탭들은 서로 동일하거나 서로 다른 종류(또는 타이밍)의 복조 제어 신호를 인가받을 수 있다.
본 개시에서는 제 1 탭(TA)과 제 2 탭(TB)이 Y 방향(또는 컬럼 방향)을 따라 배열되는 것으로 도시되었으나, X 방향(또는 로우 방향) 또는 사선 방향으로 배치될 수도 있다.
제 1 탭(TA)은 제 1 제어 노드(CNA) 및 제 1 제어 노드(CNA)를 둘러싸는 제 1 검출 노드(DNA)를 포함할 수 있다. 도 2에서는 제 1 제어 노드(CNA)가 팔각형 구조로 형성되고, 제 1 검출 노드(DNA)가 팔각형의 고리 형태(annular shape)로 형성되는 경우가 예시적으로 도시되었으나, 이에 한정되지 않고 원형 또는 임의의 다각형 형태로 형성될 수 있다.
이처럼 제 1 검출 노드(DNA)가 고리 형태로 형성되는 이유는 제 1 제어 노드(CNA)를 가능한 넓은 면적으로 둘러싸도록 하기 위함이다. 이러한 형태를 갖는 제 1 검출 노드(DNA)는 반도체 기판 내에서 픽셀 전류(홀 전류)에 의해 제 1 제어 노드(CNA)를 향해 이동하는 신호 캐리어들(signal carriers)(전자들)을 보다 용이하게 캡쳐할 수 있다. 제 1 검출 노드(DNA)는 제 1 제어 노드(CNA)를 고리 형태로 완전히 둘러싸는 형태가 아니라 적어도 일부 영역이 분리된 형태로 형성될 수 있다.
제 2 탭(TB)은 제 2 제어 노드(CNB) 및 제 2 제어 노드(CNB)를 둘러싸는 제 2 검출 노드(DNB)를 포함할 수 있다. 제 2 제어 노드(CNB) 및 제 2 검출 노드(DNB)의 구조는 제 1 제어 노드(CNA) 및 제 1 검출 노드(DNA)의 구조에 대응되므로, 이에 대한 설명은 생략하기로 한다.
제 1 및 제 2 제어 노드(CNA, CNB)와, 제 1 및 제 2 검출 노드(DNA, DNB)는 반도체 기판 내부에 형성될 수 있다. 제 1 및 제 2 제어 노드(CNA, CNB)는 P형 불순물(P+) 영역이고, 제 1 및 제 2 검출 노드(DNA, DNB)는 N형 불순물(N+) 영역일 수 있다.
제 1 제어 노드(CNA)와 제 1 검출 노드(DNA)는 소자분리막(ISO)에 의해 일정 거리 이격되게 배치됨으로써 물리적으로 분리될 수 있다. 또한, 제 2 제어 노드(CNB)와 제 2 검출 노드(DNB)도 소자분리막(ISO)에 의해 분리될 수 있다. 소자분리막(ISO)은 기판이 일정 깊이로 식각된 트렌치 내에 절연물질이 갭필(gap-fill)된 STI(Shallow Trench Isolation) 구조를 포함할 수 있다.
제 1 탭(TA)과 제 2 탭(TB)도 소자분리막(ISO)에 의해 일정 거리 이격되게 배치될 수 있다.
픽셀 회로 영역(200)은 광전 변환 영역(100)의 일측에 위치할 수 있다. 회로 영역(200)은 검출 노드들(DNA, DNB)에서 캡쳐된 신호 캐리어들에 대응되는 픽셀 신호를 생성하여 출력하기 위한 픽셀 트랜지스터들(DX_A, SX_A, FDX_A, TX_A, RX_A, DX_B, SX_B, FDX_B, TX_B, RX_B)을 포함할 수 있다.
픽셀 트랜지스터들(DX_A, SX_A, FDX_A, TX_A, RX_A)은 제 1 검출 노드(DNA)에서 캡쳐된 신호 캐리어들에 대응되는 픽셀 신호를 생성하여 출력할 수 있다. 픽셀 트랜지스터들(DX_A, SX_A, FDX_A, TX_A, RX_A)은 픽셀 회로 영역(200)에서 제 1 탭(TA)에 인접하게 위치할 수 있다.
픽셀 트랜지스터들(DX_B, SX_B, FDX_B, TX_B, RX_B)은 제 2 검출 노드(DNB)에서 캡쳐된 신호 캐리어들에 대응되는 픽셀 신호를 생성하여 출력할 수 있다. 픽셀 트랜지스터들(DX_B, SX_B, FDX_B, TX_B, RX_B)은 픽셀 회로 영역(200)에서 제 2 탭(TB)에 인접하게 위치할 수 있다.
제 1 탭(TA) 용 픽셀 트랜지스터들(DX_A, SX_A, FDX_A, TX_A, RX_A)과 제 2 탭(TB) 용 픽셀 트랜지스터들(DX_B, SX_B, FDX_B, TX_B, RX_B)은, 도 2에서와 같이, 서로 대칭되게 배치될 수 있다. 픽셀 트랜지스터들(SX_A, FDX_A) 사이 및 픽셀 트랜지스터들(SX_B, FDX_B) 사이에는 각각 웰 영역에 바이어스 전압(VSS)을 인가하기 위한 콘택들(CT1, CT2)이 형성될 수 있다.
도 3은 도 2의 유닛 픽셀에 대한 회로 구조를 예시적으로 보여주는 도면이다. 도 3에서, 광전 변환 영역(100)은 제 1 탭(TA)과 제 2 탭(TB) 만을 간략하게 보여주는 것이며, 회로 영역(200)은 픽셀 트랜지스터들의 회로 구조를 예시적으로 보여준다.
도 3을 참조하면, 제 1 제어 노드(CNA)는 복조 드라이버(42)로부터 제 1 복조 제어 신호(CSa)를 수신하고, 제 2 제어 노드(CNB)는 복조 드라이버(42)로부터 제 2 복조 제어 신호(CSb)를 수신할 수 있다. 제 1 복조 제어 신호(CSa)와 제 2 복조 제어 신호(CSb) 간의 전위차는 입사광에 의해 기판 내에 생성된 신호 캐리어들의 흐름을 제어하는 픽셀 전류(pixel current, PC)를 발생시킬 수 있다. 예를 들어, 제 1 복조 제어 신호(CSa)의 전압이 제 2 복조 제어 신호(CSb)의 전압보다 높은 경우, 픽셀 전류(PC)는 제 1 제어 노드(CNA)로부터 제 2 제어 노드(CNB)로 흐르게 된다. 반대로, 제 1 복조 제어 신호(CSa)의 전압이 제 2 복조 제어 신호(CSb)의 전압보다 낮은 경우, 픽셀 전류(PC)는 제 2 제어 노드(CNB)로부터 제 1 제어 노드(CNA)로 흐르게 된다.
제 1 및 제 2 검출 노드(DNA, DNB) 각각은 픽셀 전류(PC)의 흐름에 따라 이동하는 신호 캐리어들을 캡쳐(capture)하고 축적하는 기능을 수행할 수 있다.
광전 변환 영역(100)에서의 광전하들에 대한 캡쳐 동작은 순차적인 시간 구간들인 제 1 구간 및 제 2 구간에 걸쳐 수행될 수 있다.
제 1 구간에서, 픽셀(PX)의 기판 내부에 입사된 광은 광전 효과에 따라 광전 변환되어, 입사광의 세기에 대응하는 전자(electron) 및 정공(hole) 쌍들을 발생시킬 수 있다. 본 실시예에서 입사광의 세기에 대응하여 생성된 전자들은 광전하들(photocharges)을 의미할 수 있다. 복조 드라이버(42)는 제 1 제어 노드(CNA)에 제 1 복조 제어 신호(CSa)를 인가하고, 제 2 제어 노드(CNB)에 제 2 복조 제어 신호(CSb)를 인가할 수 있다. 이때, 제 1 복조 제어 신호(CSa)의 전압은 제 2 복조 제어 신호(CSb)의 전압보다 높을 수 있다. 이러한, 제 1 복조 제어 신호(CSa)의 전압은 활성화 전압(active voltage), 그리고 제 2 복조 제어 신호(CSb)의 전압은 비활성화 전압(inactive voltage)으로 각각 정의될 수 있다. 예를 들어, 제 1 복조 제어 신호(CSa)의 전압은 1.2V이고, 제 2 복조 제어 신호(CSb)의 전압은 0V일 수 있다.
제 1 복조 제어 신호(CSa)의 전압과 제 2 복조 제어 신호(CSb)의 전압 간의 전압 차로 인해 제 1 제어 노드(CNA)와 제 2 제어 노드(CNB) 사이에 전계가 발생하고, 제 1 제어 노드(CNA)로부터 제 2 제어 노드(CNB)로 픽셀 전류(PC)가 흐를 수 있다. 즉, 기판 내의 정공들은 제 2 제어 노드(CNB)를 향하여 이동하게 되며, 기판 내의 전자들은 제 1 제어 노드(CNA)를 향하여 이동하게 된다.
제 1 제어 노드(CNA)를 향하여 이동하는 전자들은 제 1 제어 노드(CNA)에 인접한 제 1 검출 노드(DNA)에 의해 캡쳐될 수 있다. 따라서, 기판 내의 전자들은 입사광의 광량을 검출하는 신호 캐리어로 이용될 수 있다.
제 1 구간에 연속되는 제 2 구간에서, 픽셀(PX) 내부로 입사된 입사광은 광전 효과에 따라 광전 변환되어, 입사광의 세기에 대응하는 전자 및 정공 쌍을 발생시킬 수 있다. 복조 드라이버(42)는 제 1 제어 노드(CNA)에 제 1 복조 제어 신호(CSa)를 인가하고, 제 2 제어 노드(CNB)에 제 2 복조 제어 신호(CSb)를 인가할 수 있다. 이때, 제 1 복조 제어 신호(CSa)의 전압은 제 2 복조 제어 신호(CSb)의 전압보다 낮을 수 있다. 이러한, 제 1 복조 제어 신호(CSa)의 전압은 비활성화 전압으로 정의되고, 제 2 복조 제어 신호(CSb)의 전압은 활성화 전압으로 정의될 수 있다. 예를 들어, 제 1 복조 제어 신호(CSa)의 전압은 0V이고, 제 2 복조 제어 신호(CSb)의 전압은 1.2V일 수 있다.
제 1 복조 제어 신호(CSa)의 전압과 제 2 복조 제어 신호(CSb)의 전압 간의 전압차로 인해 제 1 제어 노드(CNA)와 제 2 제어 노드(CNB) 사이에 전계가 발생하고, 제 2 제어 노드(CNB)로부터 제 1 제어 노드(CNA)로 픽셀 전류(PC)가 흐를 수 있다. 즉, 기판 내의 정공들은 제 1 제어 노드(CNA)를 향하여 이동하게 되며, 기판 내의 전자들은 제 2 제어 노드(CNB)를 향하여 이동하게 된다.
제 2 제어 노드(CNB)를 향하여 이동하는 전자들은 제 2 제어 노드(CNB)에 인접한 제 2 검출 노드(DNB)에 의해 캡쳐될 수 있다. 따라서, 기판 내의 전자는 입사광의 광량을 검출하는 신호 캐리어로 이용될 수 있다.
실시예에 따라, 제 1 구간과 제 2 구간의 순서는 변경될 수도 있다.
회로 영역(200)은 제 1 검출 노드(DNA)와 제 2 검출 노드(DNB)에 의해 캡쳐된 광전하들을 처리하여 전기 신호로 변환하기 위한 소자들(픽셀 트랜지스터들)(DX_A, SX_A, FDX_A, TX_A, RX_A, DX_B, SX_B, FDX_B, TX_B, RX_B) 및 이들 간의 전기적 연결을 위한 배선들을 포함할 수 있다. 회로 영역(200)에 공급되는 제어 신호들(RST, TRG, FDG, SEL)은 로우 드라이버(41)로부터 공급될 수 있다. 또한, 픽셀 전압(Vpx)은 전원 전압(VDD)일 수 있다.
먼저, 제 1 검출 노드(DNA)에 의해 캡쳐된 광전하들을 처리하기 위한 소자들에 대해 설명하기로 한다. 회로 영역(200)은 리셋 트랜지스터(RX_A), 전송 트랜지스터(TX_A), 제 1 커패시터(C1_A), 제 2 커패시터(C2_A), 플로팅 디퓨전 트랜지스터(FDX_A), 드라이브 트랜지스터(DX_A) 및 선택 트랜지스터(SX_A)를 포함할 수 있다.
리셋 트랜지스터(RX_A)는 게이트 전극에 공급되는 리셋 신호(RST)의 로직 하이에 응답하여 액티브 상태가 됨으로써, 플로팅 디퓨전 노드(FD_A)와 제 1 검출 노드(DNA)의 전위를 픽셀 전압(Vpx) 레벨로 리셋할 수 있다. 또한, 리셋 트랜지스터(RX_A)가 액티브 상태가 될 때, 플로팅 디퓨전 노드(FD_A)의 리셋을 위해 전송 트랜지스터(TX_A)도 동시에 액티브 상태가 될 수 있다.
전송 트랜지스터(TX_A)는 게이트 전극에 공급되는 전송 신호(TRG)의 로직 하이에 응답하여 액티브 상태가 됨으로써, 제 1 검출 노드(DNA)에 축적되어 있는 전하를 플로팅 디퓨전 노드(FD_A)로 전송할 수 있다.
제 1 커패시터(C1_A)는 플로팅 디퓨전 노드(FD_A)에 연결되어 소정의 정전 용량을 제공할 수 있으며, 제 2 커패시터(C2_A)는 플로팅 디퓨전 트랜지스터(FDX_A)의 동작에 따라 선택적으로 플로팅 디퓨전 노드(FD_A)에 연결되어 부가적인 소정의 정전 용량을 제공할 수 있다.
제 1 커패시터(C1_A)와 제 2 커패시터(C2_A) 각각은 예를 들어 MIM(Metal-Insulator-Metal) 커패시터, MIP(Metal-Insulator-Polysilicon) 커패시터, MOS(Metal-Oxide-Semiconductor) 커패시터, 정션(junction) 커패시터 중 적어도 하나로 구성될 수 있다.
플로팅 디퓨전 트랜지스터(FDX_A)는 게이트 전극에 공급되는 플로팅 디퓨전 신호(FDG)의 로직 하이에 응답하여 액티브 상태가 됨으로써, 제 2 커패시터(C2_A)를 플로팅 디퓨전 노드(FD_A)에 연결시킬 수 있다.
로우 드라이버(41)는, 예를 들면, 입사광의 광량이 상대적으로 많은 고조도일 때, 플로팅 디퓨전 트랜지스터(FDX_A)를 턴 온시켜 플로팅 디퓨전 노드(FD_A)와 제 2 커패시터(C2_A)를 연결시킬 수 있다. 이에 의해, 고조도의 경우, 플로팅 디퓨전(FD_A)은 보다 많은 광전하들을 축적할 수 있어 HDR(high dynamic range)을 구현할 수 있다.
한편, 입사광의 광량이 상대적으로 적은 저조도일 때에는, 로우 드라이버(41)는 플로팅 디퓨전 트랜지스터(FDX_A)를 턴 오프시켜 플로팅 디퓨전 노드(FD_A)와 제 2 커패시터(C2_A)를 분리시킬 수 있다.
다른 실시예에 따라, 플로팅 디퓨전 트랜지스터(FDX_A)와 제 2 커패시터(C2_A)는 생략될 수도 있다.
드라이브 트랜지스터(DX_A)는 드레인 전극이 픽셀 전압(Vpx)에 접속되고 소스 전극이 선택 트랜지스터(SX_A)를 통하여 수직 신호선(SL_A)에 연결될 수 있다. 드라이브 트랜지스터(DX_A)는 게이트 전극이 플로팅 디퓨전 노드(FD_A)와 연결됨으로써, 플로팅 디퓨전 노드(FD_A)의 전위에 대응하는 크기의 전류(픽셀 신호)를 출력하는 소스 팔로워 트랜지스터로서 동작할 수 있다.
선택 트랜지스터(SX_A)는 게이트 전극에 공급되는 선택 신호(SEL)의 로직 하이에 응답하여 액티브 상태가 됨으로써, 드라이브 트랜지스터(DX_A)로부터 출력되는 픽셀 신호를 수직 신호선(SL_A)에 출력할 수 있다.
제 2 검출 노드(DNB)에 의해 캡쳐된 광전하들을 처리하기 위해 회로 영역(200)은 리셋 트랜지스터(RX_B), 전송 트랜지스터(TX_B), 제 1 커패시터(C1_B), 제 2 커패시터(C2_B), 플로팅 디퓨전 트랜지스터(FDX_B), 드라이브 트랜지스터(DX_B) 및 선택 트랜지스터(SX_B)를 포함할 수 있다. 제 2 검출 노드(DNB)에 의해 캡쳐된 광전하들을 처리하기 위한 소자들은, 앞서 설명된 제 1 검출 노드(DNA)에 의해 캡쳐된 광전하들을 처리하기 위한 소자들과 비교하여, 동작하는 타이밍이 상이할 뿐 구조 및 동작은 실질적으로 동일하다. 따라서, 제 2 검출 노드(DNB)에 대응되는 소자들에 대한 설명은 생략하기로 한다.
회로 영역(200)으로부터 수직 신호선(SL_A, SL_B)으로 출력된 각 픽셀 신호는 노이즈 제거 및 아날로그-디지털 변환을 거쳐 영상 데이터로 변환될 수 있다.
도 3에서는 리셋 신호(RST), 전송 신호(TRG), 플로팅 디퓨전 신호(FDG) 및 선택 신호(SEL)가 각각 하나의 신호선을 통해 회로 영역(200)에 공급되는 것으로 도시되어 있으나, 제 1 검출 노드(DNA)에 의해 캡쳐된 광전하들을 처리하기 위한 소자들과 제 2 검출 노드(DNB)에 의해 캡쳐된 광전하들을 처리하기 위한 소자들이 서로 다른 타이밍에 따라 동작하도록 리셋 신호(RST), 전송 신호(TRG), 플로팅 디퓨전 신호(FDG) 및 선택 신호(SEL) 각각은 복수(예컨대, 2개)의 신호선들을 통해 회로 영역(200)에 공급될 수 있다.
이미지 프로세서(미도시)는 제 1 검출 노드(DNA)에 의해 캡쳐된 광전하들로부터 획득된 영상 데이터와, 제 2 검출 노드(DNB)에 의해 캡쳐된 광전하들로부터 획득된 영상 데이터를 연산하여 위상차를 계산할 수 있으며, 각 픽셀에 대응하는 위상차로부터 대상 물체(1)와의 거리를 나타내는 깊이 정보를 연산할 수 있고, 이를 근거로 각 픽셀에 대응하는 깊이 정보를 포함하는 깊이 이미지를 생성할 수 있다.
도 4는 도 2에서 A-A′ 절취선을 따라 절단된 단면 구조의 일 실시예를 보여주는 도면이다.
도 4를 참조하면, 유닛 픽셀(PX)의 기판층(110)은 제 1 기판층(112), 제 2 기판층(114) 및 공핍층(116)을 포함할 수 있다.
제 1 기판층(112)은 제 1 도전형(예를 들어, P형)의 불순물들이 저농도(P-)로 도핑된 에피택셜층(epitaxial layer)을 포함할 수 있다. 에피택셜층은 에피택셜 성장(Epitaxial Growth) 방법에 의해 형성될 수 있다.
제 1 기판층(112)은 제 1 면 및 제 1 면의 반대편에 위치하는 제 2 면을 포함할 수 있으며, 입사된 광을 변환하여 광전하들을 생성할 수 있다. 이때, 제 2 면은 광이 입사되는 면일 수 있다. 제 1 기판층(112)의 제 1 면에는 제 1 탭(TA)과 제 2 탭(TB) 및 소자분리막(ISO)이 형성될 수 있으며, 제 1 기판층(112)의 제 2 면은 제 2 기판층(114)과 접합될 수 있다.
제 2 기판층(114)은 제 1 기판층(112)의 제 2 면에 접합될 수 있으며, 제 1 도전형과 반대되는 특성의 제 2 도전형(예를 들어, N형)의 불순물들이 저농도(N-)로 도핑된 에피택셜층을 포함할 수 있다.
도 4에는, 제 1 기판층(112)이 P형 에피택셜 기판이고 제 2 기판층(114)이 N형 에피택셜 기판인 경우가 예시적으로 도시되어 있으나, 이와 반대로 제 1 기판층(112)이 N형 에피택셜 기판이 되고 제 2 기판층(114)이 P형 에피택셜 기판이 될 수 있다. 즉, 유닛 픽셀(PX)의 기판층(110)은 서로 상보되는 특성을 갖는 2개의 기판층들(112, 114)이 서로 접합된 3차원 적층 구조로 형성될 수 있다.
공핍층(116)은 P형 불순물들을 포함하는 제 1 기판층(112)과 N형 불순물들을 포함하는 제 2 기판층(114)의 PN 접합으로 인해 그 접합면 주변에 형성되는 공핍층일 수 있다. 공핍층(116)에서, 제 1 탭(TA) 및 제 2 탭(TB)과 인접한 영역들은 다른 영역들에 비해 탭 영역들(TA, TB) 쪽으로 확장될 수 있다. 예를 들어, 제 1 기판층(112)에서, 탭 영역들(TA, TB)은 고농도의 불순물들이 포함하고 탭 영역들(TA, TB) 사이의 영역은 저농도의 불순물들을 포함하는 경우, 도 4에서와 같이, 공핍층(116)에서 고농도의 불순물 영역(TA, TB)과 인접한 영역들은 그 농도차에 의해 고농도의 불순물 영역(TA, TB) 쪽으로 넓게 확장될 수 있다.
CAPD 픽셀 구조를 갖는 유닛 픽셀(PX)의 기판층(110) 내에 PN 접합에 의한 공핍층(116)이 형성됨으로써, 제 1 기판층(112)에서 생성된 광전하들이 공핍층(116) 주변으로 모이게 된다. 특히, 제 1 기판층(112)에 입사된 광들 중 탭 영역들(TA, TB) 사이의 영역(픽셀 전류가 흐르는 영역)에서 광전변환되지 못하고 산란된 광들에 의해 생성된 광전하들이 탭 영역들(TA, TB) 아래에 있는 확장된 공핍층(116)에 모이게 된다.
예를 들어, 도 5에서와 같이, 제 1 기판층(112)의 제 1 면에서 반사되어 탭 영역들(TA, TB) 아래쪽에서 광전변환된 광전하들은 제어 노드들(CNA, CNB)에 의해 발생되는 픽셀 전류(PC)에 의해서는 잘 캡쳐되지 못한다. 그러나, 본 실시예에서와 같이, 탭 영역들(TA, TB) 아래에 공핍층(116)이 형성되어 광전하들이 탭 영역들(TA, TB)에 가깝게 모여있을 수 있도록 해줌으로써 보다 많은 광전하들이 검출 노드(DNA, DNB)에 캡쳐되도록 할 수 있다. 즉, 이미지 센싱 장치의 광효율이 향상될 수 있다.
도 6은 도 2에서 A-A′ 절취선을 따라 절단된 단면 구조의 다른 실시예를 보여주는 도면이다.
도 6을 참조하면, 유닛 픽셀(PX)의 기판층(110′)은 제 1 기판층(112), 제 2 기판층(114′) 및 공핍층(116′)을 포함할 수 있다.
제 1 기판층(112)은 제 1 도전형(P형)의 불순물들이 저농도(P-)로 도핑된 에피택셜층을 포함할 수 있다. 제 1 기판층(112)은 제 1 면 및 제 1 면의 반대편에 위치하는 제 2 면을 포함할 수 있으며, 입사된 광을 변환하여 광전하들을 생성할 수 있다. 제 1 기판층(112)의 제 1 면에는 제 1 탭(TA1)과 제 2 탭(TB1) 및 소자분리막(ISO1)이 형성될 수 있으며, 제 1 기판층(112)의 제 2 면은 제 2 기판층(114′)과 접합될 수 있다.
제 2 기판층(114′)은 제 1 도전형(P형)과 반대되는 특성의 제 2 도전형(예를 들어, N형)의 불순물들이 저농도(N-)로 도핑된 에피택셜층을 포함할 수 있다. 도 6에서는, 제 1 기판층(112)이 P형 에피택셜 기판이고 제 2 기판층(114′)이 N형 에피택셜 기판인 경우가 예시적으로 도시되어 있으나, 이와 반대로 제 1 기판층(112)이 N형 에피택셜 기판이 되고 제 2 기판층(114′)이 P형 에피택셜 기판이 될 수 있다. 즉, 유닛 픽셀(PX)의 기판층(110′)은 서로 상보되는 특성을 갖는 2개의 기판층들(112, 114′)이 서로 접합된 3차원 적층 구조로 형성될 수 있다.
제 2 기판층(114′)은 제 1 면 및 제 1 면의 반대편에 위치하는 제 2 면을 포함할 수 있으며, 입사된 광을 변환하여 광전하들을 생성할 수 있다. 제 2 기판층(114′)의 제 1 면은 제 1 기판층(112)의 제 2 면과 접합될 수 있으며, 제 2 기판층(114′)의 제 2 면에는 제 3 탭(TA2)과 제 4 탭(TB2) 및 소자분리막(ISO2)이 형성될 수 있다.
제 3 탭(TA2) 및 제 4 탭(TB2)은 각각 공핍층(116′)을 기준으로 제 1 탭(TA1) 및 제 2 탭(TA2)과 대칭되게 형성될 수 있다. 제 3 탭(TA2) 및 제 4 탭(TB2)은 각각 제 1 탭(TA1) 및 제 2 탭(TB1)과 동일한 구조로 형성될 수 있다. 예를 들어, 제 3 탭(TA2)은 제 3 제어 노드(CNA2) 및 제 3 제어 노드(CNA2)를 둘러싸는 제 3 검출 노드(DNA2)를 포함할 수 있으며, 제 4 탭(TB2)은 제 4 제어 노드(CNB2) 및 제 4 제어 노드(CNB2)를 둘러싸는 제 4 검출 노드(DNB2)를 포함할 수 있다. 또한, 제 3 탭(TA2) 및 제 4 탭(TB2)은 각각 제 1 탭(TA1) 및 제 2 탭(TB1)과 동일한 기능을 수행할 수 있다. 예를 들어, 제 3 탭(TA2) 및 제 4 탭(TB2)은 제 3 제어 노드(CNA2)와 제 4 제어 노드(CNB2)에 인가되는 복조 제어 신호에 근거하여 제 2 기판층(114′)에 픽셀 전류(PC)를 발생시켜 광전하들의 이동을 제어하고 제 3 검출 노드(DNA2)와 제 4 검출 노드(DNB2)를 이용하여 광전하들을 캡쳐할 수 있다.
제 1 탭(TA1)의 제어 노드(CNA1)와 제 3 탭(TA2)의 제어 노드(CNA2)는 복조 드라이버(42)에 공통 연결되어 동일한 제 1 복조 제어 신호(CSa)를 동시에 수신할 수 있다. 또한, 제 2 탭(TB1)의 제어 노드(CNB1)와 제 4 탭(TB2)의 제어 노드(CNB2) 역시 복조 드라이버(42)에 공통 연결되어 동일한 제 2 복조 제어 신호(CSb)를 동시에 수신할 수 있다.
제 1 탭(TA1)의 검출 노드(DNA1)와 제 3 탭(TA2)의 검출 노드(DNA2)는 회로 영역(200)의 전송 트랜지스터(TX_A) 및 리셋 트랜지스터(RX_A)에 공통 연결될 수 있으며, 제 2 탭(TB1)의 검출 노드(DNB1)와 제 4 탭(TB2)의 검출 노드(DNB2)는 회로 영역(200)의 전송 트랜지스터(TX_B) 및 리셋 트랜지스터(RX_B)에 공통 연결될 수 있다.
공핍층(116′)은 서로 상보되는 특성의 불순물들을 포함하는 제 1 기판층(112)과 제 2 기판층(114′)의 PN 접합으로 인해 그 접합면 주변에 형성되는 공핍층일 수 있다. 공핍층(116)에서, 탭 영역들(TA1, TA2, TB1, TB2)과 인접한 영역들은 다른 영역들에 비해 탭 영역들(TA1, TA2, TB1, TB2) 쪽으로 확장될 수 있다. 예를 들어, 탭 영역들(TA1, TA2, TB1, TB2)이 기판층(112, 114′)에서 탭 영역들(TA1, TA2, TB1, TB2) 사이의 영역에 비해 고농도의 불순물들을 포함하는 경우, 도 6에서와 같이, 공핍층(116)에서 탭 영역들(TA1, TA2) 사이에 위치하는 영역과 탭 영역들(TB1, TB2) 사이에 위치하는 영역은 탭 영역들(TA1, TA2, TB1, TB2) 쪽으로 넓게 확장될 수 있다.
상술한 도 4의 실시예에서는 제 1 기판층(112)에서 광전변환 된 광전하들을 효율적으로 캡쳐하는 경우를 설명하였으나, 도 7에서와 같이, 산란되는 광들 중 일부는 제 2 기판층(114′)까지 진행하여 제 2 기판층(114′)에서 광전변환 될 수 있다. 또한, 제 2 기판층(114′)의 제 2 면을 통해 입사된 광들 중 일부는 제 1 기판층(112)까지 진행하지 못하고 제 2 기판층(114′)에서 광전변환 될 수 있다.
이처럼, 제 2 기판층(114′)에서 광전변환 된 광전하들은 제 3 탭(TA2) 및 제 4 탭(TB2)에 의해 캡쳐될 수 있다. 또한, 제 2 기판층(114′)에서도 제 3 탭(TA2) 및 제 4 탭(TB2)의 아래에 위치하는 공핍층(116′)이 제 3 탭(TA2) 및 제 4 탭(TB2) 쪽으로 확장되게 형성됨으로써, 제 2 기판층(114′)에서 광전변환 된 광전하들도 보다 효과적으로 검출 노드들(DNA2, DNB2)에 캡쳐될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 광원
20: 렌즈 모듈
30: 픽셀 어레이
40: 제어 블록
41: 로우 드라이버
42: 복조 드라이버
43: 광원 드라이버
44: 타이밍 컨트롤러
45: 리드아웃 회로
110, 110′: 기판층
112: 제 1 기판층
114, 114′: 제 2 기판층
116, 116′: 공핍층

Claims (15)

  1. 제 1 도전형의 불순물들을 포함하며, 입사된 광을 변환하여 광전하들을 생성하고 복조 제어 신호에 따른 전위차를 이용하여 광전하들을 캡쳐하는 제 1 기판층;
    상기 제 1 도전형과 반대되는 제 2 도전형의 불순물들을 포함하며, 상기 제 1 기판층과 접합되는 제 2 기판층; 및
    상기 제 1 기판층과 상기 제 2 기판층의 접합면 주변에 형성된 공핍층을 포함하는 이미지 센싱 장치.
  2. 청구항 1에 있어서, 상기 제 1 기판층은
    상기 복조 제어 신호에 따른 전위차를 이용하여 상기 제 1 기판층에 픽셀 전류를 발생시켜 광전하들의 이동을 제어하고, 이동하는 광전하들을 캡쳐하는 복수의 제 1 기판층 탭들을 포함하는 것을 특징으로 하는 이미지 센싱 장치.
  3. 청구항 2에 있어서, 상기 복수의 제 1 기판층 탭들은
    일정 거리 이격되며, 상기 복조 제어 신호에 근거하여 상기 제 1 기판층에 픽셀 전류를 발생시키는 제 1 제어 노드와 제 2 제어 노드;
    상기 제 1 제어 노드를 둘러싸도록 형성되며, 상기 픽셀 전류에 의해 상기 제 1 제어 노드를 향해 이동하는 광전하들을 캡쳐하는 제 1 검출 노드; 및
    상기 제 2 제어 노드를 둘러싸도록 형성되며, 상기 픽셀 전류에 의해 상기 제 2 제어 노드를 향해 이동하는 광전하들을 캡쳐하는 제 2 검출 노드를 포함하는 것을 특징으로 하는 이미지 센싱 장치.
  4. 청구항 2에 있어서, 상기 공핍층은
    상기 제 1 기판층 탭들과 인접한 공핍 영역들이 상기 제 1 기판층 탭들 쪽으로 확장된 형태를 갖는 것을 특징으로 하는 이미지 센싱 장치.
  5. 청구항 2에 있어서, 상기 제 2 기판층은
    입사된 광을 변환하여 광전하들을 생성하며, 상기 복조 제어 신호에 따른 전위차를 이용하여 상기 제 2 기판층에 픽셀 전류를 발생시켜 광전하들의 이동을 제어하고, 이동하는 광전하들을 캡쳐하는 복수의 제 2 기판층 탭들을 포함하는 것을 특징으로 하는 이미지 센싱 장치.
  6. 청구항 5에 있어서, 상기 복수의 제 2 기판층 탭들은
    일정 거리 이격되며, 상기 복조 제어 신호에 근거하여 상기 제 2 기판층에 픽셀 전류를 발생시키는 제 3 제어 노드와 제 4 제어 노드;
    상기 제 3 제어 노드를 둘러싸도록 형성되며, 상기 픽셀 전류에 의해 상기 제 3 제어 노드를 향해 이동하는 광전하들을 캡쳐하는 제 3 검출 노드; 및
    상기 제 4 제어 노드를 둘러싸도록 형성되며, 상기 픽셀 전류에 의해 상기 제 4 제어 노드를 향해 이동하는 광전하들을 캡쳐하는 제 4 검출 노드를 포함하는 것을 특징으로 하는 이미지 센싱 장치.
  7. 청구항 5에 있어서, 상기 공핍층은
    상기 제 1 기판층 탭들과 상기 제 2 기판층 탭들 사이의 공핍 영역들이 상기 제 1 기판층 탭들과 상기 제 2 기판층 탭들 양쪽으로 확장된 형태를 갖는 것을 특징으로 하는 이미지 센싱 장치.
  8. 청구항 5에 있어서, 상기 제 1 기판층 탭들과 상기 제 2 기판층 탭들은
    상기 공핍층을 기준으로 서로 대칭되게 위치하는 것을 특징으로 하는 이미지 센싱 장치.
  9. 청구항 1에 있어서, 상기 공핍층은
    상기 제 1 도전형의 불순물들과 상기 제 2 도전형의 불순물들의 접합에 의해 생성된 것을 특징으로 하는 이미지 센싱 장치.
  10. 청구항 1에 있어서, 상기 제 1 기판층 및 상기 제 2 기판층은
    에피택셜 성장법에 의해 형성된 에피택셜층인 것을 특징으로 하는 이미지 센싱 장치.
  11. 제 1 도전형의 불순물들을 포함하는 제 1 에피택셜 기판;
    상기 제 1 도전형과 반대되는 제 2 도전형의 불순물들을 포함하며, 상기 제 1 에피택셜 기판과 접합되는 제 2 에피택셜 기판; 및
    상기 제 1 도전형의 불순물들과 상기 제 2 도전형의 불순물들의 접합에 의해 상기 제 1 에피택셜 기판과 상기 제 2 에피택셜 기판의 접합면 주변에 형성된 공핍층을 포함하는 이미지 센싱 장치.
  12. 청구항 11에 있어서, 상기 제 1 에피택셜 기판은
    입사된 광을 변환하여 광전하들을 생성하고, 복조 제어 신호에 따른 전위차를 이용하여 상기 제 1 에피택셜 기판에 픽셀 전류를 발생시켜 광전하들의 이동을 제어하고, 이동하는 광전하들을 캡쳐하는 복수의 탭들을 포함하는 것을 특징으로 하는 이미지 센싱 장치.
  13. 청구항 12에 있어서, 상기 공핍층은
    상기 복수의 탭들과 인접한 공핍 영역들이 대응되는 탭 쪽으로 확장되게 형성된 형태를 갖는 것을 특징으로 하는 이미지 센싱 장치.
  14. 청구항 11에 있어서,
    상기 제 1 에피택셜 기판 및 상기 제 2 에피택셜 기판 각각은
    입사된 광을 변환하여 광전하들을 생성하고, 복조 제어 신호에 따른 전위차를 이용하여 픽셀 전류를 발생시켜 광전하들의 이동을 제어하고, 이동하는 광전하들을 캡쳐하는 복수의 탭들을 포함하는 것을 특징으로 하는 이미지 센싱 장치.
  15. 청구항 14에 있어서, 상기 공핍층은
    상기 제 1 에피택셜 기판의 탭과 상기 제 2 에피택셜 기판의 탭 사이에 위치하는 공핍 영역이 양쪽으로 확장된 형태를 갖는 것을 특징으로 하는 이미지 센싱 장치.
KR1020210026078A 2021-02-26 2021-02-26 이미지 센싱 장치 KR20220122001A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210026078A KR20220122001A (ko) 2021-02-26 2021-02-26 이미지 센싱 장치
CN202111288758.6A CN114979517A (zh) 2021-02-26 2021-11-02 图像感测装置
US17/525,207 US20220278163A1 (en) 2021-02-26 2021-11-12 Image sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210026078A KR20220122001A (ko) 2021-02-26 2021-02-26 이미지 센싱 장치

Publications (1)

Publication Number Publication Date
KR20220122001A true KR20220122001A (ko) 2022-09-02

Family

ID=82974866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210026078A KR20220122001A (ko) 2021-02-26 2021-02-26 이미지 센싱 장치

Country Status (3)

Country Link
US (1) US20220278163A1 (ko)
KR (1) KR20220122001A (ko)
CN (1) CN114979517A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017094362A1 (ja) * 2015-12-03 2017-06-08 ソニー株式会社 固体撮像素子および撮像装置
WO2021016830A1 (en) * 2019-07-30 2021-02-04 Shenzhen Genorivision Technology Co., Ltd. Image sensors for lidar systems

Also Published As

Publication number Publication date
CN114979517A (zh) 2022-08-30
US20220278163A1 (en) 2022-09-01

Similar Documents

Publication Publication Date Title
KR20180024604A (ko) 이미지 센서 및 그 구동 방법
US20210408094A1 (en) Image sensing device
KR20210145390A (ko) 이미지 센싱 장치
US20240088177A1 (en) Image sensing device
US11652123B2 (en) Image sensing device
US20220246650A1 (en) Image sensing device
KR20210112055A (ko) 픽셀 및 이를 포함하는 이미지 센서
US20220208815A1 (en) Image sensing device
US11711625B2 (en) Pixel array and image sensor including the same
US11671722B2 (en) Image sensing device
KR20220122001A (ko) 이미지 센싱 장치
US11942492B2 (en) Image sensing device
US20230050069A1 (en) Image sensing device
US20230246058A1 (en) Image sensing device
US20220415942A1 (en) Image sensing device
US20230118540A1 (en) Image sensing device
US20220329744A1 (en) Image sensing device
US20220190008A1 (en) Image sensing device
KR20220072257A (ko) 이미지 센싱 장치

Legal Events

Date Code Title Description
A201 Request for examination